JPH1165697A - Ｃｐｕのクロック切換システム - Google Patents
Ｃｐｕのクロック切換システムInfo
- Publication number
- JPH1165697A JPH1165697A JP9225514A JP22551497A JPH1165697A JP H1165697 A JPH1165697 A JP H1165697A JP 9225514 A JP9225514 A JP 9225514A JP 22551497 A JP22551497 A JP 22551497A JP H1165697 A JPH1165697 A JP H1165697A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- circuit
- stop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 10
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵがクロック停止に設定してから実際に
クロックが停止するまでの最小時間が保証され、その時
間はＣＰＵを消費電力の低いモードに設定する全ての命
令を実行する時間よりも長くするＣＰＵのクロック切換
システムを得る。 【解決手段】 ＣＰＵ１に供給する高速クロックを発振
する発振回路５、現在のクロック状態が高速クロックの
ときにＣＰＵからのクロック設定信号の入力に基づきク
ロック高速から停止への設定変更信号を出力するクロッ
ク設定回路２、設定変更信号の入力に基づきＣＰＵがク
ロック停止に設定してから低消費電力モードにするため
の１つ以上の命令群を実行するまでのあらかじめ設定さ
れた時間経過後にタイマ満了信号を出力するタイマ３、
通常は発振回路からのＣＰＵに高速クロックを供給する
とともにタイマからのタイマ満了信号の入力に基づき高
速クロックから停止に切り換えるクロック切換回路６を
備える。
クロックが停止するまでの最小時間が保証され、その時
間はＣＰＵを消費電力の低いモードに設定する全ての命
令を実行する時間よりも長くするＣＰＵのクロック切換
システムを得る。 【解決手段】 ＣＰＵ１に供給する高速クロックを発振
する発振回路５、現在のクロック状態が高速クロックの
ときにＣＰＵからのクロック設定信号の入力に基づきク
ロック高速から停止への設定変更信号を出力するクロッ
ク設定回路２、設定変更信号の入力に基づきＣＰＵがク
ロック停止に設定してから低消費電力モードにするため
の１つ以上の命令群を実行するまでのあらかじめ設定さ
れた時間経過後にタイマ満了信号を出力するタイマ３、
通常は発振回路からのＣＰＵに高速クロックを供給する
とともにタイマからのタイマ満了信号の入力に基づき高
速クロックから停止に切り換えるクロック切換回路６を
備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵのクロック
切換システムに関するもので、特に、消費電力低減とソ
フトウエアの簡略化を図るものである。
切換システムに関するもので、特に、消費電力低減とソ
フトウエアの簡略化を図るものである。
【０００２】
【従来の技術】近年、ラップトップコンピュータ、携帯
電話などの携帯用機器などが普及している。そのほとん
どのものは電池で駆動されており、そのために如何に電
池の寿命を延ばすかが競争になっている。内部の回路は
ほとんどの場合ＣＭＯＳでできていて、消費電力は内部
の信号変化が多ければ多いほと大きくなるので、通常処
理すべきことが無いときには内部のクロックなどを止め
ることにより、消費電力の低減を図っている。
電話などの携帯用機器などが普及している。そのほとん
どのものは電池で駆動されており、そのために如何に電
池の寿命を延ばすかが競争になっている。内部の回路は
ほとんどの場合ＣＭＯＳでできていて、消費電力は内部
の信号変化が多ければ多いほと大きくなるので、通常処
理すべきことが無いときには内部のクロックなどを止め
ることにより、消費電力の低減を図っている。
【０００３】特に、このような携帯用機器に必ずといっ
ていいほど入っているＣＰＵは通常消費電力が大きく、
そのクロックを処理が少ないときに停止することは広く
行われている手法である。また、クロック用の発振器と
して速いクロック用と遅いクロック用のものを用意して
おき、処理が少ないときには、速いクロックの発振器を
停止させておき、遅いクロックでＣＰＵを動作させるか
又はクロックを停止し、ＣＰＵの動作が必要になった時
点で何らかの割り込み信号によって速いクロックの発振
器を起動することが、例えば特開平７−２０９６４号公
報や特開平５−７３１７６号公報等に開示されている。
このように、ＣＰＵとそのクロックを生成する回路は別
に存在することが多い。
ていいほど入っているＣＰＵは通常消費電力が大きく、
そのクロックを処理が少ないときに停止することは広く
行われている手法である。また、クロック用の発振器と
して速いクロック用と遅いクロック用のものを用意して
おき、処理が少ないときには、速いクロックの発振器を
停止させておき、遅いクロックでＣＰＵを動作させるか
又はクロックを停止し、ＣＰＵの動作が必要になった時
点で何らかの割り込み信号によって速いクロックの発振
器を起動することが、例えば特開平７−２０９６４号公
報や特開平５−７３１７６号公報等に開示されている。
このように、ＣＰＵとそのクロックを生成する回路は別
に存在することが多い。
【０００４】また、ＣＰＵ自体は停止しており、クロッ
クも停止していても、時計用に遅いクロックを動かして
いることも多い。これはクロックを停止から速いクロッ
クに戻すときに、速いクロックの発振が立ち上がるまで
の時間がかかるためであり、この立ち上がり時間を計測
するのに遅いクロックを使う。
クも停止していても、時計用に遅いクロックを動かして
いることも多い。これはクロックを停止から速いクロッ
クに戻すときに、速いクロックの発振が立ち上がるまで
の時間がかかるためであり、この立ち上がり時間を計測
するのに遅いクロックを使う。
【０００５】さらに、ＣＰＵの消費電力を減らす方法と
して公知の２つの方法がある。１つは、外部からのクロ
ックを止めてしまう方法である。この場合、外部にクロ
ックを切り換える回路を設け、ＣＰＵからの設定に従っ
てクロックを止める方法である。もう１つは、ＣＰＵ自
身を消費電力の少ないモードに設定する方法である。こ
のモードではＣＰＵ内部のクロックを止めたり、一部の
電源を切ったりする。通常、ＣＰＵはこのような消費電
力を小さくするモードに入るための命令を備えている。
例えばＳＴＯＰ命令という名前だとする。この命令を実
行すると、ＣＰＵ内部のクロックを止めたり、一部の電
源を切ったりすることで消費電力を少なくすることがで
きる。さらに、この命令を実行すると、割り込みなどの
外部イベントが来るまで次の命令の実行を行わなかった
りする。このようにすることで、外部のデバイスヘのア
クセスを行わなくなる。一般的に、外部のデバイス（例
えばＲＡＭとかＲＯＭとか）は、アクセスすると急激に
消費電力が大きくなることが多い。なお、ＳＴＯＰ命令
を実行するために、特殊なＣＰＵモードに事前に入らな
ければならない場合がある。例えば通常はマイクロプロ
セッサの形で動作させているものを、シングルチップ動
作に変えなければならないなどである。また、外部ポー
トなどを出力状態にしておいたり、周辺回路の設定を必
要とする場合がある。このようなときには低消費電力モ
ードに入るための複数の命令を実行し、その一番最後が
ＳＴＯＰ命令になっている。
して公知の２つの方法がある。１つは、外部からのクロ
ックを止めてしまう方法である。この場合、外部にクロ
ックを切り換える回路を設け、ＣＰＵからの設定に従っ
てクロックを止める方法である。もう１つは、ＣＰＵ自
身を消費電力の少ないモードに設定する方法である。こ
のモードではＣＰＵ内部のクロックを止めたり、一部の
電源を切ったりする。通常、ＣＰＵはこのような消費電
力を小さくするモードに入るための命令を備えている。
例えばＳＴＯＰ命令という名前だとする。この命令を実
行すると、ＣＰＵ内部のクロックを止めたり、一部の電
源を切ったりすることで消費電力を少なくすることがで
きる。さらに、この命令を実行すると、割り込みなどの
外部イベントが来るまで次の命令の実行を行わなかった
りする。このようにすることで、外部のデバイスヘのア
クセスを行わなくなる。一般的に、外部のデバイス（例
えばＲＡＭとかＲＯＭとか）は、アクセスすると急激に
消費電力が大きくなることが多い。なお、ＳＴＯＰ命令
を実行するために、特殊なＣＰＵモードに事前に入らな
ければならない場合がある。例えば通常はマイクロプロ
セッサの形で動作させているものを、シングルチップ動
作に変えなければならないなどである。また、外部ポー
トなどを出力状態にしておいたり、周辺回路の設定を必
要とする場合がある。このようなときには低消費電力モ
ードに入るための複数の命令を実行し、その一番最後が
ＳＴＯＰ命令になっている。
【０００６】
【発明が解決しようとする課題】前述したように、ＣＰ
Ｕとそのクロックを生成する回路は別に存在することが
多い。このときに、ＣＰＵから外部のクロック切換回路
に対して設定を行うのと、ＣＰＵの内部で消費電力の小
さいモードに入るのとは独立した事象になる。したがっ
て、ＣＰＵがクロックの停止を指令して直ちにクロック
が停止してしまうと、ＣＰＵが外部のデバイスにアクセ
スしたままで止まってしまうことがあった。これでは、
ＣＰＵ自体は消費電力は減るが、外部デバイスがアクセ
ス状態のままとなるので、消費電力が大きくなる。
Ｕとそのクロックを生成する回路は別に存在することが
多い。このときに、ＣＰＵから外部のクロック切換回路
に対して設定を行うのと、ＣＰＵの内部で消費電力の小
さいモードに入るのとは独立した事象になる。したがっ
て、ＣＰＵがクロックの停止を指令して直ちにクロック
が停止してしまうと、ＣＰＵが外部のデバイスにアクセ
スしたままで止まってしまうことがあった。これでは、
ＣＰＵ自体は消費電力は減るが、外部デバイスがアクセ
ス状態のままとなるので、消費電力が大きくなる。
【０００７】逆に、ＣＰＵを消費電力の小さいモードに
入れるための命令群を実行すると、通常は、その最後の
ＳＴＯＰ命令を実行した時点でＣＰＵの動作は止まる。
これはその後の外部デバイスヘのアクセスを防ぐためで
ある。しかしながら、このときには、外部の速いクロッ
クを発生する発振器は動作状態のままなので、発振器を
動作させるための消費電力が無駄となる。また、命令群
を実行している間に割り込みが入ると、本来割り込みの
後には通常処理を行う必要が出てくるが、割り込みルー
チンから戻った後にクロックを停止してしまうことがあ
った。さらに、ここで割り込み禁止にすると、ＳＴＯＰ
命令の後に割り込みが入らないと続きを実行できなくな
ってしまい、永久にＳＴＯＰ命令の次の命令を実行でき
ないという問題があった。
入れるための命令群を実行すると、通常は、その最後の
ＳＴＯＰ命令を実行した時点でＣＰＵの動作は止まる。
これはその後の外部デバイスヘのアクセスを防ぐためで
ある。しかしながら、このときには、外部の速いクロッ
クを発生する発振器は動作状態のままなので、発振器を
動作させるための消費電力が無駄となる。また、命令群
を実行している間に割り込みが入ると、本来割り込みの
後には通常処理を行う必要が出てくるが、割り込みルー
チンから戻った後にクロックを停止してしまうことがあ
った。さらに、ここで割り込み禁止にすると、ＳＴＯＰ
命令の後に割り込みが入らないと続きを実行できなくな
ってしまい、永久にＳＴＯＰ命令の次の命令を実行でき
ないという問題があった。
【０００８】そこで、本発明は上述した点に鑑みてなさ
れたもので、ＣＰＵクロックの停止を設定してから実際
に停止するまでの最低時間を保証することで、その間に
ＣＰＵを低消費電力モードにして消費電力低減とソフト
ウエアの簡略化を行うことができるＣＰＵのクロック切
換システムを得ることを目的とする。
れたもので、ＣＰＵクロックの停止を設定してから実際
に停止するまでの最低時間を保証することで、その間に
ＣＰＵを低消費電力モードにして消費電力低減とソフト
ウエアの簡略化を行うことができるＣＰＵのクロック切
換システムを得ることを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係るＣＰＵのクロック切換システムは、Ｃ
ＰＵに供給するＣＰＵクロックとして高速クロックを発
振する発振回路と、前記ＣＰＵの現在のクロック状態が
高速クロックのときに前記ＣＰＵから出力されるクロッ
ク停止への設定変更を示すクロック設定信号の入力に基
づいて高速クロックから停止への設定変更信号を出力す
るクロック設定回路と、前記設定変更信号の入力に基づ
いて前記ＣＰＵがクロック停止に設定してから低消費電
力モードにするための１つ以上の命令群を実行するより
長いあらかじめ設定された時間経過後にタイマ満了信号
を出力するタイマと、前記ＣＰＵに供給するＣＰＵクロ
ックとして、通常は前記発振回路からの高速クロックを
供給するとともに前記タイマからのタイマ満了信号の入
力に基づいて高速クロックから停止に切り換えるクロッ
ク切換回路とを有するものである。
に、本発明に係るＣＰＵのクロック切換システムは、Ｃ
ＰＵに供給するＣＰＵクロックとして高速クロックを発
振する発振回路と、前記ＣＰＵの現在のクロック状態が
高速クロックのときに前記ＣＰＵから出力されるクロッ
ク停止への設定変更を示すクロック設定信号の入力に基
づいて高速クロックから停止への設定変更信号を出力す
るクロック設定回路と、前記設定変更信号の入力に基づ
いて前記ＣＰＵがクロック停止に設定してから低消費電
力モードにするための１つ以上の命令群を実行するより
長いあらかじめ設定された時間経過後にタイマ満了信号
を出力するタイマと、前記ＣＰＵに供給するＣＰＵクロ
ックとして、通常は前記発振回路からの高速クロックを
供給するとともに前記タイマからのタイマ満了信号の入
力に基づいて高速クロックから停止に切り換えるクロッ
ク切換回路とを有するものである。
【００１０】また、本発明のＣＰＵのクロック切換シス
テムは前記発振回路による高速クロックの発振をオン／
オフ制御する高速クロック発振制御回路をさらに備え、
前記タイマは、前記クロック設定回路からクロック高速
から停止への設定変更信号の入力を受けたときは、外部
から与えられる前記高速クロックより遅い低速クロック
をカウントして所定のカウント数になったらタイマ満了
信号を前記クロック切換回路の他に前記高速クロック発
振制御回路にも出力して前記発振回路の発振を停止させ
るものである。
テムは前記発振回路による高速クロックの発振をオン／
オフ制御する高速クロック発振制御回路をさらに備え、
前記タイマは、前記クロック設定回路からクロック高速
から停止への設定変更信号の入力を受けたときは、外部
から与えられる前記高速クロックより遅い低速クロック
をカウントして所定のカウント数になったらタイマ満了
信号を前記クロック切換回路の他に前記高速クロック発
振制御回路にも出力して前記発振回路の発振を停止させ
るものである。
【００１１】また、本発明のＣＰＵのクロック切換シス
テムの前記ＣＰＵでの処理は、前記クロック設定回路に
対してクロック停止を設定するステップと、当該クロッ
ク停止の設定後、前記タイマからタイマ満了信号が出力
されるまでの間に低消費電力モードにするための１つ以
上の命令群を実行するステップとを有するものである。
テムの前記ＣＰＵでの処理は、前記クロック設定回路に
対してクロック停止を設定するステップと、当該クロッ
ク停止の設定後、前記タイマからタイマ満了信号が出力
されるまでの間に低消費電力モードにするための１つ以
上の命令群を実行するステップとを有するものである。
【００１２】さらに、本発明のＣＰＵのクロック切換シ
ステムの前記クロック切換回路は、高速クロックから停
止への切り換え時に停止切り換わり信号を出力するとと
もに、クロック停止に前もって外部割り込み源からの前
記ＣＰＵへの割り込み信号の入力を禁止し、前記クロッ
ク切換回路から出力される停止切り換わり信号の入力に
基づいて外部割り込み源からの前記ＣＰＵへの割り込み
信号の入力禁止を解除する割り込み禁止回路をさらに備
え、かつ、前記ＣＰＵでの処理は、前記クロック設定回
路に対してクロック停止を設定するステップの前に、前
記割り込み禁止回路に割り込み禁止設定信号を出力して
外部割り込み源からの割り込み信号の入力を禁止するス
テップをさらに有するものである。
ステムの前記クロック切換回路は、高速クロックから停
止への切り換え時に停止切り換わり信号を出力するとと
もに、クロック停止に前もって外部割り込み源からの前
記ＣＰＵへの割り込み信号の入力を禁止し、前記クロッ
ク切換回路から出力される停止切り換わり信号の入力に
基づいて外部割り込み源からの前記ＣＰＵへの割り込み
信号の入力禁止を解除する割り込み禁止回路をさらに備
え、かつ、前記ＣＰＵでの処理は、前記クロック設定回
路に対してクロック停止を設定するステップの前に、前
記割り込み禁止回路に割り込み禁止設定信号を出力して
外部割り込み源からの割り込み信号の入力を禁止するス
テップをさらに有するものである。
【００１３】
【発明の実施の形態】図１は本実施の形態に係るクロッ
ク切換回路の構成図である。図１において、１はＣＰＵ
クロック１０３の供給を受けて動作するＣＰＵであり、
クロック切換回路６は、このＣＰＵクロック１０３を生
成している。具体的には、ＣＰＵクロック１０３とし
て、例えば２０ＭＨｚの高速クロック１０８、例えば３
２．７６８ｋＨｚの低速クロック１０６、停止１０９の
いずれかを選択する。このＣＰＵクロック１０３の切り
換えは、ＣＰＵクロック１０３にグリッジがでないよう
に、クロックの位相を考えて行われる。初期状態では、
高速クロック１０８になっているものとする。
ク切換回路の構成図である。図１において、１はＣＰＵ
クロック１０３の供給を受けて動作するＣＰＵであり、
クロック切換回路６は、このＣＰＵクロック１０３を生
成している。具体的には、ＣＰＵクロック１０３とし
て、例えば２０ＭＨｚの高速クロック１０８、例えば３
２．７６８ｋＨｚの低速クロック１０６、停止１０９の
いずれかを選択する。このＣＰＵクロック１０３の切り
換えは、ＣＰＵクロック１０３にグリッジがでないよう
に、クロックの位相を考えて行われる。初期状態では、
高速クロック１０８になっているものとする。
【００１４】クロック切り換え動作について説明する
と、まず、ＣＰＵ１は、割り込み禁止回路７に対して割
り込み禁止設定信号１１３を使って外部割り込み源１１
１が来てもＣＰＵ１に対して割り込み信号１１２を発生
しないように設定する。このような状態で、ＣＰＵ１
は、クロック設定信号１００を通じてクロック設定回路
２にクロックの変更を設定する。一般的には、クロック
設定回路２はレジスタの形式になっている。このクロッ
ク設定回路２には、クロック切換回路６から現在のクロ
ック状態１０２が供給されており、クロック状態１０２
は、高速クロック１０８、低速クロック１０６、停止１
０９に対応した３ビットのバスを介して供給され、その
ときのクロックの状態に応して１ビットのみがアサート
されている。
と、まず、ＣＰＵ１は、割り込み禁止回路７に対して割
り込み禁止設定信号１１３を使って外部割り込み源１１
１が来てもＣＰＵ１に対して割り込み信号１１２を発生
しないように設定する。このような状態で、ＣＰＵ１
は、クロック設定信号１００を通じてクロック設定回路
２にクロックの変更を設定する。一般的には、クロック
設定回路２はレジスタの形式になっている。このクロッ
ク設定回路２には、クロック切換回路６から現在のクロ
ック状態１０２が供給されており、クロック状態１０２
は、高速クロック１０８、低速クロック１０６、停止１
０９に対応した３ビットのバスを介して供給され、その
ときのクロックの状態に応して１ビットのみがアサート
されている。
【００１５】現在のクロック状態１０２が高速クロック
１０８である場合に、ＣＰＵ１がクロック設定信号１０
０を通じて停止への変更をクロック設定回路２に設定す
ると、クロック設定回路２からクロック高速→停止信号
１０１が出力される。タイマ３は、このクロック設定回
路２からのクロック高速→停止信号１０１を受けると、
低速クロック１０６をカウントして、所定のカウント数
になったらタイマ満了信号１０４をクロック切換回路６
に出力する。このカウント数はＣＰＵ１が消費電力を小
さくするモードにするための１つ以上の命令を実行する
実行時間より大きいものとする。ここで、低速クロック
１０６を使うのは、ＣＰＵ１が低速クロック１０６で動
作しているときに停止を設定したときは、高速クロック
１０８の発振はしていないので、低速クロック１０６し
か使えないからである。
１０８である場合に、ＣＰＵ１がクロック設定信号１０
０を通じて停止への変更をクロック設定回路２に設定す
ると、クロック設定回路２からクロック高速→停止信号
１０１が出力される。タイマ３は、このクロック設定回
路２からのクロック高速→停止信号１０１を受けると、
低速クロック１０６をカウントして、所定のカウント数
になったらタイマ満了信号１０４をクロック切換回路６
に出力する。このカウント数はＣＰＵ１が消費電力を小
さくするモードにするための１つ以上の命令を実行する
実行時間より大きいものとする。ここで、低速クロック
１０６を使うのは、ＣＰＵ１が低速クロック１０６で動
作しているときに停止を設定したときは、高速クロック
１０８の発振はしていないので、低速クロック１０６し
か使えないからである。
【００１６】高速クロック発振制御回路４は、タイマ３
からのタイマ満了信号１０４を受けて、高速クロック発
振ＯＮ／ＯＦＦ信号１０７をＯＦＦにして発振回路５に
出力する。発振回路５は、これを受けて発振を停止し消
費電力を小さくする。また、クロック切換回路６は、タ
イマ満了信号１０４を受けて、ＣＰＵクロック１０３と
して高速クロック１０８から停止１０９に切り換える。
この切り換えタイミングは、ＣＰＵクロック１０３にグ
リッジが出ないようにする。そして、それと同時に、ク
ロック切換回路６は、割り込み禁止回路７に対し停止切
り換わり信号１１４を出力し、割り込み禁止回路７に対
して外部割り込み源１１１がそのまま割り込み信号１１
２としてＣＰＵ１に入力されるように設定する。このよ
うにして、ＣＰＵクロック１０３は停止する。
からのタイマ満了信号１０４を受けて、高速クロック発
振ＯＮ／ＯＦＦ信号１０７をＯＦＦにして発振回路５に
出力する。発振回路５は、これを受けて発振を停止し消
費電力を小さくする。また、クロック切換回路６は、タ
イマ満了信号１０４を受けて、ＣＰＵクロック１０３と
して高速クロック１０８から停止１０９に切り換える。
この切り換えタイミングは、ＣＰＵクロック１０３にグ
リッジが出ないようにする。そして、それと同時に、ク
ロック切換回路６は、割り込み禁止回路７に対し停止切
り換わり信号１１４を出力し、割り込み禁止回路７に対
して外部割り込み源１１１がそのまま割り込み信号１１
２としてＣＰＵ１に入力されるように設定する。このよ
うにして、ＣＰＵクロック１０３は停止する。
【００１７】一方、これとは逆に、ＣＰＵクロック１０
３として停止１０９から高速クロック１０８に切り換わ
るときは次のような動作になる。キーをおされたり、目
覚まし時計などでＣＰＵ１として処理を開始しなければ
ならなくなった場合には、それらの信号が統合されて外
部イベント１１０として高速クロック発振制御回路４に
入力される。通常、外部イベント１１０と外部割り込み
源１１１は同じものであるが、場合により異なる条件の
ときもある。高速クロック発振制御回路４は、これを受
けて高速クロック発振０Ｎ／ＯＦＦ信号１０７をＯＮに
し、発振回路５で高速クロック１０８を発振させる。通
常、発振するのには水晶発振器だと数ｍｓ時間がかか
る。これは低速クロック１０６を使って計測する。この
時間が経過した後、高速クロック発振制御回路４は、ク
ロック切換回路６に発振器が立ち上がった信号１０５を
出力する。
３として停止１０９から高速クロック１０８に切り換わ
るときは次のような動作になる。キーをおされたり、目
覚まし時計などでＣＰＵ１として処理を開始しなければ
ならなくなった場合には、それらの信号が統合されて外
部イベント１１０として高速クロック発振制御回路４に
入力される。通常、外部イベント１１０と外部割り込み
源１１１は同じものであるが、場合により異なる条件の
ときもある。高速クロック発振制御回路４は、これを受
けて高速クロック発振０Ｎ／ＯＦＦ信号１０７をＯＮに
し、発振回路５で高速クロック１０８を発振させる。通
常、発振するのには水晶発振器だと数ｍｓ時間がかか
る。これは低速クロック１０６を使って計測する。この
時間が経過した後、高速クロック発振制御回路４は、ク
ロック切換回路６に発振器が立ち上がった信号１０５を
出力する。
【００１８】クロック切換回路６は、これを受けてＣＰ
Ｕクロック１０３として停止１０９から高速クロック１
０８に切り換える。この際もＣＰＵクロック１０３にグ
リッジが出ないように、クロックの位相を考えて切り換
える。高速クロック１０８に切り換わると、クロック切
換回路６から現在のクロックの状態１０２を停止１０９
から高速クロック１０８に対応した状態に切り換える。
このとき、外部イベント１１０と外部割り込み源１１１
が同じ信号ならば、外部割り込み源１１１からの信号は
割り込み信号１１２としてＣＰＵ１に入力されるから、
ＣＰＵクロック１０３が高速クロック１０８に切り換わ
ると、通常は直ちに割り込みルーチンが実行される。
Ｕクロック１０３として停止１０９から高速クロック１
０８に切り換える。この際もＣＰＵクロック１０３にグ
リッジが出ないように、クロックの位相を考えて切り換
える。高速クロック１０８に切り換わると、クロック切
換回路６から現在のクロックの状態１０２を停止１０９
から高速クロック１０８に対応した状態に切り換える。
このとき、外部イベント１１０と外部割り込み源１１１
が同じ信号ならば、外部割り込み源１１１からの信号は
割り込み信号１１２としてＣＰＵ１に入力されるから、
ＣＰＵクロック１０３が高速クロック１０８に切り換わ
ると、通常は直ちに割り込みルーチンが実行される。
【００１９】図２にＣＰＵ１がＣＰＵクロック１０３を
高速クロック１０８から停止１０９に切り換えるときの
動作フローチャートを示す。まず、ＣＰＵクロック１０
３を高速クロック１０８から停止１０９に切り換えよう
とするときに、ステップ２００のＳＴＡＲＴ（スター
ト）に来る。次に、ステップ２０１に進み、図１の割り
込み禁止回路７に対して、割り込み禁止設定信号１１３
により外部割り込み源１１１から割り込みが来ないよう
にする。これは、通常、特定のレジスタに特定の値を書
き込むような形態となる。次に、ステップ２０２に進
み、図１のクロック設定回路２に対して、クロック設定
信号１００によりＣＰＵクロック１０３を停止１０９に
するように設定を行う。通常は、これも特定のレジスタ
に特定の値を書き込むことによって行われる。
高速クロック１０８から停止１０９に切り換えるときの
動作フローチャートを示す。まず、ＣＰＵクロック１０
３を高速クロック１０８から停止１０９に切り換えよう
とするときに、ステップ２００のＳＴＡＲＴ（スター
ト）に来る。次に、ステップ２０１に進み、図１の割り
込み禁止回路７に対して、割り込み禁止設定信号１１３
により外部割り込み源１１１から割り込みが来ないよう
にする。これは、通常、特定のレジスタに特定の値を書
き込むような形態となる。次に、ステップ２０２に進
み、図１のクロック設定回路２に対して、クロック設定
信号１００によりＣＰＵクロック１０３を停止１０９に
するように設定を行う。通常は、これも特定のレジスタ
に特定の値を書き込むことによって行われる。
【００２０】さらに、ステップ２０３に進み、ＣＰＵ１
を低消費電力モードにするための（１つ以上の）命令を
実行する。この内、最後の命令はＳＴＯＰ命令であり、
この命令を実行すると、ＣＰＵ１は割り込みなどの外部
イベント１１０が入るまで、命令の実行を停止し、かつ
ＣＰＵ１内部の消費電力を小さくする。この最後のＳＴ
ＯＰ命令の実行が終わった後に、図１のタイマ３からタ
イマ満了信号１０４が出力され、クロックが停止１０９
に切り換わる。よって、高速クロック１０８の発振およ
びそれを使った外部からのクロックが停止するととも
に、ＣＰＵ１内部も低消費電力モードになるので、非常
に消費電力の低い状態になる。なお、ステップ２０３の
後には、クロックが高速クロック１０８に戻ってから実
行される命令が書かれる。
を低消費電力モードにするための（１つ以上の）命令を
実行する。この内、最後の命令はＳＴＯＰ命令であり、
この命令を実行すると、ＣＰＵ１は割り込みなどの外部
イベント１１０が入るまで、命令の実行を停止し、かつ
ＣＰＵ１内部の消費電力を小さくする。この最後のＳＴ
ＯＰ命令の実行が終わった後に、図１のタイマ３からタ
イマ満了信号１０４が出力され、クロックが停止１０９
に切り換わる。よって、高速クロック１０８の発振およ
びそれを使った外部からのクロックが停止するととも
に、ＣＰＵ１内部も低消費電力モードになるので、非常
に消費電力の低い状態になる。なお、ステップ２０３の
後には、クロックが高速クロック１０８に戻ってから実
行される命令が書かれる。
【００２１】したがって、本実施の形態によれば、ＣＰ
Ｕクロックの停止を設定してから実際に停止するまでの
最低時間を保証することで、その間にＣＰＵを低消費電
力のモードに設定するとともに、その間は割り込みが入
るのを阻止し、クロックが停止に切り換わると同時に自
動的に割り込みが入るのを許すようにして消費電力低減
とソフトウエアの簡略化を行うことができる。
Ｕクロックの停止を設定してから実際に停止するまでの
最低時間を保証することで、その間にＣＰＵを低消費電
力のモードに設定するとともに、その間は割り込みが入
るのを阻止し、クロックが停止に切り換わると同時に自
動的に割り込みが入るのを許すようにして消費電力低減
とソフトウエアの簡略化を行うことができる。
【００２２】
【発明の効果】以上のように、本発明によれば、ＣＰＵ
に供給するＣＰＵクロックとして高速クロックを発振す
る発振回路と、前記ＣＰＵの現在のクロック状態が高速
クロックのときに前記ＣＰＵから出力されるクロック停
止への設定変更を示すクロック設定信号の入力に基づい
てクロック高速から停止への設定変更信号を出力するク
ロック設定回路と、前記設定変更信号の入力に基づいて
前記ＣＰＵがクロック停止に設定してから低消費電力モ
ードにするための１つ以上の命令群を実行するより長い
あらかじめ設定された時間経過後にタイマ満了信号を出
力するタイマと、前記ＣＰＵに供給するＣＰＵクロック
として、通常は前記発振回路からの高速クロックを供給
するとともに前記タイマからのタイマ満了信号の入力に
基づいて高速クロックから停止に切り換えるクロック切
換回路とを備えたので、ＣＰＵクロックの停止を設定す
ると、ＣＰＵ内部も低消費電力モードになり、消費電力
を低くすることができるとともに、このような低消費電
力の状態にするのに、ＣＰＵからのソフトウエア制御が
簡単で済む。
に供給するＣＰＵクロックとして高速クロックを発振す
る発振回路と、前記ＣＰＵの現在のクロック状態が高速
クロックのときに前記ＣＰＵから出力されるクロック停
止への設定変更を示すクロック設定信号の入力に基づい
てクロック高速から停止への設定変更信号を出力するク
ロック設定回路と、前記設定変更信号の入力に基づいて
前記ＣＰＵがクロック停止に設定してから低消費電力モ
ードにするための１つ以上の命令群を実行するより長い
あらかじめ設定された時間経過後にタイマ満了信号を出
力するタイマと、前記ＣＰＵに供給するＣＰＵクロック
として、通常は前記発振回路からの高速クロックを供給
するとともに前記タイマからのタイマ満了信号の入力に
基づいて高速クロックから停止に切り換えるクロック切
換回路とを備えたので、ＣＰＵクロックの停止を設定す
ると、ＣＰＵ内部も低消費電力モードになり、消費電力
を低くすることができるとともに、このような低消費電
力の状態にするのに、ＣＰＵからのソフトウエア制御が
簡単で済む。
【００２３】また、前記発振回路による高速クロックの
発振をオン／オフ制御する高速クロック発振制御回路を
さらに備え、前記タイマは、前記クロック設定回路から
クロック高速から停止への設定変更信号の入力を受けた
ときは、外部から与えられる前記高速クロックより遅い
低速クロックをカウントして所定のカウント数になった
らタイマ満了信号を前記クロック切換回路の他に前記高
速クロック発振制御回路にも出力して前記発振回路の発
振を停止させるようにしたので、発振回路の動作を停止
させて消費電力が無駄になることがなくなる。
発振をオン／オフ制御する高速クロック発振制御回路を
さらに備え、前記タイマは、前記クロック設定回路から
クロック高速から停止への設定変更信号の入力を受けた
ときは、外部から与えられる前記高速クロックより遅い
低速クロックをカウントして所定のカウント数になった
らタイマ満了信号を前記クロック切換回路の他に前記高
速クロック発振制御回路にも出力して前記発振回路の発
振を停止させるようにしたので、発振回路の動作を停止
させて消費電力が無駄になることがなくなる。
【００２４】また、前記ＣＰＵは、前記クロック設定回
路に対してクロック停止を設定するステップと、当該ク
ロック停止の設定後、前記タイマからタイマ満了信号が
出力されるまでの間に低消費電力モードにするための１
つ以上の命令群を実行するステップとを有することによ
り、クロックの停止設定時にＣＰＵ自体の消費電力を低
減させることができる。
路に対してクロック停止を設定するステップと、当該ク
ロック停止の設定後、前記タイマからタイマ満了信号が
出力されるまでの間に低消費電力モードにするための１
つ以上の命令群を実行するステップとを有することによ
り、クロックの停止設定時にＣＰＵ自体の消費電力を低
減させることができる。
【００２５】さらに、前記クロック切換回路は、高速ク
ロックから停止への切り換え時に停止切り換わり信号を
出力するとともに、クロック停止に前もって外部割り込
み源からの前記ＣＰＵへの割り込み信号の入力を禁止
し、前記クロック切換回路から出力される停止切り換わ
り信号の入力に基づいて外部割り込み源からの前記ＣＰ
Ｕへの割り込み信号の入力禁止を解除する割り込み禁止
回路をさらに備え、かつ、前記ＣＰＵは、前記クロック
設定回路に対してクロック停止を設定するステップの前
に、前記割り込み禁止回路に割り込み禁止設定信号を出
力して外部割り込み源からの割り込み信号の入力を禁止
するステップをさらに有することにより、クロック停止
に切り換え動作中に割り込みを禁止することでＣＰＵと
して例外処理が減り、制御が簡単になる。
ロックから停止への切り換え時に停止切り換わり信号を
出力するとともに、クロック停止に前もって外部割り込
み源からの前記ＣＰＵへの割り込み信号の入力を禁止
し、前記クロック切換回路から出力される停止切り換わ
り信号の入力に基づいて外部割り込み源からの前記ＣＰ
Ｕへの割り込み信号の入力禁止を解除する割り込み禁止
回路をさらに備え、かつ、前記ＣＰＵは、前記クロック
設定回路に対してクロック停止を設定するステップの前
に、前記割り込み禁止回路に割り込み禁止設定信号を出
力して外部割り込み源からの割り込み信号の入力を禁止
するステップをさらに有することにより、クロック停止
に切り換え動作中に割り込みを禁止することでＣＰＵと
して例外処理が減り、制御が簡単になる。
【図１】 本発明の実施の形態に係るＣＰＵのクロック
切換システムを示す構成図である。
切換システムを示す構成図である。
【図２】 図１のＣＰＵの動作フローチャートである。
１ ＣＰＵ ２ クロック設定回路 ３ タイマ ４ 高速クロック発振制御回路 ５ 発振回路 ６ クロック切換回路 ７ 割り込み禁止回路
Claims (4)
- 【請求項１】 ＣＰＵに供給するＣＰＵクロックとして
高速クロックを発振する発振回路と、 前記ＣＰＵの現在のクロック状態が高速クロックのとき
に前記ＣＰＵから出力されるクロック停止への設定変更
を示すクロック設定信号の入力に基づいて高速クロック
から停止への設定変更信号を出力するクロック設定回路
と、 前記設定変更信号の入力に基づいて前記ＣＰＵがクロッ
ク停止に設定してから低消費電力モードにするための１
つ以上の命令群を実行するより長いあらかじめ設定され
た時間経過後にタイマ満了信号を出力するタイマと、 前記ＣＰＵに供給するＣＰＵクロックとして、通常は前
記発振回路からの高速クロックを供給するとともに前記
タイマからのタイマ満了信号の入力に基づいて高速クロ
ックから停止に切り換えるクロック切換回路とを、 有するＣＰＵのクロック切換システム。 - 【請求項２】 前記発振回路による高速クロックの発振
をオン／オフ制御する高速クロック発振制御回路をさら
に備え、前記タイマは、前記クロック設定回路からクロ
ック高速から停止への設定変更信号の入力を受けたとき
は、外部から与えられる前記高速クロックより遅い低速
クロックをカウントして所定のカウント数になったらタ
イマ満了信号を前記クロック切換回路の他に前記高速ク
ロック発振制御回路にも出力して前記発振回路の発振を
停止させる請求項１記載のＣＰＵのクロック切換システ
ム。 - 【請求項３】 前記ＣＰＵでの処理は、前記クロック設
定回路に対してクロック停止を設定するステップと、当
該クロック停止の設定後、前記タイマからタイマ満了信
号が出力されるまでの間に低消費電力モードにするため
の１つ以上の命令群を実行するステップとを有する請求
項１又は２記載のＣＰＵのクロック切換システム。 - 【請求項４】 前記クロック切換回路は、高速クロック
から停止への切り換え時に停止切り換わり信号を出力す
るとともに、クロック停止に前もって外部割り込み源か
らの前記ＣＰＵへの割り込み信号の入力を禁止し、前記
クロック切換回路から出力される停止切り換わり信号の
入力に基づいて外部割り込み源からの前記ＣＰＵへの割
り込み信号の入力禁止を解除する割り込み禁止回路をさ
らに備え、かつ、前記ＣＰＵでの処理は、前記クロック
設定回路に対してクロック停止を設定するステップの前
に、前記割り込み禁止回路に割り込み禁止設定信号を出
力して外部割り込み源からの割り込み信号の入力を禁止
するステップをさらに有する請求項３記載のＣＰＵのク
ロック切換システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225514A JPH1165697A (ja) | 1997-08-08 | 1997-08-08 | Ｃｐｕのクロック切換システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225514A JPH1165697A (ja) | 1997-08-08 | 1997-08-08 | Ｃｐｕのクロック切換システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1165697A true JPH1165697A (ja) | 1999-03-09 |
Family
ID=16830516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9225514A Withdrawn JPH1165697A (ja) | 1997-08-08 | 1997-08-08 | Ｃｐｕのクロック切換システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1165697A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003070963A (ja) * | 2001-08-31 | 2003-03-11 | Net:Kk | スロットマシン及び情報端末器 |
-
1997
- 1997-08-08 JP JP9225514A patent/JPH1165697A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003070963A (ja) * | 2001-08-31 | 2003-03-11 | Net:Kk | スロットマシン及び情報端末器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428790A (en) | Computer power management system | |
| KR100688102B1 (ko) | 집적회로장치 | |
| US5502689A (en) | Clock generator capable of shut-down mode and clock generation method | |
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| US5930516A (en) | Real time power conservation for computers | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| JP3475510B2 (ja) | 省電力機能付き集積回路 | |
| JP3460736B2 (ja) | クロック制御回路 | |
| JP2006180486A (ja) | パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法 | |
| JPH1165697A (ja) | Ｃｐｕのクロック切換システム | |
| KR100272531B1 (ko) | 전자기기에 있어서의 전원 소모 방지장치 및 방법 | |
| JPH05259825A (ja) | クロック発生回路 | |
| JP2828132B2 (ja) | 移動電話端末及び移動電話端末の制御方法 | |
| JP2003337634A (ja) | コンピュータ装置及びプロセッサ制御方法及びプロセッサ制御方法をコンピュータに実行させるためのプログラム及びプロセッサ制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH0863253A (ja) | マイクロプロセッサ | |
| JPH0750420B2 (ja) | デイジタル回路用電力制御装置 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JPH0969052A (ja) | 割り込み制御回路 | |
| JPS5916029A (ja) | 電子装置の起動回路 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JP2003162412A (ja) | Ｃｐｕの省電力回路 | |
| JPH0312751B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |