JPH1167666A - ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング - Google Patents

ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング

Info

Publication number
JPH1167666A
JPH1167666A JP10168309A JP16830998A JPH1167666A JP H1167666 A JPH1167666 A JP H1167666A JP 10168309 A JP10168309 A JP 10168309A JP 16830998 A JP16830998 A JP 16830998A JP H1167666 A JPH1167666 A JP H1167666A
Authority
JP
Japan
Prior art keywords
layer
epitaxial layer
substrate
forming
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10168309A
Other languages
English (en)
Other versions
JP3083802B2 (ja
Inventor
Frank Cardone
フランク・カードン
Jack On Chu
ジャック・オン・チュー
Khalid Ezzeldin Ismail
ハリード・エッゼッディーン・イスマーイール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1167666A publication Critical patent/JPH1167666A/ja
Application granted granted Critical
Publication of JP3083802B2 publication Critical patent/JP3083802B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/798—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being provided in or under the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜
に形成した断続的な「デルタ状」ドーピング・プロファ
イル構造と、形成する方法を開示する。 【解決手段】 この構造は、基板と、臨界厚みより薄
く、５×１０19原子／ｃｃを超えるＰまたはＡｓ濃度を
有する第１のエピタキシャル層と、１×１０19原子／ｃ
ｃを超えるＰ濃度の第１のエピタキシャル層から最初の
４０Åに濃度変化を有する第２のエピタキシャル層で構
成される。代替方法として、０．５を超えるＧｅ含有量
を有するＳｉＧｅの層を選択的に非晶化し、積層構造の
他の層に関して再結晶化することができる。本発明によ
り、ＣＭＯＳ、ＭＯＤＦＥＴ、ＨＢＴなどの半導体構造
中の、Ｓｉ及びＳｉＧｅ層または皮膜に断続的なリンの
プロファイルを形成する問題が解決される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は急峻なドーピング・
プロファイルを有する半導体皮膜に関するものであり、
特に超高真空化学蒸着（ＵＨＶ−ＣＶＤ）反応装置によ
る装置内ドーピングを使用して、ＳｉまたはＳｉＧｅ
ＣＭＯＳ、変調ドーピングを行った電界効果トランジス
タ（ＭＯＤＦＥＴ）装置、及びヘテロ接合バイポーラ・
トランジスタ（ＨＢＴ）に適した、厚みが５〜２０ｎｍ
の薄層に、「デルタ状」の断続的ドーピングを形成する
ことに関するものである。
【０００２】
【従来の技術】ＰＨ3を使用するエピタキシャルＳｉ及
びＳｉＧｅ皮膜または層におけるリンの装置内ドーピン
グは、Ｓｉの（１００）面におけるホスフィンの「ポイ
ズニング効果」のため、Ｐの取り込み速度が極めて遅い
ことが知られている。このようなドーピング挙動の例
を、図１に曲線１１で示す。曲線１１の曲線部分１３−
１４は、ＳＩＭＳプロファイルに見られる遅い「過渡
的」立ち下がり線を示し、これはシリコン皮膜へのＰの
取り込み速度が遅いことに対応している。図１で、縦軸
はＰの濃度を原子／ｃｃで表し、横軸は深さをオングス
トロームで表す。
【０００３】Ｓｉ層へのＰの取り込みは、ＵＨＶ−ＣＶ
Ｄ反応装置の反応ゾーンに導入するホスフィンにＧｅを
含有するガス（７％）を添加することにより増大する
が、このことは米国特許第５３１６９５８号明細書に記
載されている。リン・ドーパントは、ＵＨＶ−ＣＶＤの
間に完全に電気的に活性なドーパントとして、シリコン
の結晶格子中に適当な置換部位に取り込まれた。使用し
たＧｅ量が少ないため、主要なバンドギャップ縮小機構
は、Ｇｅの効果よりもｎ型ドーパントが比較的高レベル
で存在することであった。上記米国特許で、図２は、ガ
スに７％のＧｅを添加した場合と添加しない場合の、Ｕ
ＨＶ−ＣＶＤの間にＳｉ層に取り込まれるリンを示す。
７％のＧｅを含有するガスを使用すると、２５０〜５０
０Åの部分のシリコン層に取り込まれるＰの濃度は、た
とえば上記米国特許の図２で、７×１０18原子／ｃｃか
ら５×１０19原子／ｃｃに増大している。
【０００４】シリコンＣＶＤにおけるリンまたはホウ素
の装置内ドーピングに関連するもう一つの問題は、図１
の曲線部分１５−１６に示す「メモリ効果」で、ここで
はリンの場合であるが、その「オートドーピング挙動」
により、バックグラウンドに望ましくない高レベルのド
ーパントがドーピングされる傾向がある。この「メモリ
効果」は、図１に示すＳＩＭＳ分析でも明らかに見られ
る。「メモリ効果」は、残留するバックグラウンドのオ
ートドーピング効果に起因するリン濃度の低下または減
少が極めて遅いことに対応する。したがって、装置内ド
ーピングは通常、ＣＶＤにより形成されるシリコン皮膜
で、ドーパント・プロファイルの極めて望ましくない
「スミアリングアウト（ぼけ）」が発生する。
【０００５】図２に、図１と同一の、ＰＨ3を使用した
従来の技術によるドーピング・プロファイルを説明する
曲線１１を示す。曲線２０は、所期の、または目標とす
る幅が１００Åのプロファイルを示す。図２で、縦軸は
Ｐの濃度を原子／ｃｃで表し、横軸は深さをオングスト
ロームで表す。曲線１１は、曲線２０で示す目標とする
幅または深さが１００Åのプロファイルより少なくとも
５倍広い、または深いドーパント・プロファイルを有す
る。
【０００６】
【発明が解決しようとする課題】装置の寸法が縮小する
につれて、特にＳｉＧｅ層を設けた将来の相補型金属酸
化物半導体（ＣＭＯＳ）ロジック、ＭＯＤＦＥＴ、及び
ＨＢＴでは、幅または厚みが５〜２０ｎｍのＰのドーピ
ング濃度が高い、極めて薄い層構造が必要となり、これ
は現在の超高真空化学蒸着（ＵＨＶ−ＣＶＤ）または標
準のシリコンＣＶＤ処理を使用した現在の方法では、現
時点では得るのが不可能である。
【０００７】
【課題を解決するための手段】本発明によれば、上面を
有するＳｉまたはＳｉＧｅなどの基板と、上面上に形成
した実質的にＧｅの第１のエピタキシャル層と、所期の
ドーパント濃度を有する半導体材料の第２のエピタキシ
ャル層からなる、増大または減少する断続的ドーピング
・プロファイルを有する構造が提供される。第１の層
は、厚みが０．５〜２ｎｍの範囲内で、たとえばリンま
たはヒ素を約５×１０19原子／ｃｃのレベルにドーピン
グされており、第２の層は、ＳｉまたはＳｉ1-XＧｅXと
することができる。第１層の縁部または上面から４０Å
第２の層に入った部分までの濃度プロファイルは、１×
１０19原子／ｃｃを超えて変化させることができる。
【０００８】本発明はさらに、上面を有する基板を選択
し、上記上面の上に厚みが臨界厚み未満であり、約５×
１０19原子／ｃｃにリンをドーピングした、実質的にＧ
ｅの第１のエピタキシャル層を成長させ、任意のドーピ
ング・プロファイルを有する、Ｓｉ及びＳｉＧｅからな
るグループから選択した第２のエピタキシャル層を成長
させる工程からなる方法が提供される。エピタキシャル
Ｇｅ層があることにより、Ｇｅ層へのＰ及びＡｓドーピ
ングの取り込み速度が促進され、これにより遅い遷移挙
動が回避される。最初の装置内ドーピング・レベルは、
ＰＨ3／Ｈｅ混合ガスのＳＣＣＭで表すドーパントの流
速により決まる。最終の全体ドーピング・プロファイル
は、第１及び第２層の成長速度をＧＲとした場合、１／
ＧＲの関数として制御される。ドーパントは、ＵＨＶ−
ＣＶＤ反応装置中で、Ｐの場合は、ホスフィン（Ｐ
Ｈ3）またはｔｅｒｔ−ブチルホスフィン（ＴＢＰ）、
Ａｓの場合は、ＡｓＨ3またはｔｅｒｔ−ブチルアーシ
ン（ＴＢＡ）により供給または移送される。
【０００９】バックグランドの「オートドーピング効
果」を除くために、図３に示すリンをドーピングした構
造をロード・チェンバまたはロード・ロックに移し、成
長チェンバはバックグランドのリンをパージする。この
成長／中断／成長のプロセスには、中断中にＵＨＶ−Ｃ
ＶＤ反応装置の水素によるフラッシングがある。その
後、ＳｉまたはＳｉＧｅのコーティングをＵＨＶ−ＣＶ
Ｄ反応装置の側壁上及び（または）加熱した表面上に高
温で成長させ、残留リン原子を分離、除去、または被覆
してから、構造を再導入してさらに付着を続ける。代替
方法として、第２の成長チェンバ、すなわちロード・チ
ェンバに接続したＵＨＶ−ＣＶＤ反応装置を使用して、
さらにリンのレベルが極めて低い、ドーピングしない層
を付着させてもよい。
【００１０】次に、図３に示す構造３０の層３６の上に
３００Åの皮膜を成長させた後、５×１０16原子／ｃｃ
未満に低下または減少するバックグラウンド・ドーピン
グ・プロファイルを有するＳｉまたはＳｉＧｅの第２の
エピタキシャル層４０、及び（または）第３のエピタキ
シャル層４４を成長させる。
【００１１】本発明はさらに、半導体材料の積層構造を
形成し、０．５を超える高Ｇｅ含有率を有する第１の層
を選択的に非晶化させ、上記非晶化させた第１の層を固
相再成長により結晶化させる工程からなる、断続的ドー
ピングを形成する方法を提供する。非晶化させた第１の
層は、イオン注入により形成することができる。
【００１２】本発明はさらに、中間にチャネルを有する
ソース領域及びドレイン領域と、上記チャネルの電荷を
制御するための上記チャネルの上に設けたゲート電極を
有する単結晶基板と、上記チャネルの下に位置し、ソー
ス及びドレイン領域を通って延びる、リン及びヒ素から
なるグループから選択したドーパントをドーピングし
た、臨界厚み未満のＧｅの第１層を具備する、電界効果
トランジスタを提供する。
【００１３】本発明はさらに、単結晶基板と、上記基板
上に形成した、臨界厚み未満の、リン及びヒ素からなる
グループから選択したドーパントをドーピングしたＧｅ
の第１層と、第１層上にエピタキシャル形成した、ドー
ピングしないＳｉＧｅの第２層と、ＳｉまたはＳｉＧｅ
の、ドーピングしない引っ張り半導体材料の第３層と、
中間にチャネルを有するソース領域及びドレイン領域
と、上記チャネルの電荷を制御するための上記チャネル
の上に設けたゲート電極を具備する電界効果トランジス
タを提供する。
【００１４】本発明はさらに、単結晶基板と、基板上に
形成した開口を有する酸化物層と、基板上の開口中に形
成したゲート誘電体及びゲート電極と、ゲート電極に対
して位置合わせした基板中に形成したソース及びドレイ
ン領域と、ゲート電極の側面とソース及びドレイン領域
の一部の上のいずれかに形成した誘電体側壁スペーサ
と、上記の露出した部分上に選択的に位置する、リンま
たはヒ素ドーパントをドーピングした、臨界厚み未満の
Ｇｅの第１層と、隆起したソース及びドレイン領域を形
成するように、第１層上にエピタキシャル形成した、リ
ンまたはヒ素ドーパントをドーピングした、Ｓｉ及びＳ
ｉＧｅからなるグループから選択した半導体材料の第２
層を具備する電界効果トランジスタを提供する。
【００１５】
【発明の実施の形態】図、特に図３を参照して、断続的
なリンまたはヒ素のプロファイルまたは断続的層ドーピ
ング（ＡＬＤ）を有する構造３０の断面図を示す。上面
３３を有する基板３２は、たとえば単結晶ＳｉまたはＳ
ｉＧｅでよい。厚みが臨界厚み未満、たとえば０．５〜
２ｎｍで、ＰまたはＡｓをドーピングした１００％また
は実質的にＧｅの第１層３６を、上面３３上に形成す
る。
【００１６】第１層３６の厚みの効果は、ＰまたはＡｓ
のドーピング濃度は増加させないが、シートのドーズ、
すなわちドーピング濃度とドーピングした層の厚みの積
を増加させる。ドーピング濃度は、ドーパント・ソース
・ガスの流速と、第１層３６の成長速度により制御さ
れ、この第１層３６の成長速度はＧｅソース・ガス、た
とえばＧｅＨ4の流速により制御される。
【００１７】層の臨界厚みは、Ｇｅ層の格子間隔が約
１．０４で、Ｓｉ層の格子間隔と合わないためのひずみ
が緩解される厚みである。通常、ひずみを緩解する機構
は、結晶格子欠陥、たとえばスレッディング転位の形態
で表面に伝播する不適合転位が発生することである。緩
和した層は下の層と格子が一致しなくなる。
【００１８】第１層３６は実質的にＧｅで、１００％Ｇ
ｅでよい。任意のレベルにドーピングしたＳｉまたはＳ
ｉＧｅからなる第２層４０を、第１層３６の上に形成さ
せる。第２層４０は、ＰＨ3などのドーパント・ソース
・ガスにより、ＵＨＶ−ＣＶＤ反応装置中で形成させる
ことができる。ＳｉＨ4、Ｓｉ2Ｈ6などのＳｉソース・
ガスや、ＧｅＨ4などのＧｅソース・ガスを使用するこ
とができる。ドーピングし、またはドーピングしないＳ
ｉまたはＳｉＧｅからなる第３層４４は、ＵＨＶ−ＣＶ
Ｄ反応装置中で、第２層４０上に形成させることができ
る。
【００１９】第１層３６、第２層４０、及び第３層４４
を付着させるのに適したＵＨＶ−ＣＶＤ反応装置は、ド
イツのレイボルトヘラオイス社（Leybold-Heraeus C
o.）から市販されており、米国特許第５１８１９６４号
及び第５６０７５１１号明細書に記載されている。反応
装置の操作及びＳｉならびにＳｉＧｅを付着させる方法
については、米国特許第５２９８４５２号明細書に記載
されている。
【００２０】図４を参照すると、リンをドーピングした
Ｓｉ1-XＧｅXの多層構造から、二次イオン質量分析（Ｓ
ＩＭＳ）データが得られた。図４で、右側の縦軸は曲線
５０に関してＧｅの相対強度を表し、横軸は多層構造の
表面下の概略深さをμｍで表している。１．１７μｍの
深さにおける構造は１００％Ｓｉで、Ｇｅの量Ｘは０で
ある。曲線５０の部分５１−５７で示すように、Ｇｅの
量Ｘは１．１２〜１．０８μｍの深さで０．０５、１．
０３〜０．９９μｍの深さで０．１０、０．９３〜０．
５９μｍの深さで０．１５、０．５２〜０．２４μｍの
深さで０．２０、０．２〜０．１７μｍの深さで０．２
５、０．１７〜０．１３μｍの深さで１．０、０．１３
〜０．３μｍの深さで０．２５である。これらの層は、
ＧｅＨ4の流速を変えて単結晶基板上にエピタキシャル
成長させた。曲線６０は、ドーパント・ソース・ガスと
してＰＨ3を使用して、深さの関数として多層中の装置
内リン・ドーピングを示す。図４で、左側の縦軸は曲線
６０に関してＰの濃度（原子／ｃｃ）を表し、横軸は深
さを表す。０．１７μｍの深さにおける０．５〜２ｎｍ
の１００％シード層により、図４の曲線６０、特に部分
６２−６３に示すように、極めて断続的なリンのドーピ
ング・プロファイルが生じ、同時に図５の曲線７０で示
すように、高濃度のＰのドーピング濃度が達成される。
【００２１】図５は、リンの濃度（原子／ｃｃ）と１０
０ｐｐｍのＰＨ3／Ｈｅ混合ガスの流速（ＳＣＣＭ）と
の関係を示すグラフである。図５で、縦軸はリンの濃度
（原子／ｃｃ）を、横軸は流速（ＳＣＣＭ）を表す。
【００２２】極めて薄い層を分解するＳＩＭＳ技術の制
限により、図４に示すＳＩＭＳの結果、半値全幅（ＦＷ
ＨＭ）で幅が約１５０〜２００Åのドーパント・プロフ
ァイルが得られる。ドーパント・プロファイルを良好に
分解するため、各エッチング工程終了後の直接ホール測
定とともに、ドーピングされた構造全体を段階的にエッ
チングすることにより、ドーピングしたサンプル全体の
キャリアを実測するホール測定を使用した。
【００２３】図６は、直接ホール測定を使用した、多層
構造中のコンダクタンスと深さとの関係、及びリン濃度
と深さとの関係を示すグラフである。図６で、左側の縦
軸はコンダクタンス（ｍＳ）を表し、横軸は１１５ｎｍ
の深さで１〜２ｎｍのＧｅ層を有する多層Ｓｉ1-XＧｅX
構造の表面下の深さを表す。曲線８０は、深さに対して
測定したコンダクタンスを示す。コンダクタンスは、１
２０ｎｍにおける０から１１０ｎｍにおける０．２１ま
で増大する。電気的測定によるドーパント・プロファイ
ルを曲線８８で示す。曲線８０及び（または）そのデー
タ点を、実際のリンのドーピング・プロファイルを示す
図６の曲線８８を作成するのに使用した。曲線８８は、
各エッチング深さでの曲線８０が示すコンダクタンスか
ら求めたキャリア密度を、エッチングした層の厚みで割
って作成した。図６で、右側の縦軸はＰ濃度（原子／ｃ
ｃ）を表す。曲線８６は、Ｐ濃度のディケード当たり１
３Åの上昇に相当する、１２１ｎｍにおける１×１０15
未満から１１５ｎｍにおける５×１０19まで断続的に上
昇するピーク濃度を示す曲線８８に基づいて、予想した
濃度を示す。曲線８６に基づくＦＷＨＭは、それ自体曲
線８８から予想したものであるが、２×１０19原子／ｃ
ｃのピーク濃度で８ｎｍである。曲線８６が示すドーピ
ング濃度は、１１５ｎｍにおける５×１０19から１０９
ｎｍにおける８×１０17まで、さらに６４．９ｎｍにお
ける１×１０17まで低下する。１１５ｎｍから６４．９
ｎｍまでのＰ濃度の低下は、ディケード当たり２０ｎｍ
のＰ濃度の低下すなわち減少に相当する。
【００２４】ＰＨ3は付着係数Ｓが１．０であるのに対
して、ＳｉＨ4は付着係数Ｓが１×１０-3〜１×１０-4
である。Ｐのドーピング・プロファイルは、皮膜の成長
速度をＧＲとした場合、１／ＧＲの関数である。
【００２５】さらに、Ｐ濃度の断続的減少が必要な場
合、バックグラウンドのオートドーピングを排除するた
め、成長中断法を使用する。基板またはウエーハを成長
チェンバまたはＵＨＶ−ＣＶＤから取り出し、ローディ
ング前にＰＨ3を流していない、ロード・ロックなどの
他の真空チェンバもしくは移送チェンバ、または他のＵ
ＨＶ−ＣＶＤ反応装置もしくは炉に移す。次に、ＳｉＨ
4及びＧｅＨ4ガスを成長チェンバに流して、成長チェン
バの壁面または加熱した表面をコーティングし、Ｐを側
壁に埋め込み、または分離する。次に、基板またはウエ
ーハを主チェンバ、すなわち成長チェンバに戻して、Ｓ
ｉまたはＳｉ1-XＧｅXの成長を続ける。代替方法とし
て、移送チェンバに接続した他のＵＨＶ−ＣＶＤ反応装
置もしくは炉を使用して、ＰまたはＡｓのドーピングを
減少またはなくして、ＳｉまたはＳｉＧｅの成長を続け
てもよい。
【００２６】断続的なＰのドーピングを行う他の方法で
は、図７に示すように、基板８２上に厚み１〜１０ｎｍ
の範囲の、Ｓｉ1-XＧｅXの第１のエピタキシャル層８０
を成長させる。Ｘの値が大きいほど、図８に示すイオン
８３によるイオン注入によって、層８０が良好に非晶質
材料に変換する。Ｘはたとえば、０．５より大きくする
ことができる。第１のエピタキシャル層８０は、基板８
２との格子不整合のため、引っ張り層でも引っ張り層で
なくてもよい。第２のエピタキシャル層８４は、第１の
エピタキシャル層８０の上に成長させる。層８４は、Ｓ
ｉまたはＳｉＧｅで、引っ張り層でも引っ張り層でなく
てもよい。次に、図８に示すイオン注入を使用して、約
１０13〜約１０14原子／ｃｍ2またはそれ以上の範囲の
ドーズで、層８４及び基板８２に対してイオン８３によ
り、第１のエピタキシャル層８０を選択的に非晶化し
て、図８に示す層８０'を形成する。この時、層８４及
び他のいずれのＳｉまたはＳｉＧｅも非晶化されない。
層８４及び他の層のＧｅ含有量は、層８０中の含有量Ｘ
より少なくすべきである。
【００２７】非晶化のための臨界ドーズは、注入するイ
オンと、ホストの格子に依存する。たとえば、ホウ素は
どのようなドーズでもＳｉを非晶化することはないが、
１×１０14原子／ｃｍ2を超えるドーズではＧｅを非晶
化する。ヒ素は約５×１０14原子／ｃｍ2のドーズでＳ
ｉを非晶化し、１×１０13原子／ｃｍ2のドーズでＧｅ
を非晶化する。このように、注入ドーズがＳｉの非晶化
限界未満であっても、ＳｉＧｅまたはＧｅの非晶化限界
を超える注入ドーズを使用すれば、ＳｉＧｅまたはＧｅ
のみが非晶化される。ドーズのピークは、非晶化される
層、層８０の深さで生じるように調節すべきである。
【００２８】次に、基板８２及び第１のエピタキシャル
層８０を、４００〜５００℃の範囲の温度に、たとえば
１〜５時間加熱すると、非晶化された層の固相再結晶化
が起こり、図９に示すＳｉ1-XＧｅX層８０"が形成され
る。
【００２９】非晶質層８０'の再結晶化は層の材料に依
存する。非晶質Ｇｅは、３５０℃を超える温度Ｔで再結
晶化し、一方Ｓｉは５００℃を超える温度Ｔで再結晶化
する。限界ドーズと、Ｓｉ及びＧｅの再結晶化の温度差
との組合せが、再結晶化した層を形成するキーとなる。
【００３０】合金ＳｉＧｅの再結晶化温度は、ＳｉとＧ
ｅの間にあり、Ｇｅ含有率に依存する。Ｓｉ上のＧｅの
臨界厚みを超えるドーピングされた厚い層が必要な場
合、Ｇｅ含有率が可能なかぎり最高のＳｉＧｅ（引っ張
られたままの）を使用すべきである。ドーピング・プロ
ファイルの勾配を最大にするためには、ドーピングした
層を囲む層は、可能なかぎり最低のＧｅ含有率（設計に
よる）とすべきである。
【００３１】ドーパントの活性化は層８０"のみに生じ
る。このように、ドーピングした層８０"の厚みは、元
のエピタキシャル層８０の厚みによって決まる。再結晶
化温度におけるＰドーパントの拡散は無視できる。
【００３２】上記の方法はＰだけでなく、あらゆる元素
に適用される。実際に急なｐ型注入は、０．２５μｍの
ＰＭＯＳのチャネル注入に非常に必要であり、ゲート長
が縮小した場合にはさらに必要となる。Ｂはこのような
超リトログレードのプロファイルに使用することができ
ず、したがってＩｎなどの重いイオンに頼っている。し
かし、このような場合、チャネル移動度の劣化が大き
く、５×１０17原子／ｃｍ2を超えるレベルのＩｎを取
り込むことはほとんど不可能である。
【００３３】層８０"を使用したｎまたはｐチャネル電
界効果トランジスタ９１を図９に示す。層８４の上面に
誘電層８５を形成して、二酸化シリコンなどのゲート誘
電体を形成する。誘電層８５上に、ポリシリコンなどの
ゲート８６をブランケット付着させる。ゲート８６をマ
スクとして使用したイオン注入により、層８４中に自己
整合した浅いソース領域８７及びドレイン領域８８を形
成する。ゲート８６の側壁に側壁スペーサ８９及び９０
を形成する。側壁スペーサ８９及び９０を使用して、層
８０及び８４、ならびに基板８２にソース領域８７'及
びドレイン領域８８'を形成する。ソース８７、８７'、
及びドレイン８８、８８'は同じ型の材料（ｎまたは
ｐ）でよく、層８０"は反対の型の材料を用いる。層８
０"は、電界効果トランジスタ９１のしきい電圧を調整
し、ソース、ドレイン間のパンチスルーを防止する機能
を有する。
【００３４】図１０を参照して、電界効果トランジスタ
を形成する中間工程を示す。基板９５は、緩和したドー
ピングしないＳｉＧｅとすることができる。その上に、
図３及び図９を参照して説明したように、リンをドーピ
ングしたＧｅ層９６を形成する。層９６上にドーピング
しないＳｉＧｅ層９７を形成する。層９７上にドーピン
グしないＳｉの引っ張り層９８を形成する。層９８は正
しい電圧バイアス条件で、電子またはホール・ガス９９
を存在させるのに適している。
【００３５】図１１を参照して、電界効果トランジスタ
１０２を示す。図１１で、図１０の装置に対応する機能
には同一の参照番号を使用する。ソース領域１０３及び
ドレイン領域１０４を、層９６から層９８を通して、基
板９５へ、間隔をあけて形成する。ソース１０３とドレ
イン１０４の間の領域に、層９８上にゲート誘電体１０
５を形成する。ポリシリコンまたは金属のゲート電極１
０６を、ブランケット付着させ、パターニングする。代
替方法として、ゲート誘電体１０５を削除し、金属のゲ
ート電極を層９８のショットキ・バリアとして形成して
もよい。
【００３６】図１２を参照して、隆起させたソース４
０'及びドレイン４０"を有する電界効果トランジスタ１
１０の断面図を示す。図１２で、図３及び図９の装置に
対応する機能には同一の参照番号を使用する。基板８
２'は、上に開口１１３を形成したフィールド酸化物１
１２の層を有する。開口１１３中には、基板８２'上に
ゲート誘電体８５が形成されている。ゲート電極８６を
ポリシリコンなどにより形成し、ゲート電極８６に自己
整合した浅いソース８７及びドレイン８８を、たとえば
イオン注入により形成する。次に、ゲート電極８６の両
側に側壁８９及び９０を形成する。次に、基板８２'上
の浅いソース８７及びドレイン８８上に、リンまたはヒ
素をドーピングした層３６'を選択的にエピタキシャル
形成させる。層３６'は、Ｇｅまたは実質的にＧｅで、
図３の層３６に相当する。層３６'の上に、製造中にリ
ンまたはヒ素をドーピングしたＳｉまたはＳｉＧｅの層
４０'を選択的にエピタキシャル形成させる。層４０'
は、浅いソース８７上にソース１１７を形成し、浅いド
レイン８８上にドレイン１１８を形成する。ケイ化金属
の接点（図示せず）をソース１１７及びドレイン１１８
上に形成する。
【００３７】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３８】（１）上面を有する単結晶半導体基板と、
上記上面上の第１のエピタキシャル層と、上記第１のエ
ピタキシャル層上の第２のエピタキシャル層とを備え、
上記第１のエピタキシャル層の厚みが臨界厚み未満であ
り、上記第１のエピタキシャル層のドーパント濃度が５
×１０19原子／ｃｃを超え、上記ドーパントがリン及び
ヒ素からなるグループから選択されたものである、断続
的ドーピング・プロファイルを有する構造。 （２）上記第２の層が、Ｓｉ及びＳｉＧｅからなるグル
ープから選択された材料を含む、上記（１）に記載の構
造。 （３）上記第１の層の厚みが、０．５〜２ｎｍである、
上記（１）に記載の構造。 （４）上記第２の層が、上記第１の層からドーパント濃
度が１×１０19原子／ｃｃを超える上記第２の層の４０
Åの部分まで濃度変化を有する、上記（１）に記載の構
造。 （５）ドーパント濃度が５×１０18原子／ｃｃ未満であ
るドーピング・プロファイルを有する半導体材料の第３
のエピタキシャル層をさらに有する、上記（１）に記載
の構造。 （６）上記第２のエピタキシャル層の厚みが少なくとも
３００Åであり、Ｐのドーピングが当初の３００Åの厚
みの後、所定の厚みにおいて５×１０16原子／ｃｃ未満
である、上記（１）に記載の構造。 （７）主要な上面を有する単結晶半導体基板を選択する
工程と、第１に上記上面の上にＧｅの第１のエピタキシ
ャル層を形成する工程と、第２に上記第１のエピタキシ
ャル層の上に第２のエピタキシャル層を形成する工程と
を含み、上記第１のエピタキシャル層の厚みを臨界厚み
未満とし、上記第１のエピタキシャル層形成工程が、リ
ン及びヒ素からなるグループから選択されたドーパント
の濃度を５×１０19原子／ｃｃを超える濃度とする工程
を含む、断続的ドーピング・プロファイルを形成する方
法。 （８）上記単結晶半導体基板を選択する工程が、それぞ
れ主要な上面を有する複数の基板を選択する工程を含
み、上記第１及び第２のエピタキシャル層を形成する工
程が、上記複数の基板について行われる、上記（７）に
記載の方法。 （９）上記第１のエピタキシャル層を形成する工程が、
上記第１の基板を第１のＣＶＤ反応装置に置く工程と、
ゲルマニウムを含有するガス及びドーパントを含有する
ガスを流す工程とを含む、上記（７）に記載の方法。 （１０）上記第１のエピタキシャル層を形成する工程
が、上記第１のエピタキシャル層の成長速度を時間の関
数として調節する工程をさらに含む、上記（７）に記載
の方法。 （１１）上記成長速度を調節する工程が、Ｇｅを含有す
るガスの流速を変化させる工程をさらに含む、上記（１
０）に記載の方法。 （１２）上記第１のエピタキシャル層を形成する工程
が、上記第１のエピタキシャル層の臨界厚みに達する前
に上記工程を終了する工程をさらに含む、上記（７）に
記載の方法。 （１３）上記第２のエピタキシャル層を形成する第２の
工程が、上記基板を第１のＣＶＤ反応装置に置く工程
と、シリコンを含有するガス及びドーパントを含有する
ガスを流す工程とをさらに含み、上記ドーパントがリン
及びヒ素からなるグループから選択される、上記（７）
に記載の方法。 （１４）上記第２のエピタキシャル層を形成する第２の
工程が、上記ドーパントを含有するガスの流速を時間の
関数として調節する工程をさらに含む、上記（１３）に
記載の方法。 （１５）上記第２のエピタキシャル層を形成する工程
が、上記第１のエピタキシャル層を形成する第１の工程
後、上記基板を上記第１のＣＶＤ反応装置から、上記第
２の層の表面の酸化を防止するために雰囲気を制御した
ロード・ロックに移動させる工程と、上記基板を、当初
リンを含有しない内部に露出した表面を有する第２のＣ
ＶＤ反応装置に移動させる工程とを含む、上記（７）に
記載の方法。 （１６）上記第２の層を形成する第２の工程が、上記基
板を上記第１のＣＶＤ反応装置から、表面の酸化を防止
するために雰囲気を制御したロード・ロックに移動させ
る工程と、シリコンを含有するガスを、表面を加熱した
上記第１のＣＶＤ反応装置に流して上記加熱された表面
と第３のシリコン含有層でコーティングし、上記第２の
エピタキシャル層を形成する間に形成されるリン含有層
を含む上記加熱された表面を被覆する工程と、上記基板
を上記第１のＣＶＤ反応装置に移動させる工程と、上記
第２のエピタキシャル層の上記上面上に第４の層を形成
する工程とを含む、上記（７）に記載の方法。 （１７）上記シリコンを含有するガスを流す工程が、Ｈ
2／ＳｉＨ4／ＧｅＨ4の組合せを流す工程を含む、上記
（１６）に記載の方法。 （１８）０．５を超える高Ｇｅ含有率を有する第１の層
を選択的に非晶化させる工程と、上記非晶化させた第１
の層を固相再成長により結晶化させる工程とを含む、半
導体積層構造中に断続的ドーピングを形成する方法。 （１９）上記選択的に非晶化させる工程が、イオン注入
工程を含む、上記（１８）に記載の方法。 （２０）上記選択的に非晶化させる工程が、第１に上記
第１の層の周囲に、Ｇｅ含有量が０．５未満の第２及び
第３の層を形成する工程を含む、上記（１８）に記載の
方法。 （２１）上記選択的に非晶化させる工程が、第１に上記
第１の層の周囲に、Ｇｅ含有量が０．５を超える第２及
び第３の層を形成する工程を含む、上記（１８）に記載
の方法。 （２２）中間にチャネルを有するソース領域及びドレイ
ン領域と、上記チャネルの上に設けた上記チャネルの電
荷を制御するためのゲート電極とを有する単結晶基板
と、上記チャネルの下に位置し、上記ソース及びドレイ
ン領域を通って延びる、リン及びヒ素からなるグループ
から選択したドーパントでドーピングした、臨界厚み未
満のＧｅの第１層とを備える、電界効果トランジスタ。 （２３）上記Ｇｅ層の厚みが、０．５〜２ｎｍである、
上記（２２）に記載の電界効果トランジスタ。 （２４）上記チャネルが、上記第１層の上に形成した、
Ｓｉ及びＳｉＧｅからなるグループから選択した第２の
エピタキシャル層中にある、上記（２２）に記載の電界
効果トランジスタ。 （２５）単結晶基板と、上記基板上に形成し、リン及び
ヒ素からなるグループから選択したドーパントでドーピ
ングした、臨界厚み未満のＧｅの第１層と、上記第１層
上にエピタキシャル形成した、ドーピングしないＳｉＧ
ｅの第２層と、Ｓｉ及びＳｉＧｅからなるグループから
選択した、ドーピングしない引っ張り半導体材料の第３
層と、中間にチャネルを有するソース領域及びドレイン
領域と、上記チャネルの上に設けた上記チャネルの電荷
を制御するためのゲート電極とを備える、電界効果トラ
ンジスタ。 （２６）上記Ｇｅ層の厚みが、０．５〜２ｎｍである、
上記（２５）に記載の電界効果トランジスタ。 （２７）単結晶基板と、上記基板上に形成した開口を有
する酸化物層と、上記基板上の開口中に形成したゲート
誘電体及びゲート電極と、上記ゲート電極に対して位置
合わせした上記基板中に形成したソース及びドレイン領
域と、上記ゲート電極のどちらか一方の側で前記ソース
領域及びドレイン領域の一部分の上に形成した誘電体側
壁スペーサと、上記の露出した部分上に選択的に位置す
る、リン及びヒ素からなるグループから選択したドーパ
ントでドーピングした、臨界厚み未満のＧｅの第１層
と、隆起したソース及びドレイン領域を形成するよう
に、上記第１層上にエピタキシャル形成し、リン及びヒ
素からなるグループから選択したドーパントでドーピン
グした、Ｓｉ及びＳｉＧｅからなるグループから選択し
た半導体材料の第２層とを備える、電界効果トランジス
タ。 （２８）上記Ｇｅ層の厚みが、０．５〜２ｎｍである、
上記（２７）に記載の電界効果トランジスタ。
【図面の簡単な説明】
【図１】従来の技術による実際の濃度プロファイルを示
す、ＳｉＧｅ基板中のＰ濃度と深さとの関係を示すグラ
フである。
【図２】実際の濃度プロファイルから望ましいプロファ
イルを示す、ＳｉＧｅ基板中のＰ濃度と深さとの関係を
示すグラフである。
【図３】本発明の第１の実施例を示す断面図である。
【図４】本発明を説明するための、Ｐドーパント濃度と
深さ、及びＳｉ1-XＧｅX中のＧｅと深さとの関係を示す
グラフである。
【図５】Ｐ濃度と、ＳＣＣＭで表したＰＨ3／Ｈｅ混合
物の流速との関係を示すグラフである。
【図６】測定したコンダクタンスと層を除去したときの
深さ、及び層中の計画されたＰ濃度と深さとの関係を示
すグラフである。
【図７】積層構造を示す断面図である。
【図８】非晶化した積層構造を示す断面図である。
【図９】本発明の第２の実施例を示す断面図である。
【図１０】図１１の実施例を形成する中間段階を示す断
面図である。
【図１１】本発明の第３の実施例を示す断面図である。
【図１２】本発明の第４の実施例を示す断面図である。
【符号の説明】
１１ 曲線 １３ 曲線の部分 １４ 曲線の部分 １５ 曲線の部分 １６ 曲線の部分 ２０ 曲線 ３０ 構造 ３２ 基板 ３３ 基板上面 ３６ 第１層 ４０ 第２のエピタキシャル層 ４４ 第３のエピタキシャル層 ８０ 第１のエピタキシャル層 ８４ 第２のエピタキシャル層 ８５ ゲート誘電体 ８６ ゲート電極 １０５ ゲート誘電体 １０６ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャック・オン・チュー アメリカ合衆国11103 ニューヨーク州ア ストリア フォーティーセカンド・ストリ ート 32−46 (72)発明者 ハリード・エッゼッディーン・イスマーイ ール アメリカ合衆国10603 ニューヨーク州ホ ワイト・プレーンズ ウッドランズ・ヒ ル・ロード 105

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】上面を有する単結晶半導体基板と、 上記上面上の第１のエピタキシャル層と、 上記第１のエピタキシャル層上の第２のエピタキシャル
    層とを備え、 上記第１のエピタキシャル層の厚みが臨界厚み未満であ
    り、 上記第１のエピタキシャル層のドーパント濃度が５×１
    ０19原子／ｃｃを超え、上記ドーパントがリン及びヒ素
    からなるグループから選択されたものである、 断続的ドーピング・プロファイルを有する構造。
  2. 【請求項２】上記第２の層が、Ｓｉ及びＳｉＧｅからな
    るグループから選択された材料を含む、請求項１に記載
    の構造。
  3. 【請求項３】上記第１の層の厚みが、０．５〜２ｎｍで
    ある、請求項１に記載の構造。
  4. 【請求項４】上記第２の層が、上記第１の層からドーパ
    ント濃度が１×１０19原子／ｃｃを超える上記第２の層
    の４０Åの部分まで濃度変化を有する、請求項１に記載
    の構造。
  5. 【請求項５】ドーパント濃度が５×１０18原子／ｃｃ未
    満であるドーピング・プロファイルを有する半導体材料
    の第３のエピタキシャル層をさらに有する、請求項１に
    記載の構造。
  6. 【請求項６】上記第２のエピタキシャル層の厚みが少な
    くとも３００Åであり、Ｐのドーピングが当初の３００
    Åの厚みの後、所定の厚みにおいて５×１０16原子／ｃ
    ｃ未満である、請求項１に記載の構造。
  7. 【請求項７】主要な上面を有する単結晶半導体基板を選
    択する工程と、 第１に上記上面の上にＧｅの第１のエピタキシャル層を
    形成する工程と、 第２に上記第１のエピタキシャル層の上に第２のエピタ
    キシャル層を形成する工程とを含み、 上記第１のエピタキシャル層の厚みを臨界厚み未満と
    し、 上記第１のエピタキシャル層形成工程が、リン及びヒ素
    からなるグループから選択されたドーパントの濃度を５
    ×１０19原子／ｃｃを超える濃度とする工程を含む、 断続的ドーピング・プロファイルを形成する方法。
  8. 【請求項８】上記単結晶半導体基板を選択する工程が、
    それぞれ主要な上面を有する複数の基板を選択する工程
    を含み、上記第１及び第２のエピタキシャル層を形成す
    る工程が、上記複数の基板について行われる、請求項７
    に記載の方法。
  9. 【請求項９】上記第１のエピタキシャル層を形成する工
    程が、上記第１の基板を第１のＣＶＤ反応装置に置く工
    程と、ゲルマニウムを含有するガス及びドーパントを含
    有するガスを流す工程とを含む、請求項７に記載の方
    法。
  10. 【請求項１０】上記第１のエピタキシャル層を形成する
    工程が、上記第１のエピタキシャル層の成長速度を時間
    の関数として調節する工程をさらに含む、請求項７に記
    載の方法。
  11. 【請求項１１】上記成長速度を調節する工程が、Ｇｅを
    含有するガスの流速を変化させる工程をさらに含む、請
    求項１０に記載の方法。
  12. 【請求項１２】上記第１のエピタキシャル層を形成する
    工程が、上記第１のエピタキシャル層の臨界厚みに達す
    る前に上記工程を終了する工程をさらに含む、請求項７
    に記載の方法。
  13. 【請求項１３】上記第２のエピタキシャル層を形成する
    第２の工程が、上記基板を第１のＣＶＤ反応装置に置く
    工程と、シリコンを含有するガス及びドーパントを含有
    するガスを流す工程とをさらに含み、上記ドーパントが
    リン及びヒ素からなるグループから選択される、請求項
    ７に記載の方法。
  14. 【請求項１４】上記第２のエピタキシャル層を形成する
    第２の工程が、上記ドーパントを含有するガスの流速を
    時間の関数として調節する工程をさらに含む、請求項１
    ３に記載の方法。
  15. 【請求項１５】上記第２のエピタキシャル層を形成する
    工程が、上記第１のエピタキシャル層を形成する第１の
    工程後、上記基板を上記第１のＣＶＤ反応装置から、上
    記第２の層の表面の酸化を防止するために雰囲気を制御
    したロード・ロックに移動させる工程と、 上記基板を、当初リンを含有しない内部に露出した表面
    を有する第２のＣＶＤ反応装置に移動させる工程とを含
    む、請求項７に記載の方法。
  16. 【請求項１６】上記第２の層を形成する第２の工程が、
    上記基板を上記第１のＣＶＤ反応装置から、表面の酸化
    を防止するために雰囲気を制御したロード・ロックに移
    動させる工程と、 シリコンを含有するガスを、表面を加熱した上記第１の
    ＣＶＤ反応装置に流して上記加熱された表面と第３のシ
    リコン含有層でコーティングし、上記第２のエピタキシ
    ャル層を形成する間に形成されるリン含有層を含む上記
    加熱された表面を被覆する工程と、 上記基板を上記第１のＣＶＤ反応装置に移動させる工程
    と、 上記第２のエピタキシャル層の上記上面上に第４の層を
    形成する工程とを含む、請求項７に記載の方法。
  17. 【請求項１７】上記シリコンを含有するガスを流す工程
    が、Ｈ2／ＳｉＨ4／ＧｅＨ4の組合せを流す工程を含
    む、請求項１６に記載の方法。
  18. 【請求項１８】０．５を超える高Ｇｅ含有率を有する第
    １の層を選択的に非晶化させる工程と、 上記非晶化させた第１の層を固相再成長により結晶化さ
    せる工程とを含む、 半導体積層構造中に断続的ドーピングを形成する方法。
  19. 【請求項１９】上記選択的に非晶化させる工程が、イオ
    ン注入工程を含む、請求項１８に記載の方法。
  20. 【請求項２０】上記選択的に非晶化させる工程が、第１
    に上記第１の層の周囲に、Ｇｅ含有量が０．５未満の第
    ２及び第３の層を形成する工程を含む、請求項１８に記
    載の方法。
  21. 【請求項２１】上記選択的に非晶化させる工程が、第１
    に上記第１の層の周囲に、Ｇｅ含有量が０．５を超える
    第２及び第３の層を形成する工程を含む、請求項１８に
    記載の方法。
  22. 【請求項２２】中間にチャネルを有するソース領域及び
    ドレイン領域と、上記チャネルの上に設けた上記チャネ
    ルの電荷を制御するためのゲート電極とを有する単結晶
    基板と、 上記チャネルの下に位置し、上記ソース及びドレイン領
    域を通って延びる、リン及びヒ素からなるグループから
    選択したドーパントでドーピングした、臨界厚み未満の
    Ｇｅの第１層とを備える、 電界効果トランジスタ。
  23. 【請求項２３】上記Ｇｅ層の厚みが、０．５〜２ｎｍで
    ある、請求項２２に記載の電界効果トランジスタ。
  24. 【請求項２４】上記チャネルが、上記第１層の上に形成
    した、Ｓｉ及びＳｉＧｅからなるグループから選択した
    第２のエピタキシャル層中にある、請求項２２に記載の
    電界効果トランジスタ。
  25. 【請求項２５】単結晶基板と、 上記基板上に形成し、リン及びヒ素からなるグループか
    ら選択したドーパントでドーピングした、臨界厚み未満
    のＧｅの第１層と、 上記第１層上にエピタキシャル形成した、ドーピングし
    ないＳｉＧｅの第２層と、 Ｓｉ及びＳｉＧｅからなるグループから選択した、ドー
    ピングしない引っ張り半導体材料の第３層と、 中間にチャネルを有するソース領域及びドレイン領域
    と、 上記チャネルの上に設けた上記チャネルの電荷を制御す
    るためのゲート電極とを備える、 電界効果トランジスタ。
  26. 【請求項２６】上記Ｇｅ層の厚みが、０．５〜２ｎｍで
    ある、請求項２５に記載の電界効果トランジスタ。
  27. 【請求項２７】単結晶基板と、 上記基板上に形成した開口を有する酸化物層と、 上記基板上の開口中に形成したゲート誘電体及びゲート
    電極と、 上記ゲート電極に対して位置合わせした上記基板中に形
    成したソース及びドレイン領域と、 上記ゲート電極のどちらか一方の側で前記ソース領域及
    びドレイン領域の一部分の上に形成した誘電体側壁スペ
    ーサと、 上記の露出した部分上に選択的に位置する、リン及びヒ
    素からなるグループから選択したドーパントでドーピン
    グした、臨界厚み未満のＧｅの第１層と、 隆起したソース及びドレイン領域を形成するように、上
    記第１層上にエピタキシャル形成し、リン及びヒ素から
    なるグループから選択したドーパントでドーピングし
    た、Ｓｉ及びＳｉＧｅからなるグループから選択した半
    導体材料の第２層とを備える、 電界効果トランジスタ。
  28. 【請求項２８】上記Ｇｅ層の厚みが、０．５〜２ｎｍで
    ある、請求項２７に記載の電界効果トランジスタ。
JP10168309A 1997-06-30 1998-06-16 ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング Expired - Lifetime JP3083802B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/885,611 US6723621B1 (en) 1997-06-30 1997-06-30 Abrupt delta-like doping in Si and SiGe films by UHV-CVD
US08/885611 1997-06-30

Publications (2)

Publication Number Publication Date
JPH1167666A true JPH1167666A (ja) 1999-03-09
JP3083802B2 JP3083802B2 (ja) 2000-09-04

Family

ID=25387309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10168309A Expired - Lifetime JP3083802B2 (ja) 1997-06-30 1998-06-16 ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング

Country Status (6)

Country Link
US (3) US6723621B1 (ja)
EP (1) EP0889502B1 (ja)
JP (1) JP3083802B2 (ja)
KR (1) KR100275397B1 (ja)
DE (1) DE69836654T2 (ja)
TW (1) TW376570B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523584A (ja) * 2004-12-06 2008-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145167B1 (en) * 2000-03-11 2006-12-05 International Business Machines Corporation High speed Ge channel heterostructures for field effect devices
KR100332106B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
KR100803770B1 (ko) * 2000-03-07 2008-02-15 에이에스엠 인터내셔널 엔.브이. 구배（ｇｒａｄｅｄ）박막
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
US6555839B2 (en) * 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
DE10034942B4 (de) 2000-07-12 2004-08-05 Infineon Technologies Ag Verfahren zur Erzeugung eines Halbleitersubstrats mit vergrabener Dotierung
US6495402B1 (en) * 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
JP2002237590A (ja) * 2001-02-09 2002-08-23 Univ Tohoku Ｍｏｓ型電界効果トランジスタ
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
EP1447839B1 (en) * 2001-08-06 2019-05-22 Sumco Corporation Semiconductor substrate, field-effect transistor and their manufacturing methods
JP2005504436A (ja) 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
AU2002341803A1 (en) 2001-09-24 2003-04-07 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
US20030153157A1 (en) * 2001-10-18 2003-08-14 Foad Majeed A. Low energy ion implantation into SiGe
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法
EP1563545B1 (en) * 2002-11-19 2010-10-27 William Marsh Rice University Field effect transistor with functionalised nanotube and corresponding manufacturing method.
JP4306266B2 (ja) * 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US6809016B1 (en) * 2003-03-06 2004-10-26 Advanced Micro Devices, Inc. Diffusion stop implants to suppress as punch-through in SiGe
US7598513B2 (en) * 2003-06-13 2009-10-06 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law SixSnyGe1-x-y and related alloy heterostructures based on Si, Ge and Sn
US7589003B2 (en) * 2003-06-13 2009-09-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law GeSn alloys and ordered phases with direct tunable bandgaps grown directly on silicon
US7238596B2 (en) * 2003-06-13 2007-07-03 Arizona Board of Regenta, a body corporate of the State of Arizona acting for and on behalf of Arizona State University Method for preparing Ge1-x-ySnxEy (E=P, As, Sb) semiconductors and related Si-Ge-Sn-E and Si-Ge-E analogs
US20050054164A1 (en) * 2003-09-09 2005-03-10 Advanced Micro Devices, Inc. Strained silicon MOSFETs having reduced diffusion of n-type dopants
US7202145B2 (en) * 2004-06-03 2007-04-10 Taiwan Semiconductor Manufacturing Company Strained Si formed by anneal
US7320931B2 (en) * 2004-07-30 2008-01-22 Freescale Semiconductor Inc. Interfacial layer for use with high k dielectric materials
KR101131418B1 (ko) * 2004-12-07 2012-04-03 주성엔지니어링(주) 반도체 소자 및 이의 제조 방법
KR100613355B1 (ko) * 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 모스 전계 효과 트랜지스터 및 그 제조 방법
DE102005041225B3 (de) 2005-08-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
US7892915B1 (en) * 2006-03-02 2011-02-22 National Semiconductor Corporation High performance SiGe:C HBT with phosphorous atomic layer doping
US7485538B1 (en) * 2006-03-27 2009-02-03 National Semiconductor Corporation High performance SiGe HBT with arsenic atomic layer doping
KR100793607B1 (ko) 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US7504301B2 (en) * 2006-09-28 2009-03-17 Advanced Micro Devices, Inc. Stressed field effect transistor and methods for its fabrication
US20080086069A1 (en) * 2006-10-10 2008-04-10 Robert Busuttil Wrist support brace
US20090062707A1 (en) * 2007-09-04 2009-03-05 Robert Busuttil Wrist support brace
EP2267782A3 (en) * 2009-06-24 2013-03-13 Imec Control of tunneling junction in a hetero tunnel field effect transistor
CN101673673B (zh) * 2009-09-22 2013-02-27 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8283653B2 (en) 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
CN101777498A (zh) * 2010-01-12 2010-07-14 上海宏力半导体制造有限公司 带浅表外延层的外延片形成方法及其外延片
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5269010B2 (ja) * 2010-08-17 2013-08-21 株式会社東芝 不揮発性半導体記憶装置
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
CN102468303B (zh) * 2010-11-10 2015-05-13 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8338279B2 (en) 2011-03-30 2012-12-25 International Business Machines Corporation Reduced pattern loading for doped epitaxial process and semiconductor structure
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US9692209B2 (en) 2011-06-10 2017-06-27 Massachusetts Institute Of Technology High-concentration active doping in semiconductors and semiconductor devices produced by such doping
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8994123B2 (en) 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US9006020B2 (en) * 2012-01-12 2015-04-14 First Solar, Inc. Method and system of providing dopant concentration control in different layers of a semiconductor device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US9373684B2 (en) 2012-03-20 2016-06-21 Semiwise Limited Method of manufacturing variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9263568B2 (en) 2012-07-28 2016-02-16 Semiwise Limited Fluctuation resistant low access resistance fully depleted SOI transistor with improved channel thickness control and reduced access resistance
US9190485B2 (en) 2012-07-28 2015-11-17 Gold Standard Simulations Ltd. Fluctuation resistant FDSOI transistor with implanted subchannel
US9269804B2 (en) 2012-07-28 2016-02-23 Semiwise Limited Gate recessed FDSOI transistor with sandwich of active and etch control layers
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9012276B2 (en) 2013-07-05 2015-04-21 Gold Standard Simulations Ltd. Variation resistant MOSFETs with superior epitaxial properties
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9716160B2 (en) * 2014-08-01 2017-07-25 International Business Machines Corporation Extended contact area using undercut silicide extensions
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US11049939B2 (en) 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
JP2017139312A (ja) * 2016-02-03 2017-08-10 株式会社Ｓｃｒｅｅｎホールディングス 接合形成方法
US10276663B2 (en) * 2016-07-18 2019-04-30 United Microelectronics Corp. Tunneling transistor and method of fabricating the same
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram
WO2025114608A1 (en) * 2023-12-01 2025-06-05 Umicore Ultra-high doped n-type germanium monocrystals and wafers derived therefrom

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607511A (en) * 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5298452A (en) * 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
JPS63168021A (ja) 1986-12-29 1988-07-12 Nec Corp 多結晶ＳｉＧｅ薄膜
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
JP2764966B2 (ja) * 1988-03-25 1998-06-11 日本電気株式会社 ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法
US5241197A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
JP2695466B2 (ja) 1989-04-28 1997-12-24 キヤノン株式会社 結晶成長方法
US5227644A (en) 1989-07-06 1993-07-13 Nec Corporation Heterojunction field effect transistor with improve carrier density and mobility
US5089428A (en) * 1989-12-27 1992-02-18 Texas Instruments Incorporated Method for forming a germanium layer and a heterojunction bipolar transistor
US5628834A (en) * 1990-03-23 1997-05-13 International Business Machines Corporation Surfactant-enhanced epitaxy
US5316958A (en) 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
US5181964A (en) * 1990-06-13 1993-01-26 International Business Machines Corporation Single ended ultra-high vacuum chemical vapor deposition (uhv/cvd) reactor
JPH0691249B2 (ja) 1991-01-10 1994-11-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 変調ドープ形ｍｉｓｆｅｔ及びその製造方法
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Low Defect Densiry/Arbitrary Lattice Constant Heteroepitaxial Layers
KR100274555B1 (ko) * 1991-06-26 2000-12-15 윌리엄 비. 켐플러 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법
JPH0661489A (ja) 1992-08-10 1994-03-04 Sharp Corp 薄膜トランジスタの製造方法
JP2551364B2 (ja) * 1993-11-26 1996-11-06 日本電気株式会社 半導体装置
US5466949A (en) * 1994-08-04 1995-11-14 Texas Instruments Incorporated Silicon oxide germanium resonant tunneling
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
JPH10288328A (ja) 1997-04-15 1998-10-27 Nippon Steel Corp 排ガス燃焼塔

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523584A (ja) * 2004-12-06 2008-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス

Also Published As

Publication number Publication date
KR100275397B1 (ko) 2000-12-15
US20040185640A1 (en) 2004-09-23
EP0889502A2 (en) 1999-01-07
US20060194422A1 (en) 2006-08-31
US6723621B1 (en) 2004-04-20
JP3083802B2 (ja) 2000-09-04
DE69836654T2 (de) 2007-09-27
KR19990006451A (ko) 1999-01-25
US7067855B2 (en) 2006-06-27
TW376570B (en) 1999-12-11
EP0889502A3 (en) 2000-06-28
DE69836654D1 (de) 2007-02-01
US7906413B2 (en) 2011-03-15
EP0889502B1 (en) 2006-12-20

Similar Documents

Publication Publication Date Title
JP3083802B2 (ja) ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング
US9312131B2 (en) Selective epitaxial formation of semiconductive films
US6713359B1 (en) Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC
US6455871B1 (en) SiGe MODFET with a metal-oxide film and method for fabricating the same
US7759199B2 (en) Stressor for engineered strain on channel
CN100429788C (zh) 用于提高mos性能的引入栅极的应变
US6153920A (en) Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby
US5731626A (en) Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US7960236B2 (en) Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US8035129B2 (en) Integrated circuitry
KR20190021154A (ko) 도핑된 게르마늄 주석 반도체 증착 방법 및 관련된 반도체 소자 구조
US7605031B1 (en) Semiconductor device having strain-inducing substrate and fabrication methods thereof
US20070066023A1 (en) Method to form a device on a soi substrate
KR20040001858A (ko) 융기된 소스/드레인 구조를 갖는 반도체소자의 제조 방법
JP2000091566A (ja) 半導体装置及びその製造方法
JPH06151462A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 13

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term