JPH1167775A - 半導体チップ接続バンプ形成方法 - Google Patents
半導体チップ接続バンプ形成方法Info
- Publication number
- JPH1167775A JPH1167775A JP9224079A JP22407997A JPH1167775A JP H1167775 A JPH1167775 A JP H1167775A JP 9224079 A JP9224079 A JP 9224079A JP 22407997 A JP22407997 A JP 22407997A JP H1167775 A JPH1167775 A JP H1167775A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- pad
- bump
- forming
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は半導体チップ接続バンプ形成方法に
関し、半導体チップ部品のパッドにプローブ痕があって
もバンプの形成が確実にできる半導体チップ接続バンプ
形成方法を実現することを目的とする。 【解決手段】 金細線の先端を放電エネルギーにより溶
融して金ボールを形成し、該金ボールにより半導体チッ
プのパット上にバンプを形成する半導体チップ接続バン
プ形成方法において、前記パッド上に性能テスト時のプ
ローブによる圧痕がある場合、金ボールの形成時に放電
エネルギーを調節して硬さの柔らかい金ボールを形成す
るように構成する。
関し、半導体チップ部品のパッドにプローブ痕があって
もバンプの形成が確実にできる半導体チップ接続バンプ
形成方法を実現することを目的とする。 【解決手段】 金細線の先端を放電エネルギーにより溶
融して金ボールを形成し、該金ボールにより半導体チッ
プのパット上にバンプを形成する半導体チップ接続バン
プ形成方法において、前記パッド上に性能テスト時のプ
ローブによる圧痕がある場合、金ボールの形成時に放電
エネルギーを調節して硬さの柔らかい金ボールを形成す
るように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップ接続バ
ンプ形成方法に関する。詳しくは、半導体チップ部品の
電極に残るテストプローブ痕によるバンプ形成時の不具
合を防止可能とした半導体チップ接続バンプ形成方法に
関する。
ンプ形成方法に関する。詳しくは、半導体チップ部品の
電極に残るテストプローブ痕によるバンプ形成時の不具
合を防止可能とした半導体チップ接続バンプ形成方法に
関する。
【０００２】
【従来の技術】半導体チップ部品（ベアチップ）を基板
上に直接実装するＣＯＢ（ＣＨＩＰＯＮ ＢＯＡＲＤ）
技術には目的や用途に応じて種々の方式が提案されてお
り、その一つの方式としてフリップチップ実装方式があ
る。この実装方法は、半導体チップ部品と基板との間を
ワイヤを使用することなく、半導体チップ部品を直接基
板に搭載するものであり、ワイヤレスボンディング実装
方式とも呼ばれている。
上に直接実装するＣＯＢ（ＣＨＩＰＯＮ ＢＯＡＲＤ）
技術には目的や用途に応じて種々の方式が提案されてお
り、その一つの方式としてフリップチップ実装方式があ
る。この実装方法は、半導体チップ部品と基板との間を
ワイヤを使用することなく、半導体チップ部品を直接基
板に搭載するものであり、ワイヤレスボンディング実装
方式とも呼ばれている。
【０００３】従来のフリップチップ実装方式の実装工程
を図７および図８を用いて説明すると、先ず、図７
（ａ）に示すように、ボンディングツールのキャピラリ
１の中を通した金線（金ワイヤ）２の先端と放電用電極
３との間に高電圧を印加して放電させ、その放電エネル
ギにより図７（ｂ）の如く金線２の先端を溶融させ、そ
の表面張力により金ボール（この金ボールをイニシャル
ボールという。）４を形成する。
を図７および図８を用いて説明すると、先ず、図７
（ａ）に示すように、ボンディングツールのキャピラリ
１の中を通した金線（金ワイヤ）２の先端と放電用電極
３との間に高電圧を印加して放電させ、その放電エネル
ギにより図７（ｂ）の如く金線２の先端を溶融させ、そ
の表面張力により金ボール（この金ボールをイニシャル
ボールという。）４を形成する。
【０００４】次に、図７（ｃ）に示すように、半導体チ
ップ部品５の表面に形成されている電極パッド６に前記
キャピラリ１により金ボール４を押圧し、同時に超音波
振動を与えて図７（ｄ）の如く金ボール４をパッド６に
圧着する。このとき、キャピラリ１の先端内面に形成さ
れた凹型により金ボール４を塑性変形させて図７（ｅ）
に示すような大径部と小径部よりなる２段形状のバンプ
７を形成する。
ップ部品５の表面に形成されている電極パッド６に前記
キャピラリ１により金ボール４を押圧し、同時に超音波
振動を与えて図７（ｄ）の如く金ボール４をパッド６に
圧着する。このとき、キャピラリ１の先端内面に形成さ
れた凹型により金ボール４を塑性変形させて図７（ｅ）
に示すような大径部と小径部よりなる２段形状のバンプ
７を形成する。
【０００５】次いで、図７（ｅ）の如く、金線２をクラ
ンパー８によりクランプして上方に引張りバンプ７の上
方で金線２を切断する。このようにして各パッド６にバ
ンプ７を形成したのち、各バンプ７の高さにバラツキが
あるため、図７（ｆ）に示すように、半導体チップ部品
５を裏返し、平面度の良いガラス板９に押圧して各バン
プ７の先端を塑性変形させて高さを揃える。
ンパー８によりクランプして上方に引張りバンプ７の上
方で金線２を切断する。このようにして各パッド６にバ
ンプ７を形成したのち、各バンプ７の高さにバラツキが
あるため、図７（ｆ）に示すように、半導体チップ部品
５を裏返し、平面度の良いガラス板９に押圧して各バン
プ７の先端を塑性変形させて高さを揃える。
【０００６】次いで、図８（ｇ）の如く、平板上に数ミ
クロンの厚さに塗布した導電性ペースト１０にバンプ７
を押し付けて図８（ｈ）の如く、導電性ペースト１０を
バンプ７に転写する。この導電性ペースト１０は基板上
に半導体チップ部品５を実装した時に、バンプ７と基板
のパッドとの電気的な導通をより確実に行うものであ
り、エポキシ樹脂中に銀のフィラーを多数分散したもの
が使用される。
クロンの厚さに塗布した導電性ペースト１０にバンプ７
を押し付けて図８（ｈ）の如く、導電性ペースト１０を
バンプ７に転写する。この導電性ペースト１０は基板上
に半導体チップ部品５を実装した時に、バンプ７と基板
のパッドとの電気的な導通をより確実に行うものであ
り、エポキシ樹脂中に銀のフィラーを多数分散したもの
が使用される。
【０００７】次いで、この導電性ペースト１０を後工程
（樹脂接着工程）で流れ出さないように半硬化させる。
次いで、図８（ｉ）の如く、半導体チップ部品５を搭載
する基板１１の所定位置に熱硬化性の樹脂接着材１２を
盛り、基板１１の表面に形成されている配線パターンに
接続されたパッド１３に半導体チップ部品のバンプ７を
位置合わせして載置し、次いで、図８（ｊ）の如く、半
導体チップ部品５の上から加圧加熱治具１４により加圧
・加熱して樹脂接着材１２を硬化させ完成する。
（樹脂接着工程）で流れ出さないように半硬化させる。
次いで、図８（ｉ）の如く、半導体チップ部品５を搭載
する基板１１の所定位置に熱硬化性の樹脂接着材１２を
盛り、基板１１の表面に形成されている配線パターンに
接続されたパッド１３に半導体チップ部品のバンプ７を
位置合わせして載置し、次いで、図８（ｊ）の如く、半
導体チップ部品５の上から加圧加熱治具１４により加圧
・加熱して樹脂接着材１２を硬化させ完成する。
【０００８】この場合、樹脂接着剤１２が半導体チップ
部品５により押し広げられた際、バンプ７に塗布されて
いる導電性ペースト１０と基板１１のパッド１３との間
に入り込まないように、樹脂接着剤１２はバンプ７に塗
布されている導電性ペースト１０が基板１１のパッド１
３に接するまではバンプ７に到達せず、その到達後に半
導体チップ部品５の端部に到達して該半導体チップ部品
５を密封するようになっている。
部品５により押し広げられた際、バンプ７に塗布されて
いる導電性ペースト１０と基板１１のパッド１３との間
に入り込まないように、樹脂接着剤１２はバンプ７に塗
布されている導電性ペースト１０が基板１１のパッド１
３に接するまではバンプ７に到達せず、その到達後に半
導体チップ部品５の端部に到達して該半導体チップ部品
５を密封するようになっている。
【０００９】
【発明が解決しようとする課題】本発明は、上記従来の
半導体チップ部品の基板上への実装方法において、半導
体チップ接続バンプの形成時に、図９（ａ）に示すよう
に、半導体チップ部品の電極であるアルミパッド１３の
表面に圧痕１５が生じていると、バンプ７を形成する
際、図９（ｂ）に示すように、圧痕１５の底部にイニシ
アルボール表面が到達せず、空隙１６を生じ金とアルミ
ニュウムの間の拡散が進行せず、合金層が形成されな
い。そのため、バンプ未着が発生するという問題があ
る。このような圧痕１５が生じる原因の１つとしては、
半導体チップ部品を単体で性能試験する際にパッド１３
にプローブが接触することによるプローブ痕が考えられ
る。
半導体チップ部品の基板上への実装方法において、半導
体チップ接続バンプの形成時に、図９（ａ）に示すよう
に、半導体チップ部品の電極であるアルミパッド１３の
表面に圧痕１５が生じていると、バンプ７を形成する
際、図９（ｂ）に示すように、圧痕１５の底部にイニシ
アルボール表面が到達せず、空隙１６を生じ金とアルミ
ニュウムの間の拡散が進行せず、合金層が形成されな
い。そのため、バンプ未着が発生するという問題があ
る。このような圧痕１５が生じる原因の１つとしては、
半導体チップ部品を単体で性能試験する際にパッド１３
にプローブが接触することによるプローブ痕が考えられ
る。
【００１０】本発明は、上記従来の問題点に鑑み、半導
体チップ部品のパッドにプローブ痕等の圧痕があっても
バンプの形成が確実にできる半導体チップ接続バンプ形
成方法を実現することを目的とする。
体チップ部品のパッドにプローブ痕等の圧痕があっても
バンプの形成が確実にできる半導体チップ接続バンプ形
成方法を実現することを目的とする。
【００１１】
【課題を解決するための手段】本発明の請求項１の発明
は、金細線を放電エネルギーにより溶融して金ボールを
形成し、該金ボールを半導体チップのパッド上にボンデ
ィングしてバンプを形成する半導体チップ接続バンプ形
成方法において、前記パッド上に圧痕がある場合、前記
放電エネルギーを調節して硬さの柔らかい金ボールを形
成することを特徴とする。この構成を採ることにより金
ボールが柔らかいためプローブ痕の底部に到達し、完全
なボンディングができる。
は、金細線を放電エネルギーにより溶融して金ボールを
形成し、該金ボールを半導体チップのパッド上にボンデ
ィングしてバンプを形成する半導体チップ接続バンプ形
成方法において、前記パッド上に圧痕がある場合、前記
放電エネルギーを調節して硬さの柔らかい金ボールを形
成することを特徴とする。この構成を採ることにより金
ボールが柔らかいためプローブ痕の底部に到達し、完全
なボンディングができる。
【００１２】また、請求項２の発明は、金細線を放電エ
ネルギーにより溶融して金ボールを形成し、該金ボール
を半導体チップのパッド上にボンディングしてバンプを
形成する半導体チップ接続バンプ形成方法において、前
記パッド上に圧痕がある場合、バンプ形成位置を圧痕の
ない部分に選定することを特徴とする。この構成を採る
ことにより金ボールをプローブ痕のない部分にボンディ
ングするため、確実なボンディングができる。
ネルギーにより溶融して金ボールを形成し、該金ボール
を半導体チップのパッド上にボンディングしてバンプを
形成する半導体チップ接続バンプ形成方法において、前
記パッド上に圧痕がある場合、バンプ形成位置を圧痕の
ない部分に選定することを特徴とする。この構成を採る
ことにより金ボールをプローブ痕のない部分にボンディ
ングするため、確実なボンディングができる。
【００１３】また、請求項３の発明は、金細線を放電エ
ネルギーにより溶融して金ボールを形成し、該金ボール
を半導体チップのパッド上にボンディングしてバンプを
形成する半導体チップ接続バンプ形成方法において、前
記パッド上に圧痕がある場合、前記金ボールの下面を粗
面化することを特徴とする。この構成を採ることによ
り、金ボールとパッド２１との接合面積が増え、パッド
２１にプローブ痕があっても確実なボンディングができ
る。
ネルギーにより溶融して金ボールを形成し、該金ボール
を半導体チップのパッド上にボンディングしてバンプを
形成する半導体チップ接続バンプ形成方法において、前
記パッド上に圧痕がある場合、前記金ボールの下面を粗
面化することを特徴とする。この構成を採ることによ
り、金ボールとパッド２１との接合面積が増え、パッド
２１にプローブ痕があっても確実なボンディングができ
る。
【００１４】また、請求項４の発明は、金細線を放電エ
ネルギーにより溶融して金ボールを形成し、該金ボール
を半導体チップのパッド上にボンディングしてバンプを
形成する半導体チップ接続バンプ形成方法において、前
記パッド上に圧痕がある場合、パッド表面を粗面化する
ことを特徴とする。この構成を採ることにより金ボール
とパッドの接合面積が増えるためパッド２１にプローブ
痕があっても確実なボンディングができる。
ネルギーにより溶融して金ボールを形成し、該金ボール
を半導体チップのパッド上にボンディングしてバンプを
形成する半導体チップ接続バンプ形成方法において、前
記パッド上に圧痕がある場合、パッド表面を粗面化する
ことを特徴とする。この構成を採ることにより金ボール
とパッドの接合面積が増えるためパッド２１にプローブ
痕があっても確実なボンディングができる。
【００１５】また、請求項５の発明は、金細線を放電エ
ネルギーにより溶融して金ボールを形成し、該金ボール
を半導体チップのパッド上にボンディングしてバンプを
形成する半導体チップ接続バンプ形成方法において、前
記パッド上に圧痕がある場合、パッド表面をフラッタリ
ングツールにより平滑化することを特徴とする。この構
成を採ることによりプローブによる圧痕がなくなりバン
プの確実なボンディングができる。
ネルギーにより溶融して金ボールを形成し、該金ボール
を半導体チップのパッド上にボンディングしてバンプを
形成する半導体チップ接続バンプ形成方法において、前
記パッド上に圧痕がある場合、パッド表面をフラッタリ
ングツールにより平滑化することを特徴とする。この構
成を採ることによりプローブによる圧痕がなくなりバン
プの確実なボンディングができる。
【００１６】
【発明の実施の形態】図１は本発明の半導体チップ接続
バンプ形成方法の第１の実施の形態を説明するための図
である。同図において、２０は半導体チップ、２１は該
半導体チップの上に形成されたアルミニュウムよりなる
パッド、２２は該パッドに接続した配線パターン、２３
はバンプ、２４は性能テスト時に試験機のプローブによ
りパッド上に残されたプローブ痕である。本実施の形態
はこのプローブ痕２４のあるパッド２１にイニシャルボ
ールをボンディングしてバンプ２３を形成する時、該イ
ニシャルボールを予め柔らかく形成してパッド２１にボ
ンディングしバンプ２３を形成するのである。
バンプ形成方法の第１の実施の形態を説明するための図
である。同図において、２０は半導体チップ、２１は該
半導体チップの上に形成されたアルミニュウムよりなる
パッド、２２は該パッドに接続した配線パターン、２３
はバンプ、２４は性能テスト時に試験機のプローブによ
りパッド上に残されたプローブ痕である。本実施の形態
はこのプローブ痕２４のあるパッド２１にイニシャルボ
ールをボンディングしてバンプ２３を形成する時、該イ
ニシャルボールを予め柔らかく形成してパッド２１にボ
ンディングしバンプ２３を形成するのである。
【００１７】なお、イニシャルボールを柔らかく形成す
るには、金線と放電電極との間に流す放電電流の大きさ
及び放電時間を調節することにより可能である。図２は
イニシャルボールの柔らかさに対する放電電流値、放電
時間依存性を示すもので、横軸に電流値と放電時間、縦
軸に柔らかさ（イニシャルボールを２０ｇで押圧したと
きの変化量）を示している。同図より、放電電流値を大
とし、放電時間を短くすることにより柔らかくなること
がわかる。本実施の形態においては、変化量が１μ以上
になる硬さが効果的である。
るには、金線と放電電極との間に流す放電電流の大きさ
及び放電時間を調節することにより可能である。図２は
イニシャルボールの柔らかさに対する放電電流値、放電
時間依存性を示すもので、横軸に電流値と放電時間、縦
軸に柔らかさ（イニシャルボールを２０ｇで押圧したと
きの変化量）を示している。同図より、放電電流値を大
とし、放電時間を短くすることにより柔らかくなること
がわかる。本実施の形態においては、変化量が１μ以上
になる硬さが効果的である。
【００１８】このように構成された本実施の形態は、イ
ニシャルボールを柔らかく形成したことにより、可塑性
が大きくなり、ボンディング時には図１の如くパッド２
１のプローブ痕２４の底部に到達することができ、合金
化することができ、確実なバンプを形成することができ
る。
ニシャルボールを柔らかく形成したことにより、可塑性
が大きくなり、ボンディング時には図１の如くパッド２
１のプローブ痕２４の底部に到達することができ、合金
化することができ、確実なバンプを形成することができ
る。
【００１９】図３は本発明の半導体チップ接続バンプ形
成方法の第２の実施の形態を説明するための図である。
同図において、２１は該半導体チップの上に形成された
アルミニュウムよりなるパッド、２３はバンプ、２４は
プローブ痕である。本実施の形態はこのプローブ痕２４
のあるパッド２１にイニシャルボールをボンディングし
てバンプ２３を形成する時、同図の如く、プローブ痕２
４を避けた位置にボンディングするのである。なおプロ
ーブ痕２４を避けるためには、例えばテレビカメラによ
る画像処理により行うことができる。
成方法の第２の実施の形態を説明するための図である。
同図において、２１は該半導体チップの上に形成された
アルミニュウムよりなるパッド、２３はバンプ、２４は
プローブ痕である。本実施の形態はこのプローブ痕２４
のあるパッド２１にイニシャルボールをボンディングし
てバンプ２３を形成する時、同図の如く、プローブ痕２
４を避けた位置にボンディングするのである。なおプロ
ーブ痕２４を避けるためには、例えばテレビカメラによ
る画像処理により行うことができる。
【００２０】このように構成された本実施の形態は、イ
ニシャルボールをプローブ痕のない部分にボンディング
するため、プローブ痕の影響を受けずにボンディングが
でき、確実なバンプ２３を形成することができる。
ニシャルボールをプローブ痕のない部分にボンディング
するため、プローブ痕の影響を受けずにボンディングが
でき、確実なバンプ２３を形成することができる。
【００２１】図４は本発明の半導体チップ接続バンプ形
成方法の第３の実施の形態を説明するための図である。
同図において、２０は半導体チップ、２１は該半導体チ
ップの上に形成されたパッド、２２は該パッドに接続し
た配線パターン、２３はバンプである。本実施の形態
は、プローブ痕のあるパッド２１にイニシャルボールを
ボンディングしてバンプ２３を形成する時、イニシャル
ボールをボンディングする前に、予めイニシャルボール
の下面をギザギザに粗面化しておき、この粗面化した面
をパッド２１に押圧してボンディングするのである。
成方法の第３の実施の形態を説明するための図である。
同図において、２０は半導体チップ、２１は該半導体チ
ップの上に形成されたパッド、２２は該パッドに接続し
た配線パターン、２３はバンプである。本実施の形態
は、プローブ痕のあるパッド２１にイニシャルボールを
ボンディングしてバンプ２３を形成する時、イニシャル
ボールをボンディングする前に、予めイニシャルボール
の下面をギザギザに粗面化しておき、この粗面化した面
をパッド２１に押圧してボンディングするのである。
【００２２】このように構成された本実施の形態は、イ
ニシャルボールとパッド２１との接合面積が増え、パッ
ド２１にプローブ痕があっても確実なボンディングがで
きる。なお、イニシャルボールの下面をギザギザにする
には、ボンディング前に、表面をギザギザにした治具に
押圧しギザギザを転写することにより行うことができ
る。
ニシャルボールとパッド２１との接合面積が増え、パッ
ド２１にプローブ痕があっても確実なボンディングがで
きる。なお、イニシャルボールの下面をギザギザにする
には、ボンディング前に、表面をギザギザにした治具に
押圧しギザギザを転写することにより行うことができ
る。
【００２３】図５は本発明の半導体チップ接続バンプ形
成方法の第４の実施の形態を説明するための図である。
同図において、２０は半導体チップ、２１は該半導体チ
ップの上に形成されたパッド、２２は該パッドに接続し
た配線パターン、２３はバンプである。本実施の形態
は、プローブ痕のあるパッド２１にイニシャルボールを
ボンディングしてバンプ２３を形成する時、ボンディン
グ前に予めパッド２１の表面をギザギザに粗面化してお
き、この粗面化した面にイニシャルボールをボンディン
グするのである。
成方法の第４の実施の形態を説明するための図である。
同図において、２０は半導体チップ、２１は該半導体チ
ップの上に形成されたパッド、２２は該パッドに接続し
た配線パターン、２３はバンプである。本実施の形態
は、プローブ痕のあるパッド２１にイニシャルボールを
ボンディングしてバンプ２３を形成する時、ボンディン
グ前に予めパッド２１の表面をギザギザに粗面化してお
き、この粗面化した面にイニシャルボールをボンディン
グするのである。
【００２４】このように構成された本実施の形態は、前
実施の形態と同様に、イニシャルボールとパッド２１と
の接合面積が増え、パッド２１にプローブ痕があっても
確実なボンディングができる。なお、パッド２１の表面
をギザギザ面にするには表面をギザギザにした治具を押
圧することにより可能である。
実施の形態と同様に、イニシャルボールとパッド２１と
の接合面積が増え、パッド２１にプローブ痕があっても
確実なボンディングができる。なお、パッド２１の表面
をギザギザ面にするには表面をギザギザにした治具を押
圧することにより可能である。
【００２５】図６は本発明の半導体チップ接続バンプ形
成方法の第５の実施の形態を説明するための図である。
同図において、２０は半導体チップ、２１は該半導体チ
ップの上に形成されたパッド、２２は該パッドに接続し
た配線パターン、２３はバンプ、２４はプローブ痕、２
５はフラッタリングツールである。本実施の形態は、
（ａ）図の如くプローブ痕のあるパッド２１にイニシャ
ルボールをボンディングしてバンプを形成する時、ボン
ディング前に予めパッド２１の表面を（ｂ）図の如く、
フラッタリングツール２５によりフラッタリングして凹
凸を平坦化した後、（ｃ）図の如くバンプ２３を形成す
るのである。
成方法の第５の実施の形態を説明するための図である。
同図において、２０は半導体チップ、２１は該半導体チ
ップの上に形成されたパッド、２２は該パッドに接続し
た配線パターン、２３はバンプ、２４はプローブ痕、２
５はフラッタリングツールである。本実施の形態は、
（ａ）図の如くプローブ痕のあるパッド２１にイニシャ
ルボールをボンディングしてバンプを形成する時、ボン
ディング前に予めパッド２１の表面を（ｂ）図の如く、
フラッタリングツール２５によりフラッタリングして凹
凸を平坦化した後、（ｃ）図の如くバンプ２３を形成す
るのである。
【００２６】このように構成された本実施の形態は、平
坦化したパッド２１にイニシャルボールをボンディング
できるため、確実なバンプ２３を形成することができ
る。
坦化したパッド２１にイニシャルボールをボンディング
できるため、確実なバンプ２３を形成することができ
る。
【００２７】
【発明の効果】本発明の半導体チップ接続バンプ形成方
法に依れば、イニシアルボールを柔らかく形成したこ
と、或いはプローブ痕を避けてイニシアルボールをボン
ディングすること、或いはイニシアルボールの下面また
はパッドの表面をギザギザに粗面化すること、或いは、
パッドの表面をフラッタリングツールで平坦化すること
によりイニシアルボールをパッドに確実にボンディング
することができ、確実なバンプを形成することができ
る。
法に依れば、イニシアルボールを柔らかく形成したこ
と、或いはプローブ痕を避けてイニシアルボールをボン
ディングすること、或いはイニシアルボールの下面また
はパッドの表面をギザギザに粗面化すること、或いは、
パッドの表面をフラッタリングツールで平坦化すること
によりイニシアルボールをパッドに確実にボンディング
することができ、確実なバンプを形成することができ
る。
【図１】本発明の半導体チップ接続バンプ形成方法の第
１の実施の形態を説明するための図である。
１の実施の形態を説明するための図である。
【図２】イニシャルボールの柔らかさに対する放電電流
値、放電時間依存性を示す図である。
値、放電時間依存性を示す図である。
【図３】本発明の半導体チップ接続バンプ形成方法の第
２の実施の形態を説明するための図である。
２の実施の形態を説明するための図である。
【図４】本発明の半導体チップ接続バンプ形成方法の第
３の実施の形態を説明するための図である。
３の実施の形態を説明するための図である。
【図５】本発明の半導体チップ接続バンプ形成方法の第
４の実施の形態を説明するための図である。
４の実施の形態を説明するための図である。
【図６】本発明の半導体チップ接続バンプ形成方法の第
５の実施の形態を説明するための図である。
５の実施の形態を説明するための図である。
【図７】従来のフリップチップ実装方式の実装工程を説
明するための図である。
明するための図である。
【図８】従来のフリップチップ実装方式の実装工程を説
明するための図である。
明するための図である。
【図９】発明が解決しようとする課題を説明するための
図である。
図である。
２０…半導体チップ部品 ２１…パッド ２２…配線パターン ２３…バンプ ２４…プローブ痕 ２５…フラッタリングツール
フロントページの続き (72)発明者 小八重 健二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 海沼 則夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 江本 哲 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (5)
- 【請求項１】 金細線を放電エネルギーにより溶融して
金ボールを形成し、該金ボールを半導体チップのパッド
上にボンディングしてバンプを形成する半導体チップ接
続バンプ形成方法において、 前記パッド上に圧痕がある場合、前記放電エネルギーを
調節して硬さの柔らかい金ボールを形成することを特徴
とする半導体チップ接続バンプ形成方法。 - 【請求項２】 金細線を放電エネルギーにより溶融して
金ボールを形成し、該金ボールを半導体チップのパッド
上にボンディングしてバンプを形成する半導体チップ接
続バンプ形成方法において、 前記パッド上に圧痕がある場合、バンプ形成位置を圧痕
のない部分に選定することを特徴とする半導体チップ接
続バンプ形成方法。 - 【請求項３】 金細線を放電エネルギーにより溶融して
金ボールを形成し、該金ボールを半導体チップのパッド
上にボンディングしてバンプを形成する半導体チップ接
続バンプ形成方法において、 前記パッド上に圧痕がある場合、前記金ボールの下面を
粗面化することを特徴とする半導体チップ接続バンプ形
成方法。 - 【請求項４】 金細線を放電エネルギーにより溶融して
金ボールを形成し、該金ボールを半導体チップのパッド
上にボンディングしてバンプを形成する半導体チップ接
続バンプ形成方法において、 前記パッド上に圧痕がある場合、パッド表面を粗面化す
ることを特徴とする半導体チップ接続バンプ形成方法。 - 【請求項５】 金細線を放電エネルギーにより溶融して
金ボールを形成し、該金ボールを半導体チップのパッド
上にボンディングしてバンプを形成する半導体チップ接
続バンプ形成方法において、 前記パッド上に圧痕がある場合、パッド表面をフラッタ
リングツールにより平滑化することを特徴とする半導体
チップ接続バンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22407997A JP3335562B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体チップ接続バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22407997A JP3335562B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体チップ接続バンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167775A true JPH1167775A (ja) | 1999-03-09 |
| JP3335562B2 JP3335562B2 (ja) | 2002-10-21 |
Family
ID=16808239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22407997A Expired - Fee Related JP3335562B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体チップ接続バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3335562B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001839A1 (ja) * | 2002-06-21 | 2003-12-31 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP2007134418A (ja) * | 2005-11-09 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体実装方法 |
| KR100724714B1 (ko) | 2006-03-31 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| US7465653B2 (en) * | 2001-02-15 | 2008-12-16 | Megica Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
-
1997
- 1997-08-20 JP JP22407997A patent/JP3335562B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7465653B2 (en) * | 2001-02-15 | 2008-12-16 | Megica Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| WO2004001839A1 (ja) * | 2002-06-21 | 2003-12-31 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7095045B2 (en) | 2002-06-21 | 2006-08-22 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| CN100382262C (zh) * | 2002-06-21 | 2008-04-16 | 富士通株式会社 | 半导体装置及其制造方法 |
| JP2007134418A (ja) * | 2005-11-09 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体実装方法 |
| KR100724714B1 (ko) | 2006-03-31 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3335562B2 (ja) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8298947B2 (en) | Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles | |
| US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
| US7300865B2 (en) | Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive | |
| KR100522223B1 (ko) | 반도체장치및그제조방법 | |
| US7554205B2 (en) | Flip-chip type semiconductor device | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08306738A (ja) | 半導体装置およびその製造方法 | |
| JP2003347352A (ja) | 不導体接着材によって基板にｉｃチップをボンディングする方法、および、この方法により形成されたアセンブリ | |
| JPH1032307A (ja) | 半導体装置及びその製造方法 | |
| JP3335562B2 (ja) | 半導体チップ接続バンプ形成方法 | |
| JP3129169B2 (ja) | 半導体装置及びその製造方法 | |
| US6881612B2 (en) | Method of bonding a semiconductor element to a substrate | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPH1167836A (ja) | 半導体チップ実装方法 | |
| JP3507819B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
| JPH08213428A (ja) | 半導体装置の実装方法 | |
| JPH10233417A (ja) | 半導体装置及びその製造方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JPH1167825A (ja) | 半導体チップ実装方法及び実装装置 | |
| JP3017136B2 (ja) | 半導体チップ接続バンプ形成方法及び形成用治具 | |
| KR100485590B1 (ko) | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |