JPH1167896A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH1167896A JPH1167896A JP9223527A JP22352797A JPH1167896A JP H1167896 A JPH1167896 A JP H1167896A JP 9223527 A JP9223527 A JP 9223527A JP 22352797 A JP22352797 A JP 22352797A JP H1167896 A JPH1167896 A JP H1167896A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- semiconductor
- bonding
- manufacturing
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェハを支持基板に貼り合わせる際
に、そのウェハの表面に存する凹凸に起因した接合不良
の発生を効果的に防止すること。 【解決手段】 （ｃ）に示す堆積工程では、凹部２、溝
部３及びシリコン酸化膜４が形成された第１の単結晶シ
リコンウェハ１上に、ＬＰＣＶＤ法により低圧・低温条
件で多結晶シリコン５が堆積される。（ｄ）に示す熱処
理工程では、１１５０℃の高温熱処理を、多結晶シリコ
ン５のマイグレーションが飽和する時間以上行う。
（ｅ）に示す研磨工程では、マイグレーションが飽和し
た状態の多結晶シリコン５′の表面を平坦化する。この
後には、多結晶シリコン５′の表面、並びに鏡面研磨さ
れた第２の単結晶シリコンウェハ６の表面に親水化処理
を施し、（ｆ）に示す貼り合わせ工程を行う。この貼り
合わせ工程では、多結晶シリコン５′の表面と第２のウ
ェハ６の表面とを密着させた状態で、不活性ガス雰囲気
中或いは酸化性ガス雰囲気中において１１００℃／１時
間の熱処理を施す。
に、そのウェハの表面に存する凹凸に起因した接合不良
の発生を効果的に防止すること。 【解決手段】 （ｃ）に示す堆積工程では、凹部２、溝
部３及びシリコン酸化膜４が形成された第１の単結晶シ
リコンウェハ１上に、ＬＰＣＶＤ法により低圧・低温条
件で多結晶シリコン５が堆積される。（ｄ）に示す熱処
理工程では、１１５０℃の高温熱処理を、多結晶シリコ
ン５のマイグレーションが飽和する時間以上行う。
（ｅ）に示す研磨工程では、マイグレーションが飽和し
た状態の多結晶シリコン５′の表面を平坦化する。この
後には、多結晶シリコン５′の表面、並びに鏡面研磨さ
れた第２の単結晶シリコンウェハ６の表面に親水化処理
を施し、（ｆ）に示す貼り合わせ工程を行う。この貼り
合わせ工程では、多結晶シリコン５′の表面と第２のウ
ェハ６の表面とを密着させた状態で、不活性ガス雰囲気
中或いは酸化性ガス雰囲気中において１１００℃／１時
間の熱処理を施す。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハの貼
り合わせ技術を利用した半導体基板の製造方法に関す
る。
り合わせ技術を利用した半導体基板の製造方法に関す
る。
【０００２】
【従来の技術】例えば、多層構造化されたシリコン基板
を製造する場合に用いられるシリコンウェハの貼り合わ
せ方法としては、鏡面研磨された２枚のシリコンウェハ
（ミラーウェハ）に表面処理を施した後に、それらを互
いに密着させた状態で、その接合強化のための高温熱処
理を施し、以て２枚のシリコンウェハを強固に貼り合わ
せる手段が知られている。しかしながら、この手段で
は、シリコンウェハの接合面にパターニングが施された
異種材料の薄膜が形成されている場合、或いは、シリコ
ンウェハの表面にエッチングによる溝パターンが施され
ている場合などには、接合境界での凹凸（表面段差）の
存在に起因して貼り合わせが不十分になるという問題点
がある。
を製造する場合に用いられるシリコンウェハの貼り合わ
せ方法としては、鏡面研磨された２枚のシリコンウェハ
（ミラーウェハ）に表面処理を施した後に、それらを互
いに密着させた状態で、その接合強化のための高温熱処
理を施し、以て２枚のシリコンウェハを強固に貼り合わ
せる手段が知られている。しかしながら、この手段で
は、シリコンウェハの接合面にパターニングが施された
異種材料の薄膜が形成されている場合、或いは、シリコ
ンウェハの表面にエッチングによる溝パターンが施され
ている場合などには、接合境界での凹凸（表面段差）の
存在に起因して貼り合わせが不十分になるという問題点
がある。
【０００３】上記問題点に対処するための方法として
は、シリコンウェハの貼り合わせ面に多結晶シリコンを
堆積した後に平坦化研磨することにより、平坦面（鏡
面）を有する多結晶シリコンによってウェハ表面の凹凸
を覆った状態とし、この状態で貼り合わせを行う手段が
知られている。このように多結晶シリコンを堆積するた
めの工程は、常圧ＣＶＤ法を利用して高温（１２００℃
前後）で行うことが一般的となっている。この場合に
は、多結晶シリコンを高速に、しかも厚く堆積できるた
め、研磨工程（この工程前に研削加工を行うこともあ
る）での削り代を大きく取れる利点があり、また、堆積
工程でのスループットを向上できるという利点もある。
は、シリコンウェハの貼り合わせ面に多結晶シリコンを
堆積した後に平坦化研磨することにより、平坦面（鏡
面）を有する多結晶シリコンによってウェハ表面の凹凸
を覆った状態とし、この状態で貼り合わせを行う手段が
知られている。このように多結晶シリコンを堆積するた
めの工程は、常圧ＣＶＤ法を利用して高温（１２００℃
前後）で行うことが一般的となっている。この場合に
は、多結晶シリコンを高速に、しかも厚く堆積できるた
め、研磨工程（この工程前に研削加工を行うこともあ
る）での削り代を大きく取れる利点があり、また、堆積
工程でのスループットを向上できるという利点もある。
【０００４】
【発明が解決しようとする課題】しかしながら、シリコ
ンウェハの凹凸が、幅狭で深い形状の溝パターン、つま
りアスペクト比が高い溝パターンであった場合に、上記
のような常圧ＣＶＤ法では当該溝パターンを完全に埋め
ることが困難になるという事情がある。このようなアス
ペクト比が高い溝（ディープトレンチ）を多結晶シリコ
ンで完全に埋設できる堆積方法の例としては減圧ＣＶＤ
法がある。この減圧ＣＶＤ法を採用した場合の成膜条件
としては、低圧・低温（６５０℃以下）の成長速度を抑
制した条件が埋設性に優れる。つまり常圧・高温の高速
条件で成膜した場合には、成膜の初期段階で溝の上部が
多結晶シリコンにより塞がれて溝内部に空洞が発生しや
すくなるという事情があるが、上記のように成長速度を
抑制した条件によれば、このような空洞の発生を見るこ
とはない。
ンウェハの凹凸が、幅狭で深い形状の溝パターン、つま
りアスペクト比が高い溝パターンであった場合に、上記
のような常圧ＣＶＤ法では当該溝パターンを完全に埋め
ることが困難になるという事情がある。このようなアス
ペクト比が高い溝（ディープトレンチ）を多結晶シリコ
ンで完全に埋設できる堆積方法の例としては減圧ＣＶＤ
法がある。この減圧ＣＶＤ法を採用した場合の成膜条件
としては、低圧・低温（６５０℃以下）の成長速度を抑
制した条件が埋設性に優れる。つまり常圧・高温の高速
条件で成膜した場合には、成膜の初期段階で溝の上部が
多結晶シリコンにより塞がれて溝内部に空洞が発生しや
すくなるという事情があるが、上記のように成長速度を
抑制した条件によれば、このような空洞の発生を見るこ
とはない。
【０００５】上記のような多結晶シリコンの成膜及び研
磨工程を経たシリコンウェハを、支持用のシリコンウェ
ハと貼り合わせる場合には、それらの貼り合わせ面に対
して親水化処理を施す。この親水化処理では、例えば、
各シリコンウェハを、所定温度に保温された硫酸と過酸
化水素水との混合溶液に浸漬することで、シリコン（多
結晶シリコン）の表面に数ｎｍ程度の膜厚の酸化膜を形
成して親水性とし、その後超純水に浸漬することで酸化
膜上に吸着した水酸基及び水分子を水素結合させ、以て
２枚のウェハを密着させる。次いで、熱処理を施すこと
により、それらのウェハを強固な結合（共有結合）とす
る。
磨工程を経たシリコンウェハを、支持用のシリコンウェ
ハと貼り合わせる場合には、それらの貼り合わせ面に対
して親水化処理を施す。この親水化処理では、例えば、
各シリコンウェハを、所定温度に保温された硫酸と過酸
化水素水との混合溶液に浸漬することで、シリコン（多
結晶シリコン）の表面に数ｎｍ程度の膜厚の酸化膜を形
成して親水性とし、その後超純水に浸漬することで酸化
膜上に吸着した水酸基及び水分子を水素結合させ、以て
２枚のウェハを密着させる。次いで、熱処理を施すこと
により、それらのウェハを強固な結合（共有結合）とす
る。
【０００６】このような貼り合わせ時の熱処理を高温
（１０００℃以上）で行えば、未接合領域（ボイド）の
ない良好な接合状態となることが多いが、低温（８００
℃以下）で行った場合には、密着した状態のウェハが剥
離したり、接合状態が維持されるものの大きなボイドが
多数発生するなどの接合不良を生じることが多くなる。
この原因は、低温熱処理では、ウェハの貼り合わせ面で
発生したガス（水蒸気など）が拡散できないためと推定
される。
（１０００℃以上）で行えば、未接合領域（ボイド）の
ない良好な接合状態となることが多いが、低温（８００
℃以下）で行った場合には、密着した状態のウェハが剥
離したり、接合状態が維持されるものの大きなボイドが
多数発生するなどの接合不良を生じることが多くなる。
この原因は、低温熱処理では、ウェハの貼り合わせ面で
発生したガス（水蒸気など）が拡散できないためと推定
される。
【０００７】従って、良好な貼り合わせ状態を得るため
には、貼り合わせ時の熱処理温度を高くすれば良いと考
えられるが、このように高温熱処理によるウェハの貼り
合わせを行った場合でも、接合不良が発生することが往
々にしてある。そこで、本件発明者は、このような接合
不良の原因を究明するために以下のような実験・考察を
行った。
には、貼り合わせ時の熱処理温度を高くすれば良いと考
えられるが、このように高温熱処理によるウェハの貼り
合わせを行った場合でも、接合不良が発生することが往
々にしてある。そこで、本件発明者は、このような接合
不良の原因を究明するために以下のような実験・考察を
行った。
【０００８】即ち、本件発明者は、まず、ＳＯＩ（Sili
con On Insulator）構造を備えたシリコン基板を貼り合
わせ法により製造するのに必要な工程を、図４に摸式的
に示す順序で実行した。具体的には、図４（ａ）に示す
ように、溝２１（幅１μｍ、深さ２μｍ：アスペクト比
＝２、但し、図面上では寸法関係を厳密に表現していな
い）を形成したシリコンウェハ２２（表面にはシリコン
酸化膜２３を形成）に対して、多結晶シリコン２４を減
圧ＣＶＤ法により低温条件（６５０℃）で成膜し、さら
に、図４（ｂ）に示すように、多結晶シリコン２４の表
面を平坦化研磨して鏡面化した。
con On Insulator）構造を備えたシリコン基板を貼り合
わせ法により製造するのに必要な工程を、図４に摸式的
に示す順序で実行した。具体的には、図４（ａ）に示す
ように、溝２１（幅１μｍ、深さ２μｍ：アスペクト比
＝２、但し、図面上では寸法関係を厳密に表現していな
い）を形成したシリコンウェハ２２（表面にはシリコン
酸化膜２３を形成）に対して、多結晶シリコン２４を減
圧ＣＶＤ法により低温条件（６５０℃）で成膜し、さら
に、図４（ｂ）に示すように、多結晶シリコン２４の表
面を平坦化研磨して鏡面化した。
【０００９】そして、図４（ｃ）に示すように、上記シ
リコンウェハ２２の表面並びに別途に鏡面研磨を施した
支持用シリコンウェハ２５の表面に対しそれぞれ親水化
処理を施した後に、それらシリコンウェハ２２及び２５
を親水化処理面で互いに密着させ、この密着状態で１１
５０℃／１時間の熱処理を行って両者を貼り合わせた。
さらに、この後に、最終的に図４（ｄ）に示すような状
態（シリコンウェハ２２の膜厚が比較的小さい状態）に
なることを目標として、溝２１の底部が表面に露出する
寸前までシリコンウェハ２２の研削を行った。
リコンウェハ２２の表面並びに別途に鏡面研磨を施した
支持用シリコンウェハ２５の表面に対しそれぞれ親水化
処理を施した後に、それらシリコンウェハ２２及び２５
を親水化処理面で互いに密着させ、この密着状態で１１
５０℃／１時間の熱処理を行って両者を貼り合わせた。
さらに、この後に、最終的に図４（ｄ）に示すような状
態（シリコンウェハ２２の膜厚が比較的小さい状態）に
なることを目標として、溝２１の底部が表面に露出する
寸前までシリコンウェハ２２の研削を行った。
【００１０】その結果、図４（ｅ）に示すように、シリ
コンウェハ２２にあっては、溝２１に対応した領域のみ
が接合され、それ以外の領域（以後、これを表面領域と
呼ぶ）が剥離する現象を生じた。本件発明者は、このよ
うな現象について種々の実験及び考察を繰り返した結
果、その発生原因が貼り合わせ工程での高温熱処理にあ
ることを突き止めた。
コンウェハ２２にあっては、溝２１に対応した領域のみ
が接合され、それ以外の領域（以後、これを表面領域と
呼ぶ）が剥離する現象を生じた。本件発明者は、このよ
うな現象について種々の実験及び考察を繰り返した結
果、その発生原因が貼り合わせ工程での高温熱処理にあ
ることを突き止めた。
【００１１】その実験は、図５に摸式的に示したよう
に、溝２１（幅１μｍ、深さ２μｍ）が例えば７μｍ間
隔で形成されたシリコンウェハ２２上に、シリコン酸化
膜２３及び多結晶シリコン２４を成膜した後に、その多
結晶シリコン２４の平坦化研磨処理を施したサンプルＡ
を用意し、このサンプルＡに対して、前記貼り合わせ工
程での高温熱処理と同じ条件（１１５０℃／１時間）で
熱処理を施して、熱処理前後での表面段差の変化を調べ
た。
に、溝２１（幅１μｍ、深さ２μｍ）が例えば７μｍ間
隔で形成されたシリコンウェハ２２上に、シリコン酸化
膜２３及び多結晶シリコン２４を成膜した後に、その多
結晶シリコン２４の平坦化研磨処理を施したサンプルＡ
を用意し、このサンプルＡに対して、前記貼り合わせ工
程での高温熱処理と同じ条件（１１５０℃／１時間）で
熱処理を施して、熱処理前後での表面段差の変化を調べ
た。
【００１２】この結果、サンプルＡの熱処理前には、そ
の表面段差の測定結果を示す図６のように、多結晶シリ
コン２４の表面に微小な凹凸がランダムに存在している
に過ぎなかったものが、熱処理後には、サンプルＡの断
面を示す図７並びにその表面段差の測定結果を示す図８
のように、多結晶シリコン２４の表面に、溝部２１の配
置間隔（７μｍ間隔）に等しい周期で比較的大きな凹凸
形状（高低差±５ｎｍ程度）が発生していることが分か
った。
の表面段差の測定結果を示す図６のように、多結晶シリ
コン２４の表面に微小な凹凸がランダムに存在している
に過ぎなかったものが、熱処理後には、サンプルＡの断
面を示す図７並びにその表面段差の測定結果を示す図８
のように、多結晶シリコン２４の表面に、溝部２１の配
置間隔（７μｍ間隔）に等しい周期で比較的大きな凹凸
形状（高低差±５ｎｍ程度）が発生していることが分か
った。
【００１３】このことから、研磨処理により平坦化され
た多結晶シリコン２４は、高温の熱処理が行われるのに
伴い、再び表面段差が発生することになり、このため、
再発生した表面段差の凸部分（溝２１に対応した領域）
でのみ支持用シリコンウェハ２５（図４参照）との接合
が行われ、凹部分（シリコンウェハ２２の表面領域）で
は、支持用シリコンウェハ２５との接合が不十分になっ
て、図４（ｅ）に示すような剥離現象を来たすと考えら
れる。
た多結晶シリコン２４は、高温の熱処理が行われるのに
伴い、再び表面段差が発生することになり、このため、
再発生した表面段差の凸部分（溝２１に対応した領域）
でのみ支持用シリコンウェハ２５（図４参照）との接合
が行われ、凹部分（シリコンウェハ２２の表面領域）で
は、支持用シリコンウェハ２５との接合が不十分になっ
て、図４（ｅ）に示すような剥離現象を来たすと考えら
れる。
【００１４】このような表面段差の再発生は、高温熱処
理に伴う多結晶シリコン２４の大粒径化現象（結晶の再
配列）に伴うものである。ここで、低温条件で成膜され
た多結晶シリコン２４は、その＜１１０＞軸が下地面に
対してほぼ垂直に成長する柱状結晶と呼ばれる結晶成長
をしている。溝２１内部の多結晶シリコン２４は、当該
溝部２１の側壁を下地としている部分が存在するため、
その部分の多結晶シリコン２４の結晶軸（＜１１０＞
軸）の方向は、シリコンウェハ２２の表面領域に成膜さ
れた多結晶シリコン２４の結晶軸（＜１１０＞軸）と異
なる角度になる。つまり、溝２１の側壁がシリコンウェ
ハ２２の表面に対して直角に形成されていた場合には、
溝２１内部の多結晶シリコン２４と外部（表面領域）の
多結晶シリコン２４とでは、＜１１０＞軸の方向が９０
°異なることになる。
理に伴う多結晶シリコン２４の大粒径化現象（結晶の再
配列）に伴うものである。ここで、低温条件で成膜され
た多結晶シリコン２４は、その＜１１０＞軸が下地面に
対してほぼ垂直に成長する柱状結晶と呼ばれる結晶成長
をしている。溝２１内部の多結晶シリコン２４は、当該
溝部２１の側壁を下地としている部分が存在するため、
その部分の多結晶シリコン２４の結晶軸（＜１１０＞
軸）の方向は、シリコンウェハ２２の表面領域に成膜さ
れた多結晶シリコン２４の結晶軸（＜１１０＞軸）と異
なる角度になる。つまり、溝２１の側壁がシリコンウェ
ハ２２の表面に対して直角に形成されていた場合には、
溝２１内部の多結晶シリコン２４と外部（表面領域）の
多結晶シリコン２４とでは、＜１１０＞軸の方向が９０
°異なることになる。
【００１５】そして、高温熱処理が行われると、多結晶
シリコン２４がマイグレーションして柱状結晶が粒状結
晶へ移行する（大粒径化する）ようになるが、多結晶シ
リコン２４にあっては、溝２１内部と表面領域とで＜１
１０＞軸の方向が９０°異なること、溝部２１内部では
大粒径化現象が閉じた領域で行われることなどから、溝
部２１内部と表面領域とでは多結晶シリコン２４が大粒
径化する結晶成長過程も異なることになり、この結果と
して、溝部２１に対応した領域で多結晶シリコン２４が
盛り上がる現象が生じ、これが図７及び図８に示したよ
うな比較的大きな凹凸形状の発生原因になると考えられ
る。
シリコン２４がマイグレーションして柱状結晶が粒状結
晶へ移行する（大粒径化する）ようになるが、多結晶シ
リコン２４にあっては、溝２１内部と表面領域とで＜１
１０＞軸の方向が９０°異なること、溝部２１内部では
大粒径化現象が閉じた領域で行われることなどから、溝
部２１内部と表面領域とでは多結晶シリコン２４が大粒
径化する結晶成長過程も異なることになり、この結果と
して、溝部２１に対応した領域で多結晶シリコン２４が
盛り上がる現象が生じ、これが図７及び図８に示したよ
うな比較的大きな凹凸形状の発生原因になると考えられ
る。
【００１６】このようなメカニズムで発生する多結晶シ
リコン２４表面の凹凸が、多結晶シリコン２４の成膜及
び研磨工程を経たシリコンシリコンウェハ２２と支持用
のシリコンウェハ２５とを高温熱処理により貼り合わせ
る際の接合不良の原因になると推定される。
リコン２４表面の凹凸が、多結晶シリコン２４の成膜及
び研磨工程を経たシリコンシリコンウェハ２２と支持用
のシリコンウェハ２５とを高温熱処理により貼り合わせ
る際の接合不良の原因になると推定される。
【００１７】本発明は上記のような事情に鑑みてなされ
たものであり、その目的は、半導体ウェハを支持基板に
貼り合わせる際に、そのウェハの表面に存する凹凸に起
因した接合不良の発生を効果的に防止できるようになる
半導体基板の製造方法を提供することにある。
たものであり、その目的は、半導体ウェハを支持基板に
貼り合わせる際に、そのウェハの表面に存する凹凸に起
因した接合不良の発生を効果的に防止できるようになる
半導体基板の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載したような半導体基板の製造方法を採
用できる。この製造方法によれば、支持基板（６）に対
し貼り合わされる半導体ウェハ（１）の貼り合わせ面に
は、堆積工程において、その貼り合わせ面全体を覆った
状態の多結晶半導体（５）が堆積される。
に請求項１に記載したような半導体基板の製造方法を採
用できる。この製造方法によれば、支持基板（６）に対
し貼り合わされる半導体ウェハ（１）の貼り合わせ面に
は、堆積工程において、その貼り合わせ面全体を覆った
状態の多結晶半導体（５）が堆積される。
【００１９】このように多結晶半導体（５）が堆積され
た半導体ウェハ（１）に対しては、その後に行われる熱
処理工程において、貼り合わせ工程時の熱処理温度と同
等若しくはそれ以上の温度で所定時間の熱処理が施され
る。このような熱処理に伴い、多結晶半導体（５）の大
粒径化に伴うマイグレーションが進行するようになる。
この後には、研磨工程において、多結晶半導体（５′）
の表面が平坦化されるものであり、この平坦化後に、半
導体ウェハ（１）を支持基板（６）に密着させた状態で
熱処理を施すことにより両者を接合するという貼り合わ
せ工程が行われ、以て半導体基板が完成される。
た半導体ウェハ（１）に対しては、その後に行われる熱
処理工程において、貼り合わせ工程時の熱処理温度と同
等若しくはそれ以上の温度で所定時間の熱処理が施され
る。このような熱処理に伴い、多結晶半導体（５）の大
粒径化に伴うマイグレーションが進行するようになる。
この後には、研磨工程において、多結晶半導体（５′）
の表面が平坦化されるものであり、この平坦化後に、半
導体ウェハ（１）を支持基板（６）に密着させた状態で
熱処理を施すことにより両者を接合するという貼り合わ
せ工程が行われ、以て半導体基板が完成される。
【００２０】この場合、貼り合わせ面となる多結晶半導
体（５′）に対しては、貼り合わせ工程での熱処理温度
と同等若しくはそれ以上の温度で所定時間の熱処理が施
されているから、当該貼り合わせ工程において、多結晶
半導体（５′）のマイグレーションが抑制されることに
なる。従って、半導体ウェハ（１）の貼り合わせ面側に
凹凸が存在する場合であっても、これに堆積された多結
晶半導体（５′）の表面に、貼り合わせ工程での熱処理
に伴い凹凸が発生する事態が極力抑制されるようにな
る。
体（５′）に対しては、貼り合わせ工程での熱処理温度
と同等若しくはそれ以上の温度で所定時間の熱処理が施
されているから、当該貼り合わせ工程において、多結晶
半導体（５′）のマイグレーションが抑制されることに
なる。従って、半導体ウェハ（１）の貼り合わせ面側に
凹凸が存在する場合であっても、これに堆積された多結
晶半導体（５′）の表面に、貼り合わせ工程での熱処理
に伴い凹凸が発生する事態が極力抑制されるようにな
る。
【００２１】このため、支持基板（６）との貼り合わせ
面に未接合部分が発生することが抑制されるようにな
り、結果的に、半導体ウェハ（１）を支持基板（６）に
貼り合わせる際に、そのウェハに形成されたパターン構
造による凹凸に起因した接合不良の発生を効果的に防止
できることになる。
面に未接合部分が発生することが抑制されるようにな
り、結果的に、半導体ウェハ（１）を支持基板（６）に
貼り合わせる際に、そのウェハに形成されたパターン構
造による凹凸に起因した接合不良の発生を効果的に防止
できることになる。
【００２２】請求項３記載の製造方法によれば、前記熱
処理工程での熱処理時間が、前記多結晶半導体（５）の
大粒径化に伴うマイグレーションが飽和する時間以上に
設定されているから、貼り合わせ工程での熱処理によっ
て多結晶半導体（５′）のマイグレーションを生ずるこ
とがなくなる。従って、半導体ウェハ（１）の貼り合わ
せ面側に凹凸が存在する場合であっても、これに堆積さ
れた多結晶半導体（５′）の表面に、貼り合わせ工程で
の熱処理に伴い凹凸が発生する事態を確実に阻止できる
ようになる。このため、支持基板（６）との貼り合わせ
面に未接合部分が発生することがなくなり、結果的に、
半導体ウェハ（１）を支持基板（６）に貼り合わせる際
に、そのウェハに形成されたパターン構造による凹凸に
起因した接合不良の発生を確実に防止できることにな
る。
処理工程での熱処理時間が、前記多結晶半導体（５）の
大粒径化に伴うマイグレーションが飽和する時間以上に
設定されているから、貼り合わせ工程での熱処理によっ
て多結晶半導体（５′）のマイグレーションを生ずるこ
とがなくなる。従って、半導体ウェハ（１）の貼り合わ
せ面側に凹凸が存在する場合であっても、これに堆積さ
れた多結晶半導体（５′）の表面に、貼り合わせ工程で
の熱処理に伴い凹凸が発生する事態を確実に阻止できる
ようになる。このため、支持基板（６）との貼り合わせ
面に未接合部分が発生することがなくなり、結果的に、
半導体ウェハ（１）を支持基板（６）に貼り合わせる際
に、そのウェハに形成されたパターン構造による凹凸に
起因した接合不良の発生を確実に防止できることにな
る。
【００２３】請求項４記載の製造方法によれば、貼り合
わせ工程での熱処理温度が１０００℃以上という高温に
設定されているから、半導体ウェハ（１）の貼り合わせ
面で発生するガス（水蒸気など）を十分に拡散できるよ
うになる。このため、未接合領域（ボイド）のない良好
な接合状態が得られるようになり、結果的に接合強度を
高め得るようになる。
わせ工程での熱処理温度が１０００℃以上という高温に
設定されているから、半導体ウェハ（１）の貼り合わせ
面で発生するガス（水蒸気など）を十分に拡散できるよ
うになる。このため、未接合領域（ボイド）のない良好
な接合状態が得られるようになり、結果的に接合強度を
高め得るようになる。
【００２４】請求項５記載の製造方法によれば、多結晶
半導体（５、５′）が多結晶シリコンにより構成されて
いると共に、堆積工程での堆積温度が、多結晶シリコン
の成長速度が比較的遅くなる９００℃以下に設定されて
いるから、半導体ウェハ（１）の貼り合わせ面に溝パタ
ーンが形成されている場合でも、その埋設性が良好とな
り、品質の向上を実現できるようになる。
半導体（５、５′）が多結晶シリコンにより構成されて
いると共に、堆積工程での堆積温度が、多結晶シリコン
の成長速度が比較的遅くなる９００℃以下に設定されて
いるから、半導体ウェハ（１）の貼り合わせ面に溝パタ
ーンが形成されている場合でも、その埋設性が良好とな
り、品質の向上を実現できるようになる。
【００２５】請求項７或いは請求項８記載の製造方法に
よれば、貼り合わせ工程の実行前の段階で、研磨工程を
経た多結晶半導体（５′）の表面、または支持基板
（６）の表面に熱流動性がある平坦化処理膜が形成され
ることになる。このため、熱処理工程での熱処理によっ
て多結晶半導体（５）のマイグレーションが完全な飽和
状態になっていない場合、つまり最終的に行われる貼り
合わせ工程での熱処理に伴い多結晶半導体（５′）の表
面（貼り合わせ面）に凹凸が再発生するような状況にあ
る場合であっても、その貼り合わせ工程での熱処理によ
る平坦化処理膜の流動化現象によって、多結晶半導体
（５′）の表面に再発生する微小な凹凸が吸収されるこ
とになり、結果的に良好な接合状態が得られることにな
る。
よれば、貼り合わせ工程の実行前の段階で、研磨工程を
経た多結晶半導体（５′）の表面、または支持基板
（６）の表面に熱流動性がある平坦化処理膜が形成され
ることになる。このため、熱処理工程での熱処理によっ
て多結晶半導体（５）のマイグレーションが完全な飽和
状態になっていない場合、つまり最終的に行われる貼り
合わせ工程での熱処理に伴い多結晶半導体（５′）の表
面（貼り合わせ面）に凹凸が再発生するような状況にあ
る場合であっても、その貼り合わせ工程での熱処理によ
る平坦化処理膜の流動化現象によって、多結晶半導体
（５′）の表面に再発生する微小な凹凸が吸収されるこ
とになり、結果的に良好な接合状態が得られることにな
る。
【００２６】また、前記目的を達成するために請求項１
０に記載したような半導体基板の製造方法を採用でき
る。この製造方法によれば、支持基板（６）に対し貼り
合わされる半導体ウェハ（１）の貼り合わせ面には、第
１の堆積工程において、その貼り合わせ面全体を覆った
状態の多結晶半導体（５）が堆積される。
０に記載したような半導体基板の製造方法を採用でき
る。この製造方法によれば、支持基板（６）に対し貼り
合わされる半導体ウェハ（１）の貼り合わせ面には、第
１の堆積工程において、その貼り合わせ面全体を覆った
状態の多結晶半導体（５）が堆積される。
【００２７】このように多結晶半導体（５）が堆積され
た半導体ウェハ（１）に対しては、その後に行われる熱
処理工程において、貼り合わせ工程時の熱処理温度と同
等若しくはそれ以上の温度で所定時間の熱処理が施され
る。この熱処理に伴い、多結晶半導体（５）の大粒径化
に伴うマイグレーションが進行するようになる。この後
には、研磨工程において、多結晶半導体（５′）の表面
が平坦化される。
た半導体ウェハ（１）に対しては、その後に行われる熱
処理工程において、貼り合わせ工程時の熱処理温度と同
等若しくはそれ以上の温度で所定時間の熱処理が施され
る。この熱処理に伴い、多結晶半導体（５）の大粒径化
に伴うマイグレーションが進行するようになる。この後
には、研磨工程において、多結晶半導体（５′）の表面
が平坦化される。
【００２８】さらに、この後には、第２の堆積工程にお
いて、上記多結晶半導体（５′）の表面（平坦面）を覆
った状態の第２の多結晶半導体（８）が堆積されると共
に、最終研磨工程において、第２の多結晶半導体（８）
表面が平坦化されるものであり、この平坦化後に、半導
体ウェハ（１）を支持基板（６）に密着させた状態で熱
処理を施すことにより両者を接合するという貼り合わせ
工程が行われ、以て半導体基板が完成される。
いて、上記多結晶半導体（５′）の表面（平坦面）を覆
った状態の第２の多結晶半導体（８）が堆積されると共
に、最終研磨工程において、第２の多結晶半導体（８）
表面が平坦化されるものであり、この平坦化後に、半導
体ウェハ（１）を支持基板（６）に密着させた状態で熱
処理を施すことにより両者を接合するという貼り合わせ
工程が行われ、以て半導体基板が完成される。
【００２９】この場合、多結晶半導体（５′）に対して
は、貼り合わせ工程での熱処理温度と同等若しくはそれ
以上の温度で所定時間の熱処理が施されているから、貼
り合わせ工程での熱処理では、当該多結晶半導体
（５′）の大粒径化に起因した凹凸の再発生が抑制され
て、その表面の平坦性が維持されることになる。また、
貼り合わせ工程での熱処理時には、第２の多結晶半導体
（８）において大粒径化に伴うマイグレーションを生ず
るが、その第２の多結晶半導体（８）の下地部（多結晶
半導体（５′）の表面）が平坦面であるから、貼り合わ
せ面となる第２の多結晶半導体（８）の表面に、貼り合
わせ工程での熱処理に伴い凹凸が発生する事態が極力抑
制されるようになる。また、貼り合わせ工程での熱処理
では第２の多結晶半導体（８）がマイグレーションする
ことで流動性をもつことになり、接合不良の発生を防止
する効果もある。
は、貼り合わせ工程での熱処理温度と同等若しくはそれ
以上の温度で所定時間の熱処理が施されているから、貼
り合わせ工程での熱処理では、当該多結晶半導体
（５′）の大粒径化に起因した凹凸の再発生が抑制され
て、その表面の平坦性が維持されることになる。また、
貼り合わせ工程での熱処理時には、第２の多結晶半導体
（８）において大粒径化に伴うマイグレーションを生ず
るが、その第２の多結晶半導体（８）の下地部（多結晶
半導体（５′）の表面）が平坦面であるから、貼り合わ
せ面となる第２の多結晶半導体（８）の表面に、貼り合
わせ工程での熱処理に伴い凹凸が発生する事態が極力抑
制されるようになる。また、貼り合わせ工程での熱処理
では第２の多結晶半導体（８）がマイグレーションする
ことで流動性をもつことになり、接合不良の発生を防止
する効果もある。
【００３０】このため、支持基板（６）との貼り合わせ
面に未接合部分が発生することが抑制されるようにな
り、結果的に、半導体ウェハ（１）を支持基板（６）に
貼り合わせる際に、そのウェハに形成されたパターン構
造による凹凸に起因した接合不良の発生を効果的に防止
できることになる。
面に未接合部分が発生することが抑制されるようにな
り、結果的に、半導体ウェハ（１）を支持基板（６）に
貼り合わせる際に、そのウェハに形成されたパターン構
造による凹凸に起因した接合不良の発生を効果的に防止
できることになる。
【００３１】請求項１２記載の製造方法によれば、前記
熱処理工程での熱処理時間が、前記多結晶半導体（５）
の大粒径化に伴うマイグレーションが飽和する時間以上
に設定されているから、貼り合わせ工程での熱処理によ
って多結晶半導体（５′）のマイグレーションを生ずる
ことがなくなる。従って、半導体ウェハ（１）の貼り合
わせ面側に凹凸が存在する場合であっても、第２の多結
晶半導体（８）の下地となる多結晶半導体（５′）の表
面の平坦性を十分に確保できるようになるから、当該第
２の多結晶半導体（８）の表面に、貼り合わせ工程での
熱処理に伴い凹凸が発生する事態を確実に阻止できるよ
うになる。このため、支持基板（６）との貼り合わせ面
に未接合部分が発生することがなくなり、結果的に、半
導体ウェハ（１）を支持基板（６）に貼り合わせる際
に、そのウェハに形成されたパターン構造による凹凸に
起因した接合不良の発生を確実に防止できることにな
る。
熱処理工程での熱処理時間が、前記多結晶半導体（５）
の大粒径化に伴うマイグレーションが飽和する時間以上
に設定されているから、貼り合わせ工程での熱処理によ
って多結晶半導体（５′）のマイグレーションを生ずる
ことがなくなる。従って、半導体ウェハ（１）の貼り合
わせ面側に凹凸が存在する場合であっても、第２の多結
晶半導体（８）の下地となる多結晶半導体（５′）の表
面の平坦性を十分に確保できるようになるから、当該第
２の多結晶半導体（８）の表面に、貼り合わせ工程での
熱処理に伴い凹凸が発生する事態を確実に阻止できるよ
うになる。このため、支持基板（６）との貼り合わせ面
に未接合部分が発生することがなくなり、結果的に、半
導体ウェハ（１）を支持基板（６）に貼り合わせる際
に、そのウェハに形成されたパターン構造による凹凸に
起因した接合不良の発生を確実に防止できることにな
る。
【００３２】請求項１３記載の製造方法によれば、貼り
合わせ工程での熱処理温度が１０００℃以上という高温
に設定されているから、半導体ウェハ（１）の貼り合わ
せ面で発生するガス（水蒸気など）を十分に拡散できる
ようになる。このため、未接合領域（ボイド）のない良
好な接合状態が得られるようになり、結果的に接合強度
を高め得るようになる。
合わせ工程での熱処理温度が１０００℃以上という高温
に設定されているから、半導体ウェハ（１）の貼り合わ
せ面で発生するガス（水蒸気など）を十分に拡散できる
ようになる。このため、未接合領域（ボイド）のない良
好な接合状態が得られるようになり、結果的に接合強度
を高め得るようになる。
【００３３】請求項１４記載の製造方法によれば、多結
晶半導体（５、５′）及び第２の多結晶半導体（８）が
多結晶シリコンにより構成されていると共に、堆積工程
での堆積温度が、多結晶シリコンの成長速度が比較的遅
くなる９００℃以下に設定されているから、半導体ウェ
ハ（１）の貼り合わせ面に溝パターンが形成されている
場合でも、その埋設性が良好となり、品質の向上を実現
できるようになる。
晶半導体（５、５′）及び第２の多結晶半導体（８）が
多結晶シリコンにより構成されていると共に、堆積工程
での堆積温度が、多結晶シリコンの成長速度が比較的遅
くなる９００℃以下に設定されているから、半導体ウェ
ハ（１）の貼り合わせ面に溝パターンが形成されている
場合でも、その埋設性が良好となり、品質の向上を実現
できるようになる。
【００３４】請求項１６或いは請求項１７記載の製造方
法によれば、貼り合わせ工程の実行前の段階で、最終研
磨工程を経た第２の多結晶半導体（８）の表面、または
支持基板（６）の表面に熱流動性がある平坦化処理膜が
形成されることになる。このため、熱処理工程での熱処
理によって多結晶半導体（５）のマイグレーションが完
全な飽和状態になっていない場合、つまり最終的に行わ
れる貼り合わせ工程での熱処理に伴い、当該多結晶半導
体（５′）上に堆積された第２の多結晶半導体（８）の
表面（貼り合わせ面）に凹凸が再発生するような状況に
ある場合であっても、その貼り合わせ工程での熱処理に
よる平坦化処理膜の流動化現象によって、第２の多結晶
半導体（８）表面に再発生する微小な凹凸が吸収される
ことになり、結果的に良好な接合状態が得られることに
なる。
法によれば、貼り合わせ工程の実行前の段階で、最終研
磨工程を経た第２の多結晶半導体（８）の表面、または
支持基板（６）の表面に熱流動性がある平坦化処理膜が
形成されることになる。このため、熱処理工程での熱処
理によって多結晶半導体（５）のマイグレーションが完
全な飽和状態になっていない場合、つまり最終的に行わ
れる貼り合わせ工程での熱処理に伴い、当該多結晶半導
体（５′）上に堆積された第２の多結晶半導体（８）の
表面（貼り合わせ面）に凹凸が再発生するような状況に
ある場合であっても、その貼り合わせ工程での熱処理に
よる平坦化処理膜の流動化現象によって、第２の多結晶
半導体（８）表面に再発生する微小な凹凸が吸収される
ことになり、結果的に良好な接合状態が得られることに
なる。
【００３５】前記目的を達成するために請求項１９に記
載したような半導体基板の製造方法を採用できる。この
製造方法によれば、支持基板（６）に対し貼り合わされ
る半導体ウェハ（１）の貼り合わせ面には、堆積工程に
おいて、その貼り合わせ面全体を覆った状態の多結晶半
導体（５）が堆積され、さらに、研磨工程において多結
晶半導体（５）の表面が平坦化される。
載したような半導体基板の製造方法を採用できる。この
製造方法によれば、支持基板（６）に対し貼り合わされ
る半導体ウェハ（１）の貼り合わせ面には、堆積工程に
おいて、その貼り合わせ面全体を覆った状態の多結晶半
導体（５）が堆積され、さらに、研磨工程において多結
晶半導体（５）の表面が平坦化される。
【００３６】このように多結晶半導体（５）が堆積され
て平坦化された半導体ウェハ（１）に対しては、熱処理
工程において、貼り合わせ工程時の熱処理温度と同等若
しくはそれ以上の温度で所定時間の熱処理が施される。
このような熱処理に伴い、多結晶半導体（５）の大粒径
化に伴うマイグレーションが進行するようになる。この
後には、補助研磨工程において、多結晶半導体（５′）
の表面が再度平坦化されるものであり、この平坦化後
に、半導体ウェハ（１）を支持基板（６）に密着させた
状態で熱処理を施すことにより両者を接合するという貼
り合わせ工程が行われ、以て半導体基板が完成される。
て平坦化された半導体ウェハ（１）に対しては、熱処理
工程において、貼り合わせ工程時の熱処理温度と同等若
しくはそれ以上の温度で所定時間の熱処理が施される。
このような熱処理に伴い、多結晶半導体（５）の大粒径
化に伴うマイグレーションが進行するようになる。この
後には、補助研磨工程において、多結晶半導体（５′）
の表面が再度平坦化されるものであり、この平坦化後
に、半導体ウェハ（１）を支持基板（６）に密着させた
状態で熱処理を施すことにより両者を接合するという貼
り合わせ工程が行われ、以て半導体基板が完成される。
【００３７】この場合、多結晶半導体（５′）にあって
は、その表面が一度平坦化された後に、貼り合わせ工程
での熱処理温度と同等若しくはそれ以上の温度で所定時
間の熱処理が施され、さらに、この後に表面が再度平坦
化されることになる。この結果、多結晶半導体（５′）
の表面（貼り合わせ面）の平坦性が高められると共に、
貼り合わせ工程での熱処理時において、当該多結晶半導
体（５′）の大粒径化に起因した凹凸の再発生が抑制さ
れて、その表面の平坦性が維持されることになる。
は、その表面が一度平坦化された後に、貼り合わせ工程
での熱処理温度と同等若しくはそれ以上の温度で所定時
間の熱処理が施され、さらに、この後に表面が再度平坦
化されることになる。この結果、多結晶半導体（５′）
の表面（貼り合わせ面）の平坦性が高められると共に、
貼り合わせ工程での熱処理時において、当該多結晶半導
体（５′）の大粒径化に起因した凹凸の再発生が抑制さ
れて、その表面の平坦性が維持されることになる。
【００３８】このため、支持基板（６）との貼り合わせ
面に未接合部分が発生することが抑制されるようにな
り、結果的に、半導体ウェハ（１）を支持基板（６）に
貼り合わせる際に、そのウェハに形成されたパターン構
造による凹凸に起因した接合不良の発生を効果的に防止
できることになる。
面に未接合部分が発生することが抑制されるようにな
り、結果的に、半導体ウェハ（１）を支持基板（６）に
貼り合わせる際に、そのウェハに形成されたパターン構
造による凹凸に起因した接合不良の発生を効果的に防止
できることになる。
【００３９】請求項２１記載の製造方法によれば、前記
補助研磨工程の後で、第２の堆積工程において、多結晶
半導体（５′）の表面に第２の多結晶半導体が堆積さ
れ、さらに、最終研磨工程において、第２の多結晶半導
体の表面が平坦化された後に、貼り合わせ工程が行われ
る。
補助研磨工程の後で、第２の堆積工程において、多結晶
半導体（５′）の表面に第２の多結晶半導体が堆積さ
れ、さらに、最終研磨工程において、第２の多結晶半導
体の表面が平坦化された後に、貼り合わせ工程が行われ
る。
【００４０】この場合、貼り合わせ工程での熱処理時に
は、第２の多結晶半導体において大粒径化に伴うマイグ
レーションを生ずるが、その第２の多結晶半導体の下地
部（多結晶半導体（５′）の表面）が平坦面であるか
ら、貼り合わせ面となる第２の多結晶半導体の表面に、
貼り合わせ工程での熱処理に伴い凹凸が発生する事態が
抑制されるようになる。
は、第２の多結晶半導体において大粒径化に伴うマイグ
レーションを生ずるが、その第２の多結晶半導体の下地
部（多結晶半導体（５′）の表面）が平坦面であるか
ら、貼り合わせ面となる第２の多結晶半導体の表面に、
貼り合わせ工程での熱処理に伴い凹凸が発生する事態が
抑制されるようになる。
【００４１】請求項２６、２７或いは請求項２８記載の
製造方法によれば、貼り合わせ工程の実行前の段階で、
補助研磨工程を経た多結晶半導体（５′）の表面、或い
は第２の多結晶半導体の表面、または支持基板（６）の
表面に熱流動性がある平坦化処理膜が形成されることに
なる。このため、熱処理工程での熱処理によって多結晶
半導体（５′）のマイグレーションが完全な飽和状態に
なっていない場合、つまり最終的に行われる貼り合わせ
工程での熱処理に伴い、多結晶半導体（５′）の表面
（貼り合わせ面）或いは第２の多結晶半導体の表面（貼
り合わせ面）に凹凸が再発生するような状況にある場合
であっても、その貼り合わせ工程での熱処理による平坦
化処理膜の流動化現象によって、多結晶半導体（５′）
或いは第２の多結晶半導体の表面に再発生する微小な凹
凸が吸収されることになり、結果的に良好な接合状態が
得られることになる。
製造方法によれば、貼り合わせ工程の実行前の段階で、
補助研磨工程を経た多結晶半導体（５′）の表面、或い
は第２の多結晶半導体の表面、または支持基板（６）の
表面に熱流動性がある平坦化処理膜が形成されることに
なる。このため、熱処理工程での熱処理によって多結晶
半導体（５′）のマイグレーションが完全な飽和状態に
なっていない場合、つまり最終的に行われる貼り合わせ
工程での熱処理に伴い、多結晶半導体（５′）の表面
（貼り合わせ面）或いは第２の多結晶半導体の表面（貼
り合わせ面）に凹凸が再発生するような状況にある場合
であっても、その貼り合わせ工程での熱処理による平坦
化処理膜の流動化現象によって、多結晶半導体（５′）
或いは第２の多結晶半導体の表面に再発生する微小な凹
凸が吸収されることになり、結果的に良好な接合状態が
得られることになる。
【００４２】請求項２９記載の製造方法によれば、前記
熱処理工程での熱処理時間が、多結晶半導体（５）の大
粒径化に伴うマイグレーションが飽和する時間以上に設
定されているから、貼り合わせ工程での熱処理によって
多結晶半導体（５′）或いは第２の多結晶半導体のマイ
グレーションを生ずることがなくなる。従って、半導体
ウェハ（１）の貼り合わせ面側に凹凸が存在する場合で
あっても、これに堆積された多結晶半導体（５′）或い
は第２の多結晶半導体の表面に、貼り合わせ工程での熱
処理に伴い凹凸が発生する事態を確実に阻止できるよう
になる。このため、支持基板（６）との貼り合わせ面に
未接合部分が発生することがなくなり、結果的に、半導
体ウェハ（１）を支持基板（６）に貼り合わせる際に、
そのウェハに形成されたパターン構造による凹凸に起因
した接合不良の発生を確実に防止できることになる。
熱処理工程での熱処理時間が、多結晶半導体（５）の大
粒径化に伴うマイグレーションが飽和する時間以上に設
定されているから、貼り合わせ工程での熱処理によって
多結晶半導体（５′）或いは第２の多結晶半導体のマイ
グレーションを生ずることがなくなる。従って、半導体
ウェハ（１）の貼り合わせ面側に凹凸が存在する場合で
あっても、これに堆積された多結晶半導体（５′）或い
は第２の多結晶半導体の表面に、貼り合わせ工程での熱
処理に伴い凹凸が発生する事態を確実に阻止できるよう
になる。このため、支持基板（６）との貼り合わせ面に
未接合部分が発生することがなくなり、結果的に、半導
体ウェハ（１）を支持基板（６）に貼り合わせる際に、
そのウェハに形成されたパターン構造による凹凸に起因
した接合不良の発生を確実に防止できることになる。
【００４３】請求項３０記載の製造方法によれば、貼り
合わせ工程での熱処理温度が１０００℃以上という高温
に設定されているから、半導体ウェハ（１）の貼り合わ
せ面で発生するガス（水蒸気など）を十分に拡散できる
ようになる。このため、未接合領域（ボイド）のない良
好な接合状態が得られるようになり、結果的に接合強度
を高め得るようになる。
合わせ工程での熱処理温度が１０００℃以上という高温
に設定されているから、半導体ウェハ（１）の貼り合わ
せ面で発生するガス（水蒸気など）を十分に拡散できる
ようになる。このため、未接合領域（ボイド）のない良
好な接合状態が得られるようになり、結果的に接合強度
を高め得るようになる。
【００４４】請求項３１記載の製造方法によれば、多結
晶半導体（５、５′）が多結晶シリコンにより構成され
ていると共に、堆積工程での堆積温度が、多結晶シリコ
ンの成長速度が比較的遅くなる９００℃以下に設定され
ているから、半導体ウェハ（１）の貼り合わせ面に溝パ
ターンが形成されている場合でも、その埋設性が良好と
なり、品質の向上を実現できるようになる。
晶半導体（５、５′）が多結晶シリコンにより構成され
ていると共に、堆積工程での堆積温度が、多結晶シリコ
ンの成長速度が比較的遅くなる９００℃以下に設定され
ているから、半導体ウェハ（１）の貼り合わせ面に溝パ
ターンが形成されている場合でも、その埋設性が良好と
なり、品質の向上を実現できるようになる。
【００４５】
【発明の実施の形態】以下、本発明をＳＯＩ構造を有し
た誘電体分離基板の製造に適用した複数の実施例につい
て図１ないし図３を参照しながら説明する。
た誘電体分離基板の製造に適用した複数の実施例につい
て図１ないし図３を参照しながら説明する。
【００４６】（第１の実施の形態）図１には本発明の第
１実施例による製造工程例が摸式的に示されており、以
下これについて工程順に説明する。まず、図１（ａ）に
示すエッチング工程では、鏡面研磨された第１の単結晶
シリコンウェハ１（本発明でいう半導体ウェハに相当、
以下の説明では第１のウェハと略称する）の表面を、ウ
エットエッチング、或いは反応性イオンエッチング（Ｒ
ＩＥ）などのドライエッチングにより選択的にエッチン
グすることにより、深さ０．１μｍ〜５μｍ程度の凹部
２を形成する。また、同様のエッチング手法により、第
１のウェハ１の表面に、幅が０．５〜３μｍ、深さが１
〜２０μｍ程度のアスペクト比が比較的高い溝３を形成
する。これにより、第１のウェハ１の表面には凹凸が形
成されることになる。
１実施例による製造工程例が摸式的に示されており、以
下これについて工程順に説明する。まず、図１（ａ）に
示すエッチング工程では、鏡面研磨された第１の単結晶
シリコンウェハ１（本発明でいう半導体ウェハに相当、
以下の説明では第１のウェハと略称する）の表面を、ウ
エットエッチング、或いは反応性イオンエッチング（Ｒ
ＩＥ）などのドライエッチングにより選択的にエッチン
グすることにより、深さ０．１μｍ〜５μｍ程度の凹部
２を形成する。また、同様のエッチング手法により、第
１のウェハ１の表面に、幅が０．５〜３μｍ、深さが１
〜２０μｍ程度のアスペクト比が比較的高い溝３を形成
する。これにより、第１のウェハ１の表面には凹凸が形
成されることになる。
【００４７】図１（ｂ）に示す成膜工程では、第１のウ
ェハ１の表面に、熱酸化法或いはＣＶＤ法などによりシ
リコン酸化膜４を形成する。この後には、図１（ｃ）に
示す堆積工程において、上記シリコン酸化膜４上にＬＰ
ＣＶＤ法により多結晶シリコン５（本発明でいう多結晶
半導体に相当）を堆積する。この堆積は低圧・低温（９
００℃以下望ましくは６５０℃以下）の成長速度を抑制
した条件で行うものであり、これにより、多結晶シリコ
ン５によって凹部２は勿論のことアスペクト比が比較的
高い溝部３を完全に覆った状態（空洞のない状態）とす
る。この場合、多結晶シリコン５の表面には、第１のウ
ェハ１表面の凹凸（凹部２及び溝部３）に起因した凹凸
が形成された状態となる。
ェハ１の表面に、熱酸化法或いはＣＶＤ法などによりシ
リコン酸化膜４を形成する。この後には、図１（ｃ）に
示す堆積工程において、上記シリコン酸化膜４上にＬＰ
ＣＶＤ法により多結晶シリコン５（本発明でいう多結晶
半導体に相当）を堆積する。この堆積は低圧・低温（９
００℃以下望ましくは６５０℃以下）の成長速度を抑制
した条件で行うものであり、これにより、多結晶シリコ
ン５によって凹部２は勿論のことアスペクト比が比較的
高い溝部３を完全に覆った状態（空洞のない状態）とす
る。この場合、多結晶シリコン５の表面には、第１のウ
ェハ１表面の凹凸（凹部２及び溝部３）に起因した凹凸
が形成された状態となる。
【００４８】尚、上記堆積工程の実行前に、リンなどの
不純物がドープされた多結晶シリコンや酸化膜、窒化膜
などを堆積した後に、選択的にエッチングすることで、
配線などとして機能する異種材料の膜を形成する構成と
しても良い。このような構成とした場合でも、第１のウ
ェハ１の表面に凹凸が形成されることになる。
不純物がドープされた多結晶シリコンや酸化膜、窒化膜
などを堆積した後に、選択的にエッチングすることで、
配線などとして機能する異種材料の膜を形成する構成と
しても良い。このような構成とした場合でも、第１のウ
ェハ１の表面に凹凸が形成されることになる。
【００４９】次に、図１（ｄ）に示す熱処理工程では、
高温の熱処理を行うことにより、多結晶シリコン５を大
粒径化させて粒状結晶の多結晶シリコン５′に変化させ
る。このときの温度は、少なくとも後で行われる貼り合
わせ工程での熱処理温度と同等か、或いはそれ以上の温
度にしなければならない。具体的には、例えば貼り合わ
せ工程での熱処理温度が１１００℃であった場合には、
１１５０℃で行う。また、熱処理時間は、多結晶シリコ
ン５のマイグレーションが飽和する時間以上に設定する
ことが望ましい。従って、最適な熱処理時間は、多結晶
シリコン５の堆積条件、溝３の形状などを考慮した事前
検討に基づいて設定することになり、本実施例では、５
〜１０時間に設定している。
高温の熱処理を行うことにより、多結晶シリコン５を大
粒径化させて粒状結晶の多結晶シリコン５′に変化させ
る。このときの温度は、少なくとも後で行われる貼り合
わせ工程での熱処理温度と同等か、或いはそれ以上の温
度にしなければならない。具体的には、例えば貼り合わ
せ工程での熱処理温度が１１００℃であった場合には、
１１５０℃で行う。また、熱処理時間は、多結晶シリコ
ン５のマイグレーションが飽和する時間以上に設定する
ことが望ましい。従って、最適な熱処理時間は、多結晶
シリコン５の堆積条件、溝３の形状などを考慮した事前
検討に基づいて設定することになり、本実施例では、５
〜１０時間に設定している。
【００５０】この後には、図１（ｅ）に示す研磨工程に
おいて、多結晶シリコン５′の表面を化学的機械研磨
（ＣＭＰ）により平坦化することにより、当該多結晶シ
リコン５′の表面凹凸を除去する。これにより、多結晶
シリコン５′の表面を段差のない平滑面（鏡面）にす
る。この場合、研磨布として硬質のものを使用すること
で、少ない研磨量で効率良い研磨を行い得るようにな
る。
おいて、多結晶シリコン５′の表面を化学的機械研磨
（ＣＭＰ）により平坦化することにより、当該多結晶シ
リコン５′の表面凹凸を除去する。これにより、多結晶
シリコン５′の表面を段差のない平滑面（鏡面）にす
る。この場合、研磨布として硬質のものを使用すること
で、少ない研磨量で効率良い研磨を行い得るようにな
る。
【００５１】この研磨工程の実行後には、多結晶シリコ
ン５′の表面、並びに鏡面研磨された第２の単結晶シリ
コンウェハ６（図１（ｆ）参照、本発明でいう支持基板
に相当、以下第２のウェハと略称する）の表面に対し
て、親水性を持たせるための親水化処理工程（図示せ
ず）を実行する。この親水化処理工程では、第１のウェ
ハ１及び第２のウェハ６を、所定温度に保温された硫酸
と過酸化水素水との混合溶液（例えば、Ｈ2 ＳＯ4 ：Ｈ
2 Ｏ2 ＝４：１）などの酸性溶液中に浸漬したり、或い
は酸素プラズマ照射するなどの手段によって、各ウェハ
１及び６の表面に１〜１００ｎｍ程度の酸化層を形成し
て親水性を持たせ、しかる後に超純水にて洗浄する。次
に、スピンドライヤなどによる乾燥を行って各ウェハ１
及び６表面に吸着する水分量を制御した後に、図１
（ｆ）に示すような貼り合わせ工程を実行する。
ン５′の表面、並びに鏡面研磨された第２の単結晶シリ
コンウェハ６（図１（ｆ）参照、本発明でいう支持基板
に相当、以下第２のウェハと略称する）の表面に対し
て、親水性を持たせるための親水化処理工程（図示せ
ず）を実行する。この親水化処理工程では、第１のウェ
ハ１及び第２のウェハ６を、所定温度に保温された硫酸
と過酸化水素水との混合溶液（例えば、Ｈ2 ＳＯ4 ：Ｈ
2 Ｏ2 ＝４：１）などの酸性溶液中に浸漬したり、或い
は酸素プラズマ照射するなどの手段によって、各ウェハ
１及び６の表面に１〜１００ｎｍ程度の酸化層を形成し
て親水性を持たせ、しかる後に超純水にて洗浄する。次
に、スピンドライヤなどによる乾燥を行って各ウェハ１
及び６表面に吸着する水分量を制御した後に、図１
（ｆ）に示すような貼り合わせ工程を実行する。
【００５２】この貼り合わせ工程では、まず、第１のウ
ェハ１の表面（多結晶シリコン５′の表面（鏡面））と
第２のウェハ６の表面（鏡面）とを密着させる。これに
より、各ウェーハ１及び６は、表面に形成されたシラノ
ール基及び表面に吸着した水分子の水素結合により接着
される。この後、例えば窒素などの不活性ガス雰囲気
中、或いは酸化性ガス雰囲気中で１１００℃／１時間の
熱処理を施す。これにより、第１のウェハ１及び第２の
ウェハ６の接着面において脱水縮合反応が生起され、そ
れらウェハ１及び６は直接接合されて一体化し、以てＳ
ＯＩ構造を有した接合基板７が形成されることになる。
ェハ１の表面（多結晶シリコン５′の表面（鏡面））と
第２のウェハ６の表面（鏡面）とを密着させる。これに
より、各ウェーハ１及び６は、表面に形成されたシラノ
ール基及び表面に吸着した水分子の水素結合により接着
される。この後、例えば窒素などの不活性ガス雰囲気
中、或いは酸化性ガス雰囲気中で１１００℃／１時間の
熱処理を施す。これにより、第１のウェハ１及び第２の
ウェハ６の接着面において脱水縮合反応が生起され、そ
れらウェハ１及び６は直接接合されて一体化し、以てＳ
ＯＩ構造を有した接合基板７が形成されることになる。
【００５３】次に、図１（ｇ）に示す研削及び研磨工程
では、接合基板７における第１のウェハ１側の面を溝３
が露出する直前まで研削し、この状態から溝３のシリコ
ン酸化膜２をストッパとして機能させた選択研磨を行う
ことにより、その溝３を露出させる。
では、接合基板７における第１のウェハ１側の面を溝３
が露出する直前まで研削し、この状態から溝３のシリコ
ン酸化膜２をストッパとして機能させた選択研磨を行う
ことにより、その溝３を露出させる。
【００５４】以上のような各工程を実行することによ
り、単結晶シリコン（第１のウェハ１）をシリコン酸化
膜２によって誘電体分離させた状態のＳＯＩ基板（半導
体基板）を製造することができる。
り、単結晶シリコン（第１のウェハ１）をシリコン酸化
膜２によって誘電体分離させた状態のＳＯＩ基板（半導
体基板）を製造することができる。
【００５５】要するに、上記した本実施例の製造方法
は、第１のウェハ１及び第２のウェハ６を密着させて熱
処理を行う貼り合わせ工程の実行前に、熱処理工程及び
研磨工程を行うようにしたことに特徴を有するものであ
り、この熱処理工程では、貼り合わせ工程での熱処理温
度（１１００℃）より高い温度（１１５０℃）での熱処
理を、多結晶シリコン５の大粒径化に伴うマイグレーシ
ョンが飽和する時間以上（５〜１０時間）行うようにし
ている。また、研磨工程では、マイグレーションが飽和
した状態の多結晶シリコン５の表面（貼り合わせ面）を
鏡面状に平坦化するようにしている。
は、第１のウェハ１及び第２のウェハ６を密着させて熱
処理を行う貼り合わせ工程の実行前に、熱処理工程及び
研磨工程を行うようにしたことに特徴を有するものであ
り、この熱処理工程では、貼り合わせ工程での熱処理温
度（１１００℃）より高い温度（１１５０℃）での熱処
理を、多結晶シリコン５の大粒径化に伴うマイグレーシ
ョンが飽和する時間以上（５〜１０時間）行うようにし
ている。また、研磨工程では、マイグレーションが飽和
した状態の多結晶シリコン５の表面（貼り合わせ面）を
鏡面状に平坦化するようにしている。
【００５６】この結果、熱処理工程において多結晶シリ
コン５のマイグレーションが飽和するようになって、そ
の後に行われる貼り合わせ工程での熱処理によって多結
晶シリコン５のマイグレーションを生ずることがなくな
る。従って、第１のウェハ１の貼り合わせ面側に凹凸
（凹部２及び溝部３）が存在する場合であっても、これ
に堆積された多結晶シリコン５の表面には、貼り合わせ
工程での熱処理に伴い凹凸が発生することがなくなる。
このため、第１のウェハ１と第２のウェハ６との貼り合
わせ面に未接合部分が発生することがなくなり、結果的
に、それらウェハ１及びウェハ６を貼り合わせる際に、
第１のウェハ１に形成されたパターン構造による凹凸に
起因した接合不良の発生を確実に防止できることにな
る。
コン５のマイグレーションが飽和するようになって、そ
の後に行われる貼り合わせ工程での熱処理によって多結
晶シリコン５のマイグレーションを生ずることがなくな
る。従って、第１のウェハ１の貼り合わせ面側に凹凸
（凹部２及び溝部３）が存在する場合であっても、これ
に堆積された多結晶シリコン５の表面には、貼り合わせ
工程での熱処理に伴い凹凸が発生することがなくなる。
このため、第１のウェハ１と第２のウェハ６との貼り合
わせ面に未接合部分が発生することがなくなり、結果的
に、それらウェハ１及びウェハ６を貼り合わせる際に、
第１のウェハ１に形成されたパターン構造による凹凸に
起因した接合不良の発生を確実に防止できることにな
る。
【００５７】特に、本実施例では、堆積工程における多
結晶シリコン５の堆積温度を、貼り合わせ工程時の熱処
理温度（１１００℃）より低い温度（９００℃以下、望
ましくは６５０℃以下）に設定する構成としているか
ら、その多結晶シリコン５の成長速度が抑制された状態
となって埋設性に優れるという利点がある反面、このよ
うな温度条件で堆積された多結晶シリコン５はマイグレ
ーションが大きくなるという不具合がある。しかし、本
実施例では、上述したように熱処理工程において多結晶
シリコン５のマイグレーションを飽和させる構成として
いるから、このような不具合を確実に除去できることに
なる。
結晶シリコン５の堆積温度を、貼り合わせ工程時の熱処
理温度（１１００℃）より低い温度（９００℃以下、望
ましくは６５０℃以下）に設定する構成としているか
ら、その多結晶シリコン５の成長速度が抑制された状態
となって埋設性に優れるという利点がある反面、このよ
うな温度条件で堆積された多結晶シリコン５はマイグレ
ーションが大きくなるという不具合がある。しかし、本
実施例では、上述したように熱処理工程において多結晶
シリコン５のマイグレーションを飽和させる構成として
いるから、このような不具合を確実に除去できることに
なる。
【００５８】尚、本実施例では、熱処理工程での熱処理
時間を、多結晶シリコン５のマイグレーションが飽和す
る時間以上に設定したが、多結晶シリコン５のマイグレ
ーションをある程度の範囲内に抑制できるのであれば、
これより短い時間に設定する構成としても良い。この構
成によれば、貼り合わせ工程において、多結晶シリコン
５′のマイグレーションが抑制されることになるから、
貼り合わせ工程での熱処理に伴い、当該多結晶シリコン
５′の表面に凹凸が発生する事態を極力抑制できるよう
になり、結果的に、前述したような接合不良の発生を効
果的に防止できることになる。また、熱処理工程でのス
ループットの向上を図り得る。
時間を、多結晶シリコン５のマイグレーションが飽和す
る時間以上に設定したが、多結晶シリコン５のマイグレ
ーションをある程度の範囲内に抑制できるのであれば、
これより短い時間に設定する構成としても良い。この構
成によれば、貼り合わせ工程において、多結晶シリコン
５′のマイグレーションが抑制されることになるから、
貼り合わせ工程での熱処理に伴い、当該多結晶シリコン
５′の表面に凹凸が発生する事態を極力抑制できるよう
になり、結果的に、前述したような接合不良の発生を効
果的に防止できることになる。また、熱処理工程でのス
ループットの向上を図り得る。
【００５９】さらに、本実施例において、親水化処理工
程及び貼り合わせ工程を行う前の段階で、第１のウェハ
１の表面（多結晶シリコン５′の表面）または第２のウ
ェハ６の表面に、熱流動性がある平坦化処理膜を０．１
μｍ〜２μｍ程度の厚さで形成する平坦化処理膜形成工
程を行う構成としても良い。この平坦化処理膜として
は、熱酸化によるシリコン酸化膜の他に、ＢＰＳＧ（Bo
ron-doped Phosphor Silicate Glass ）、ＰＳＧ（Phos
phor Silicate Glass ）、ＳＯＧ（Spin On Glass ）な
どを利用できる。
程及び貼り合わせ工程を行う前の段階で、第１のウェハ
１の表面（多結晶シリコン５′の表面）または第２のウ
ェハ６の表面に、熱流動性がある平坦化処理膜を０．１
μｍ〜２μｍ程度の厚さで形成する平坦化処理膜形成工
程を行う構成としても良い。この平坦化処理膜として
は、熱酸化によるシリコン酸化膜の他に、ＢＰＳＧ（Bo
ron-doped Phosphor Silicate Glass ）、ＰＳＧ（Phos
phor Silicate Glass ）、ＳＯＧ（Spin On Glass ）な
どを利用できる。
【００６０】このような平坦化処理膜形成工程を行った
場合には、熱処理工程での熱処理によって多結晶シリコ
ン５のマイグレーションが完全な飽和状態になっていな
い場合、つまり最終的に行われる貼り合わせ工程での熱
処理に伴い多結晶シリコン５′の表面（貼り合わせ面）
に凹凸が再発生するような状況にある場合（例えば、熱
処理工程での熱処理時間を短めに設定した場合）であっ
ても、その貼り合わせ工程での熱処理に伴う平坦化処理
膜の流動化現象によって、多結晶シリコン５の表面に再
発生する微小な凹凸が吸収されることになり、結果的に
良好な接合状態が得られることになる。
場合には、熱処理工程での熱処理によって多結晶シリコ
ン５のマイグレーションが完全な飽和状態になっていな
い場合、つまり最終的に行われる貼り合わせ工程での熱
処理に伴い多結晶シリコン５′の表面（貼り合わせ面）
に凹凸が再発生するような状況にある場合（例えば、熱
処理工程での熱処理時間を短めに設定した場合）であっ
ても、その貼り合わせ工程での熱処理に伴う平坦化処理
膜の流動化現象によって、多結晶シリコン５の表面に再
発生する微小な凹凸が吸収されることになり、結果的に
良好な接合状態が得られることになる。
【００６１】（第２の実施の形態）図２には本発明の第
２実施例による製造工程例が摸式的に示されており、以
下これについて前記第１実施例と異なる部分のみ説明す
る。即ち、本実施例では、図２における（ａ）のエッチ
ング工程、（ｂ）の成膜工程、（ｃ）の堆積工程、
（ｄ）の熱処理工程、（ｅ）の研磨工程を、第１実施例
と同様に行う（図１（ａ）〜（ｅ）参照）。第１実施例
では、研磨工程（図１（ｅ）参照）が終了した第１のウ
ェハ１を、そのまま貼り合わせ工程（図１（ｆ）参照）
に供する構成としたが、本実施例では、図２（ｆ）に示
す第２の堆積工程を行う。
２実施例による製造工程例が摸式的に示されており、以
下これについて前記第１実施例と異なる部分のみ説明す
る。即ち、本実施例では、図２における（ａ）のエッチ
ング工程、（ｂ）の成膜工程、（ｃ）の堆積工程、
（ｄ）の熱処理工程、（ｅ）の研磨工程を、第１実施例
と同様に行う（図１（ａ）〜（ｅ）参照）。第１実施例
では、研磨工程（図１（ｅ）参照）が終了した第１のウ
ェハ１を、そのまま貼り合わせ工程（図１（ｆ）参照）
に供する構成としたが、本実施例では、図２（ｆ）に示
す第２の堆積工程を行う。
【００６２】この第２の堆積工程では、多結晶シリコン
５′の表面に、ＬＰＣＶＤ法により第２の多結晶シリコ
ン８（本発明でいう第２の多結晶半導体に相当）を堆積
する。この場合の堆積も、低圧・低温（９００℃以下、
望ましくは６５０℃以下）の成長速度を抑制した条件で
行うのが良いが、常圧・高温でも良い。
５′の表面に、ＬＰＣＶＤ法により第２の多結晶シリコ
ン８（本発明でいう第２の多結晶半導体に相当）を堆積
する。この場合の堆積も、低圧・低温（９００℃以下、
望ましくは６５０℃以下）の成長速度を抑制した条件で
行うのが良いが、常圧・高温でも良い。
【００６３】この後には、熱処理工程を行うことなく、
第２の多結晶シリコン８の表面を化学的機械研磨（ＣＭ
Ｐ）などにより平坦化（鏡面化）するという最終研磨工
程（図示せず）を実行する。
第２の多結晶シリコン８の表面を化学的機械研磨（ＣＭ
Ｐ）などにより平坦化（鏡面化）するという最終研磨工
程（図示せず）を実行する。
【００６４】次いで、第２の多結晶シリコン８の表面、
並びに第２のウェハ６の表面に対して、第１実施例と同
様の親水化処理を施した後に、図２（ｇ）及び（ｈ）に
示すような貼り合わせ工程を実行する。この貼り合わせ
工程では、第１のウェハ１の表面（第２の多結晶シリコ
ン８の表面）と第２のウェハ６の表面とを密着させると
共に、この状態で、例えば窒素などの不活性ガス雰囲気
中、或いは酸化性ガス雰囲気中で１１００℃／１時間の
熱処理を施すものであり、これに応じて、それらウェハ
１及び６が直接接合された接合基板９が形成されること
になる。尚、このときには、上記熱処理に伴い、第２の
多結晶シリコン８が大粒径化して粒状結晶の第２の多結
晶シリコン８′に変化することになる。さらに、この後
には、図２（ｉ）に示す研削及び研磨工程を第１実施例
と同様に実行する。
並びに第２のウェハ６の表面に対して、第１実施例と同
様の親水化処理を施した後に、図２（ｇ）及び（ｈ）に
示すような貼り合わせ工程を実行する。この貼り合わせ
工程では、第１のウェハ１の表面（第２の多結晶シリコ
ン８の表面）と第２のウェハ６の表面とを密着させると
共に、この状態で、例えば窒素などの不活性ガス雰囲気
中、或いは酸化性ガス雰囲気中で１１００℃／１時間の
熱処理を施すものであり、これに応じて、それらウェハ
１及び６が直接接合された接合基板９が形成されること
になる。尚、このときには、上記熱処理に伴い、第２の
多結晶シリコン８が大粒径化して粒状結晶の第２の多結
晶シリコン８′に変化することになる。さらに、この後
には、図２（ｉ）に示す研削及び研磨工程を第１実施例
と同様に実行する。
【００６５】このような構成とした本実施例によれば、
多結晶シリコン５′に対しては、貼り合わせ工程での熱
処理温度（１１００℃）より高い温度（１１５０℃）で
所定時間（５〜１０時間）の熱処理が施されているか
ら、貼り合わせ工程での熱処理では、多結晶シリコン５
の大粒径化に起因した凹凸の再発生が抑制されて、多結
晶シリコン５′の表面の平坦性が維持されることにな
る。また、貼り合わせ工程での熱処理時には、第２の多
結晶シリコン８において大粒径化に伴うマイグレーショ
ンを生ずるが、その第２の多結晶シリコン８の下地部
（多結晶シリコン５′の表面）が平坦面であるから、貼
り合わせ面となる第２の多結晶シリコン８の表面に、貼
り合わせ工程での熱処理に伴い凹凸が発生する事態が極
力抑制されるようになる。
多結晶シリコン５′に対しては、貼り合わせ工程での熱
処理温度（１１００℃）より高い温度（１１５０℃）で
所定時間（５〜１０時間）の熱処理が施されているか
ら、貼り合わせ工程での熱処理では、多結晶シリコン５
の大粒径化に起因した凹凸の再発生が抑制されて、多結
晶シリコン５′の表面の平坦性が維持されることにな
る。また、貼り合わせ工程での熱処理時には、第２の多
結晶シリコン８において大粒径化に伴うマイグレーショ
ンを生ずるが、その第２の多結晶シリコン８の下地部
（多結晶シリコン５′の表面）が平坦面であるから、貼
り合わせ面となる第２の多結晶シリコン８の表面に、貼
り合わせ工程での熱処理に伴い凹凸が発生する事態が極
力抑制されるようになる。
【００６６】このため、本実施例においても、第１のウ
ェハ１と第２のウェハ６との貼り合わせ面に未接合部分
が発生することがなくなり、結果的に、第１のウェハ１
と第２のウェハ６とを貼り合わせる際に、その第１のウ
ェハ１に形成されたパターン構造による凹凸に起因した
接合不良の発生を確実に防止できることになる。
ェハ１と第２のウェハ６との貼り合わせ面に未接合部分
が発生することがなくなり、結果的に、第１のウェハ１
と第２のウェハ６とを貼り合わせる際に、その第１のウ
ェハ１に形成されたパターン構造による凹凸に起因した
接合不良の発生を確実に防止できることになる。
【００６７】尚、本実施例においても、熱処理工程での
熱処理時間を、多結晶シリコン５のマイグレーションが
飽和する時間以上に設定したが、多結晶シリコン５のマ
イグレーションをある程度の範囲内に抑制できるのであ
れば、これより短い時間に設定する構成としても良い。
熱処理時間を、多結晶シリコン５のマイグレーションが
飽和する時間以上に設定したが、多結晶シリコン５のマ
イグレーションをある程度の範囲内に抑制できるのであ
れば、これより短い時間に設定する構成としても良い。
【００６８】さらに、本実施例においても、親水化処理
工程及び貼り合わせ工程を行う前の段階で、第１のウェ
ハ１の表面（第２多結晶シリコン８の表面）または第２
のウェハ６の表面に、０．１μｍ〜２μｍ程度の比較的
厚い平坦化処理膜を形成する平坦化処理膜形成工程を行
う構成としても良い。
工程及び貼り合わせ工程を行う前の段階で、第１のウェ
ハ１の表面（第２多結晶シリコン８の表面）または第２
のウェハ６の表面に、０．１μｍ〜２μｍ程度の比較的
厚い平坦化処理膜を形成する平坦化処理膜形成工程を行
う構成としても良い。
【００６９】（第３の実施の形態）図３には本発明の第
３実施例による製造工程例が摸式的に示されており、以
下これについて前記第１実施例と異なる部分のみ説明す
る。即ち、本実施例では、図３における（ａ）のエッチ
ング工程、（ｂ）の成膜工程、（ｃ）の堆積工程を第１
実施例と同様に行う（図１（ａ）〜（ｃ）参照）。第１
実施例では、堆積工程の後に、例えば１１５０℃の高温
での熱処理工程（図１（ｄ）参照）を行う構成とした
が、本実施例では、図２（ｄ）に示す研磨工程を行った
後に、図２（ｅ）に示す熱処理工程を実行する。
３実施例による製造工程例が摸式的に示されており、以
下これについて前記第１実施例と異なる部分のみ説明す
る。即ち、本実施例では、図３における（ａ）のエッチ
ング工程、（ｂ）の成膜工程、（ｃ）の堆積工程を第１
実施例と同様に行う（図１（ａ）〜（ｃ）参照）。第１
実施例では、堆積工程の後に、例えば１１５０℃の高温
での熱処理工程（図１（ｄ）参照）を行う構成とした
が、本実施例では、図２（ｄ）に示す研磨工程を行った
後に、図２（ｅ）に示す熱処理工程を実行する。
【００７０】上記研磨工程では、多結晶シリコン５の表
面を化学的機械研磨（ＣＭＰ）などにより平坦化（鏡面
化）するものであり、また、熱処理工程では、例えば１
１５０℃の温度での熱処理を、多結晶シリコン５のマイ
グレーションが飽和する時間以上（５〜１０時間）行う
ことにより、当該多結晶シリコン５を大粒径化させて粒
状結晶の多結晶シリコン５′に変化させる。
面を化学的機械研磨（ＣＭＰ）などにより平坦化（鏡面
化）するものであり、また、熱処理工程では、例えば１
１５０℃の温度での熱処理を、多結晶シリコン５のマイ
グレーションが飽和する時間以上（５〜１０時間）行う
ことにより、当該多結晶シリコン５を大粒径化させて粒
状結晶の多結晶シリコン５′に変化させる。
【００７１】このような熱処理工程を行った場合には、
図３（ｅ）に示すように、多結晶シリコン５′の表面に
おける溝３と対応した位置に凸部Ｂ及び凹部２と対応し
た位置に凸部Ｃがそれぞれ発生することになるが、本実
施例では、それらの凸部Ｂ及びＣを除去するために、図
３（ｆ）に示すような補助研磨工程を実行して多結晶シ
リコン５′の表面を再度平坦化（鏡面化）する。
図３（ｅ）に示すように、多結晶シリコン５′の表面に
おける溝３と対応した位置に凸部Ｂ及び凹部２と対応し
た位置に凸部Ｃがそれぞれ発生することになるが、本実
施例では、それらの凸部Ｂ及びＣを除去するために、図
３（ｆ）に示すような補助研磨工程を実行して多結晶シ
リコン５′の表面を再度平坦化（鏡面化）する。
【００７２】この後には、多結晶シリコン５′の表面、
並びに第２のウェハ６の表面に対して、第１実施例と同
様の親水化処理を施した後に、図３（ｇ）に示すような
貼り合わせ工程を実行することにより接合基板７′を形
成し、さらに、図３（ｈ）に示すような研削及び研磨工
程を第１実施例と同様に実行する。
並びに第２のウェハ６の表面に対して、第１実施例と同
様の親水化処理を施した後に、図３（ｇ）に示すような
貼り合わせ工程を実行することにより接合基板７′を形
成し、さらに、図３（ｈ）に示すような研削及び研磨工
程を第１実施例と同様に実行する。
【００７３】このような構成とした本実施例によれば、
多結晶シリコン５にあっては、その表面が研磨工程によ
り一度平坦化された後に、熱処理工程において、貼り合
わせ工程での熱処理温度（１１００℃）より高い温度
（１１５０℃）で所定時間（５〜１０時間）の熱処理が
施されて大粒径化した多結晶シリコン５′とされ、さら
に、この後に補助研磨工程において、その多結晶シリコ
ン５′の表面が再度平坦化されることになる。この結
果、多結晶シリコン５′の表面（貼り合わせ面）の平坦
性が高められると共に、貼り合わせ工程での熱処理時に
おいて、当該多結晶シリコン５′の大粒径化に起因した
凹凸の再発生が抑制されて、その表面の平坦性が維持さ
れることになる。
多結晶シリコン５にあっては、その表面が研磨工程によ
り一度平坦化された後に、熱処理工程において、貼り合
わせ工程での熱処理温度（１１００℃）より高い温度
（１１５０℃）で所定時間（５〜１０時間）の熱処理が
施されて大粒径化した多結晶シリコン５′とされ、さら
に、この後に補助研磨工程において、その多結晶シリコ
ン５′の表面が再度平坦化されることになる。この結
果、多結晶シリコン５′の表面（貼り合わせ面）の平坦
性が高められると共に、貼り合わせ工程での熱処理時に
おいて、当該多結晶シリコン５′の大粒径化に起因した
凹凸の再発生が抑制されて、その表面の平坦性が維持さ
れることになる。
【００７４】このため、本実施例においても、第１のウ
ェハ１と第２のウェハ６との貼り合わせ面に未接合部分
が発生することがなくなり、結果的に、それらウェハ１
及び６を貼り合わせる際に、その第１のウェハ１に形成
されたパターン構造による凹凸に起因した接合不良の発
生を確実に防止できることになる。
ェハ１と第２のウェハ６との貼り合わせ面に未接合部分
が発生することがなくなり、結果的に、それらウェハ１
及び６を貼り合わせる際に、その第１のウェハ１に形成
されたパターン構造による凹凸に起因した接合不良の発
生を確実に防止できることになる。
【００７５】尚、本実施例においても、熱処理工程での
熱処理時間を、多結晶シリコン５のマイグレーションが
飽和する時間以上に設定したが、多結晶シリコン５のマ
イグレーションをある程度の範囲内に抑制できるのであ
れば、これより短い時間に設定する構成としても良い。
熱処理時間を、多結晶シリコン５のマイグレーションが
飽和する時間以上に設定したが、多結晶シリコン５のマ
イグレーションをある程度の範囲内に抑制できるのであ
れば、これより短い時間に設定する構成としても良い。
【００７６】さらに、本実施例においても、親水化処理
工程及び貼り合わせ工程を行う前の段階で、第１のウェ
ハ１の表面（多結晶シリコン５の表面）または第２のウ
ェハ６の表面に、０．１μｍ〜２μｍ程度の比較的厚い
平坦化処理膜を形成する平坦化処理膜形成工程を行う構
成としても良い。
工程及び貼り合わせ工程を行う前の段階で、第１のウェ
ハ１の表面（多結晶シリコン５の表面）または第２のウ
ェハ６の表面に、０．１μｍ〜２μｍ程度の比較的厚い
平坦化処理膜を形成する平坦化処理膜形成工程を行う構
成としても良い。
【００７７】また、具体的に図示しないが、本実施例に
おいて、補助研磨工程（図３（ｆ）参照）を経た多結晶
シリコン５′の表面に、第２の多結晶シリコン（第２の
多結晶半導体）を、９００℃以下望ましくは６５０℃以
下の温度条件で堆積する第２の堆積工程、この第２の堆
積工程を経た第２の多結晶シリコンの表面を平坦化する
最終研磨工程を順次実行し、この後に前記貼り合わせ工
程（図３（ｇ）参照）を行う構成としても良い。
おいて、補助研磨工程（図３（ｆ）参照）を経た多結晶
シリコン５′の表面に、第２の多結晶シリコン（第２の
多結晶半導体）を、９００℃以下望ましくは６５０℃以
下の温度条件で堆積する第２の堆積工程、この第２の堆
積工程を経た第２の多結晶シリコンの表面を平坦化する
最終研磨工程を順次実行し、この後に前記貼り合わせ工
程（図３（ｇ）参照）を行う構成としても良い。
【００７８】この場合、貼り合わせ工程での熱処理時に
は、第２の多結晶シリコンにおいて大粒径化に伴うマイ
グレーションを生ずるが、その第２の多結晶シリコンの
下地部（多結晶シリコン５′の表面）が平坦面であるか
ら、貼り合わせ面となる第２の多結晶シリコンの表面
に、貼り合わせ工程での熱処理に伴い凹凸が発生する事
態が抑制されるようになり、結果的に良好な接合状態が
得られるようになる。
は、第２の多結晶シリコンにおいて大粒径化に伴うマイ
グレーションを生ずるが、その第２の多結晶シリコンの
下地部（多結晶シリコン５′の表面）が平坦面であるか
ら、貼り合わせ面となる第２の多結晶シリコンの表面
に、貼り合わせ工程での熱処理に伴い凹凸が発生する事
態が抑制されるようになり、結果的に良好な接合状態が
得られるようになる。
【００７９】加えて、具体的に図示しないが、本実施例
において、前記熱処理工程（図３（ｅ）参照）を実行し
た後に前記補助研磨工程（図３（ｆ）参照）を実行する
ことなく、多結晶半導体シリコン５′の表面に第２の多
結晶シリコン（第２の多結晶半導体）を堆積する第２の
堆積工程、この第２の堆積工程を経た第２の多結晶シリ
コンの表面を平坦化する研磨工程を順次実行し、この後
に前記貼り合わせ工程（図３（ｇ）参照）を行う構成と
しても良い。
において、前記熱処理工程（図３（ｅ）参照）を実行し
た後に前記補助研磨工程（図３（ｆ）参照）を実行する
ことなく、多結晶半導体シリコン５′の表面に第２の多
結晶シリコン（第２の多結晶半導体）を堆積する第２の
堆積工程、この第２の堆積工程を経た第２の多結晶シリ
コンの表面を平坦化する研磨工程を順次実行し、この後
に前記貼り合わせ工程（図３（ｇ）参照）を行う構成と
しても良い。
【００８０】（その他の実施の形態）尚、本発明は上記
した各実施例に限定されるものではなく、次のような変
形または拡張が可能である。熱処理工程においては、貼
り合わせ工程での熱処理温度（１１００℃）より高い温
度（１１５０℃）の熱処理を行う構成としたが、少なく
とも同等の熱処理温度であれば良い。また、貼り合わせ
工程での熱処理温度は、上記各実施例のように１１００
℃以上に設定する必要はなく、１０００℃程度以上に設
定すれば所期の目的を達成できるものである。
した各実施例に限定されるものではなく、次のような変
形または拡張が可能である。熱処理工程においては、貼
り合わせ工程での熱処理温度（１１００℃）より高い温
度（１１５０℃）の熱処理を行う構成としたが、少なく
とも同等の熱処理温度であれば良い。また、貼り合わせ
工程での熱処理温度は、上記各実施例のように１１００
℃以上に設定する必要はなく、１０００℃程度以上に設
定すれば所期の目的を達成できるものである。
【００８１】半導体ウェハとしては、第１の単結晶シリ
コンウェハ１に限らず、４族元素を主体とした半導体で
あれば、例えば、Ｇｅ（ゲルマニウム）、ＳｉＣ（炭化
シリコン）、ＳｉＧｅ（シリコンゲルマニウム）などよ
り成るウェハを用いることができる。
コンウェハ１に限らず、４族元素を主体とした半導体で
あれば、例えば、Ｇｅ（ゲルマニウム）、ＳｉＣ（炭化
シリコン）、ＳｉＧｅ（シリコンゲルマニウム）などよ
り成るウェハを用いることができる。
【００８２】支持基板としては、第２の単結晶シリコン
ウェハ６に限らず、他の半導体基板或いは絶縁性を有す
るセラミック基板やガラス基板などを用いることもでき
る。また、ＳＯＩ基板に限らず、特性が異なる２枚の半
導体基板（半導体ウェハ）を直接貼り合わせた多層構造
基板にも適用できる。
ウェハ６に限らず、他の半導体基板或いは絶縁性を有す
るセラミック基板やガラス基板などを用いることもでき
る。また、ＳＯＩ基板に限らず、特性が異なる２枚の半
導体基板（半導体ウェハ）を直接貼り合わせた多層構造
基板にも適用できる。
【図１】本発明の第１実施例による製造工程を摸式的に
示す断面図
示す断面図
【図２】本発明の第２実施例による製造工程を摸式的に
示す断面図
示す断面図
【図３】本発明の第３実施例による製造工程を摸式的に
示す断面図
示す断面図
【図４】従来の欠点を説明するための製造工程例を摸式
的に示す断面図
的に示す断面図
【図５】本件発明者が行った実験内容を説明するための
摸式的な断面図その１
摸式的な断面図その１
【図６】熱処理を行う前の実験サンプルにおける表面段
差を測定した結果を示す図
差を測定した結果を示す図
【図７】本件発明者が行った実験内容を説明するための
摸式的な断面図その２
摸式的な断面図その２
【図８】熱処理を行った後の実験サンプルにおける表面
段差を測定した結果を示す図
段差を測定した結果を示す図
１は第１の単結晶シリコンウェハ（半導体ウェハ）、３
は溝、４はシリコン酸化膜、５、５′は多結晶シリコン
（多結晶半導体）、６は第２の単結晶シリコンウェハ
（支持基板）、８、８′は第２の単結晶シリコン（第２
の多結晶半導体）を示す。
は溝、４はシリコン酸化膜、５、５′は多結晶シリコン
（多結晶半導体）、６は第２の単結晶シリコンウェハ
（支持基板）、８、８′は第２の単結晶シリコン（第２
の多結晶半導体）を示す。
Claims (33)
- 【請求項１】 半導体ウェハ（１）を支持基板（６）に
密着させた状態で熱処理を施すことにより両者を接合す
る貼り合わせ工程を経て完成される半導体基板の製造方
法において、 前記半導体ウェハ（１）の貼り合わせ面上に当該貼り合
わせ面全体を覆う多結晶半導体（５）を堆積する堆積工
程、 この堆積工程を経た前記半導体ウェハ（１）に対して、
前記貼り合わせ工程時の熱処理温度と同等若しくはそれ
以上の温度で所定時間の熱処理を施す熱処理工程、 この熱処理工程を経た多結晶半導体（５′）の表面を平
坦化する研磨工程、を順次実行し、この後に前記貼り合
わせ工程を行うことを特徴とする半導体基板の製造方
法。 - 【請求項２】 前記堆積工程では、多結晶半導体（５）
を前記貼り合わせ工程時の熱処理温度より低い温度条件
で堆積するように構成されていることを特徴とする請求
項１記載の半導体基板の製造方法。 - 【請求項３】 前記熱処理工程での熱処理時間は、前記
多結晶半導体（５）の大粒径化に伴うマイグレーション
が飽和する時間以上に設定されることを特徴とする請求
項１または２記載の半導体基板の製造方法。 - 【請求項４】 前記貼り合わせ工程における熱処理温度
を１０００℃以上に設定したことを特徴とする請求項１
ないし３の何れかに記載の半導体基板の製造方法。 - 【請求項５】 前記多結晶半導体（５、５′）は多結晶
シリコンにより構成され、 前記堆積工程での堆積温度を９００℃以下に設定したこ
とを特徴とする請求項１ないし４の何れかに記載の半導
体基板の製造方法。 - 【請求項６】 請求項５記載の半導体基板の製造方法に
おいて、 前記熱処理工程での熱処理温度を１１５０℃に設定する
と共に、その熱処理時間を５〜１０時間以上に設定した
ことを特徴とする半導体基板の製造方法。 - 【請求項７】 前記研磨工程を経た多結晶半導体
（５′）の表面に熱流動性がある平坦化処理膜を形成す
る平坦化処理膜形成工程を実行することを特徴とする請
求項１ないし６の何れかに記載の半導体基板の製造方
法。 - 【請求項８】 前記貼り合わせ工程の実行前に、支持基
板（６）の表面に熱流動性がある平坦化処理膜を形成す
る平坦化処理膜形成工程を実行することを特徴とする請
求項１ないし７の何れかに記載の半導体基板の製造方
法。 - 【請求項９】 前記支持基板（６）は絶縁材料により形
成されることを特徴とする請求項１ないし８の何れかに
記載の半導体基板の製造方法。 - 【請求項１０】 半導体ウェハ（１）を支持基板（６）
に密着させた状態で熱処理を施すことにより両者を接合
する貼り合わせ工程を経て完成される半導体基板の製造
方法において、 前記半導体ウェハ（１）の貼り合わせ面上に当該貼り合
わせ面全体を覆う多結晶半導体（５）を堆積する第１の
堆積工程、 この第１の堆積工程を経た前記半導体ウェハ（１）に対
して、前記貼り合わせ工程時の熱処理温度と同等若しく
はそれ以上の温度で所定時間の熱処理を施す熱処理工
程、 この熱処理工程を経た多結晶半導体（５′）の表面を平
坦化する研磨工程、 この研磨工程を経た前記多結晶半導体（５′）の表面を
覆った状態の第２の多結晶半導体（８）を堆積する第２
の堆積工程、 この第２の堆積工程を経た前記の第２の多結晶半導体
（８）の表面を平坦化する最終研磨工程、を順次実行
し、この後に前記貼り合わせ工程を行うことを特徴とす
る半導体基板の製造方法。 - 【請求項１１】 前記第１及び第２の堆積工程では、多
結晶半導体（５）及び第２の多結晶半導体（８）を前記
貼り合わせ工程時の熱処理温度より低い温度条件で堆積
するように構成されていることを特徴とする請求項１０
記載の半導体基板の製造方法。 - 【請求項１２】 前記熱処理工程における熱処理時間
は、前記多結晶半導体（５）の大粒径化に伴うマイグレ
ーションが飽和する時間以上に設定されることを特徴と
する請求項１０または１１記載の半導体基板の製造方
法。 - 【請求項１３】 前記貼り合わせ工程における熱処理温
度を１０００℃以上に設定したことを特徴とする請求項
１０ないし１２の何れかに記載の半導体基板の製造方
法。 - 【請求項１４】 前記多結晶半導体（５、５′）及び第
２の多結晶半導体（８）は多結晶シリコンにより構成さ
れ、 前記第１の堆積工程での堆積温度、並びに前記第２の堆
積工程での堆積温度をぞれぞれ９００℃以下に設定した
ことを特徴とする請求項１０ないし１３の何れかに記載
の半導体基板の製造方法。 - 【請求項１５】 請求項１４記載の半導体基板の製造方
法において、 前記熱処理工程での熱処理温度を１１５０℃に設定する
と共に、その熱処理時間を５〜１０時間に設定したこと
を特徴とする半導体基板の製造方法。 - 【請求項１６】 前記研磨工程を経た第２の多結晶半導
体（８）の表面に熱流動性がある平坦化処理膜を形成す
る平坦化処理膜形成工程を実行することを特徴とする請
求項１０ないし１５の何れかに記載の半導体基板の製造
方法。 - 【請求項１７】 前記貼り合わせ工程の実行前に、支持
基板（６）の表面に熱流動性がある平坦化処理膜を形成
する平坦化処理膜形成工程を実行することを特徴とする
請求項１０ないし１６の何れかに記載の半導体基板の製
造方法。 - 【請求項１８】 前記支持基板（６）は絶縁材料により
形成されることを特徴とする請求項１０ないし１７の何
れかに記載の半導体基板の製造方法。 - 【請求項１９】 半導体ウェハ（１）を支持基板（６）
に密着させた状態で熱処理を施すことにより両者を接合
する貼り合わせ工程を経て完成される半導体基板の製造
方法において、 前記半導体ウェハ（１）の貼り合わせ面上に当該貼り合
わせ面全体を覆った状態の多結晶半導体（５）を堆積す
る堆積工程、 この堆積工程を経た前記多結晶半導体（５）の表面を平
坦化する研磨工程、 この研磨工程を経た前記半導体ウェハ（１）に対して、
前記貼り合わせ工程時の熱処理温度と同等若しくはそれ
以上の温度で所定時間の熱処理を施す熱処理工程、 この熱処理工程を経た多結晶半導体（５′）の表面を再
度平坦化する補助研磨工程、を順次実行し、この後に前
記貼り合わせ工程を行うことを特徴とする半導体基板の
製造方法。 - 【請求項２０】 前記堆積工程では、多結晶半導体
（５）を前記貼り合わせ工程時の熱処理温度より低い温
度条件で堆積するように構成されていることを特徴とす
る請求項１９記載の半導体基板の製造方法。 - 【請求項２１】 前記補助研磨工程を経た前記多結晶半
導体（５′）の表面に第２の多結晶半導体を堆積する第
２の堆積工程、 この第２の堆積工程を経た前記半導体ウェハ（１）の第
２の多結晶半導体表面を平坦化する最終研磨工程、を順
次実行し、この後に前記貼り合わせ工程を行うことを特
徴とする請求項１９または２０記載の半導体基板の製造
方法。 - 【請求項２２】 前記第２の堆積工程では、第２の多結
晶半導体を前記貼り合わせ工程時の熱処理温度より低い
温度条件で堆積するように構成されていることを特徴と
する請求項２１記載の半導体基板の製造方法。 - 【請求項２３】 請求項１９記載の半導体基板の製造方
法において、 前記熱処理工程を実行した後に前記補助研磨工程を実行
することなく、前記半導体ウェハ（１）の多結晶半導体
（５′）の表面に第２の多結晶半導体を堆積する第２の
堆積工程、 この第２の堆積工程を経た前記半導体ウェハ（１）の第
２の多結晶半導体表面を平坦化する最終研磨工程、を順
次実行し、この後に前記貼り合わせ工程を行うことを特
徴とする半導体基板の製造方法。 - 【請求項２４】 前記第２の堆積工程では、第２の多結
晶半導体を前記貼り合わせ工程時の熱処理温度より低い
温度条件で堆積するように構成されていることを特徴と
する請求項２３記載の半導体基板の製造方法。 - 【請求項２５】 請求項２１ないし２４の何れかに記載
の半導体基板の製造方法において、前記第２の多結晶半
導体は多結晶シリコンにより構成され、 前記第２の堆積工程での堆積温度を９００℃以下に設定
したことを特徴とする半導体基板の製造方法。 - 【請求項２６】 前記研磨工程を経た多結晶半導体
（５′）の表面に熱流動性がある平坦化処理膜を形成す
る平坦化処理膜形成工程を実行することを特徴とする請
求項１９または２０記載の半導体基板の製造方法。 - 【請求項２７】 前記最終研磨工程を経た第２の多結晶
半導体の表面に熱流動性がある平坦化処理膜を形成する
平坦化処理膜形成工程を実行することを特徴とする請求
項２１ないし２６の何れかに記載の半導体基板の製造方
法。 - 【請求項２８】 前記貼り合わせ工程の実行前に、支持
基板（６）の表面に熱流動性がある平坦化処理膜を形成
する平坦化処理膜形成工程を実行することを特徴とする
請求項１９ないし２７の何れかに記載の半導体基板の製
造方法。 - 【請求項２９】 前記熱処理工程での熱処理時間は、前
記多結晶半導体（５）の大粒径化に伴うマイグレーショ
ンが飽和する時間以上に設定されることを特徴とする請
求項１９ないし２８の何れかに記載の半導体基板の製造
方法。 - 【請求項３０】 前記貼り合わせ工程における熱処理温
度を１０００℃以上に設定したことを特徴とする請求項
１９ないし２９の何れかに記載の半導体基板の製造方
法。 - 【請求項３１】 前記多結晶半導体（５、５′）は多結
晶シリコンにより構成され、 前記堆積工程での堆積温度を９００℃以下に設定したこ
とを特徴とする請求項１９ないし３０の何れかに記載の
半導体基板の製造方法。 - 【請求項３２】 請求項３１記載の半導体基板の製造方
法において、 前記熱処理工程での熱処理温度を１１５０℃に設定する
と共に、その熱処理時間を５〜１０時間に設定したこと
を特徴とする半導体基板の製造方法。 - 【請求項３３】 前記支持基板（６）は絶縁材料により
形成されることを特徴とする請求項１９ないし３２の何
れかに記載の半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22352797A JP4144047B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体基板の製造方法 |
| US09/136,294 US6060344A (en) | 1997-08-20 | 1998-08-19 | Method for producing a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22352797A JP4144047B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167896A true JPH1167896A (ja) | 1999-03-09 |
| JP4144047B2 JP4144047B2 (ja) | 2008-09-03 |
Family
ID=16799553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22352797A Expired - Fee Related JP4144047B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6060344A (ja) |
| JP (1) | JP4144047B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152093A (ja) * | 2001-07-23 | 2003-05-23 | Agere Systems Guardian Corp | 集積回路をｄｃおよびｒｆ遮蔽する方法構造 |
| JP2004146461A (ja) * | 2002-10-22 | 2004-05-20 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせｓｏｉ基板およびその製造方法ならびに半導体装置 |
| US7867877B2 (en) | 2004-01-30 | 2011-01-11 | Sumco Corporation | Method for manufacturing SOI wafer |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| KR100252751B1 (ko) * | 1997-12-27 | 2000-04-15 | 김영환 | 반도체 소자 제조 방법 |
| US6417098B1 (en) * | 1999-12-09 | 2002-07-09 | Intel Corporation | Enhanced surface modification of low K carbon-doped oxide |
| FR2812451B1 (fr) * | 2000-07-28 | 2003-01-10 | St Microelectronics Sa | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant |
| US20040134418A1 (en) * | 2002-11-08 | 2004-07-15 | Taisuke Hirooka | SiC substrate and method of manufacturing the same |
| FR2875947B1 (fr) * | 2004-09-30 | 2007-09-07 | Tracit Technologies | Nouvelle structure pour microelectronique et microsysteme et procede de realisation |
| FR2876220B1 (fr) * | 2004-10-06 | 2007-09-28 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
| FR2897982B1 (fr) * | 2006-02-27 | 2008-07-11 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
| FR3086096B1 (fr) * | 2018-09-14 | 2021-08-27 | Soitec Silicon On Insulator | Procede de realisation d'un substrat avance pour une integration hybride |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| US5441803A (en) * | 1988-08-30 | 1995-08-15 | Onyx Optics | Composites made from single crystal substances |
| JPH02177433A (ja) * | 1988-12-28 | 1990-07-10 | Sony Corp | 半導体基板の製法 |
| JPH02267949A (ja) * | 1989-04-07 | 1990-11-01 | Sony Corp | 半導体基板の製造方法 |
| US5190890A (en) * | 1990-06-04 | 1993-03-02 | Advanced Technology Materials, Inc. | Wafer base for silicon carbide semiconductor devices, incorporating alloy substrates, and method of making the same |
| US5043773A (en) * | 1990-06-04 | 1991-08-27 | Advanced Technology Materials, Inc. | Wafer base for silicon carbide semiconductor devices, incorporating alloy substrates |
| DE4115046A1 (de) * | 1991-05-08 | 1992-11-12 | Fraunhofer Ges Forschung | Direktes substratbonden |
| JPH05226463A (ja) * | 1992-02-10 | 1993-09-03 | Mitsubishi Materials Corp | 貼り合わせ誘電体分離ウェーハの製造方法 |
| US5314107A (en) * | 1992-12-31 | 1994-05-24 | Motorola, Inc. | Automated method for joining wafers |
| DE69535861D1 (de) * | 1994-06-24 | 2008-11-27 | Sumitomo Electric Industries | Wafer und sein Herstellungsverfahren |
-
1997
- 1997-08-20 JP JP22352797A patent/JP4144047B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-19 US US09/136,294 patent/US6060344A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152093A (ja) * | 2001-07-23 | 2003-05-23 | Agere Systems Guardian Corp | 集積回路をｄｃおよびｒｆ遮蔽する方法構造 |
| JP2004146461A (ja) * | 2002-10-22 | 2004-05-20 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせｓｏｉ基板およびその製造方法ならびに半導体装置 |
| US7867877B2 (en) | 2004-01-30 | 2011-01-11 | Sumco Corporation | Method for manufacturing SOI wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4144047B2 (ja) | 2008-09-03 |
| US6060344A (en) | 2000-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1178528B1 (en) | Wafer pretreatment to decrease the deposition rate of silicon dioxide on silicon nitride in comparison to its deposition rate on a silicon substrate | |
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| KR100543455B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP4144047B2 (ja) | 半導体基板の製造方法 | |
| KR20010058498A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| JPH03283636A (ja) | 半導体基板の製造方法 | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH11121310A (ja) | 半導体基板の製造方法 | |
| JPH05235007A (ja) | 半導体基板の製造方法 | |
| US20030181062A1 (en) | Method for improving a quality of dielectric layer and semiconductor device | |
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| KR100291515B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| KR100422959B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JP3488927B2 (ja) | 誘電体分離基板及びその製造方法 | |
| KR100268800B1 (ko) | 접합형 soi기판의 제조방법 | |
| JPH03265154A (ja) | 半導体基板の製造方法 | |
| KR100248358B1 (ko) | 접합형 soi 기판의 제조 방법 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR19980060856A (ko) | 반도체용 에스.오.아이(soi) 기판의 제조 방법 | |
| KR100437541B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR100511903B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPH07335742A (ja) | 半導体基板およびその製造方法 | |
| JPH08181296A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140627 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |