JPH1168123A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1168123A JPH1168123A JP10142253A JP14225398A JPH1168123A JP H1168123 A JPH1168123 A JP H1168123A JP 10142253 A JP10142253 A JP 10142253A JP 14225398 A JP14225398 A JP 14225398A JP H1168123 A JPH1168123 A JP H1168123A
- Authority
- JP
- Japan
- Prior art keywords
- region
- minority carrier
- lifetime
- semiconductor device
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/53—Physical imperfections the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】パワー・ダイオードは高寿命と低寿命の半導体
領域を有する。高周波動作において、低寿命材料が好ま
しいが、好ましくない過渡電流と電圧スパイクを生じさ
せる。 【解決手段】異なる寿命の材料の領域がダイオードのｐ
ｎ結合に平行な方向に分離して形成され、ある形態にお
いて、これらはｐｎ結合に交差するように配置されてい
る。好ましくない過渡信号を減少させるところの異なる
電圧／電流トランスファー特性を得るためのいくつかの
形態が記載されている。 【効果】小さいオン状態（すなわち、通電状態）損失
と、迅速だがソフトな（すなわち、非スナッピー）リカ
バリー特性との良好な組合わせを有するように組立てる
ことができる。
領域を有する。高周波動作において、低寿命材料が好ま
しいが、好ましくない過渡電流と電圧スパイクを生じさ
せる。 【解決手段】異なる寿命の材料の領域がダイオードのｐ
ｎ結合に平行な方向に分離して形成され、ある形態にお
いて、これらはｐｎ結合に交差するように配置されてい
る。好ましくない過渡信号を減少させるところの異なる
電圧／電流トランスファー特性を得るためのいくつかの
形態が記載されている。 【効果】小さいオン状態（すなわち、通電状態）損失
と、迅速だがソフトな（すなわち、非スナッピー）リカ
バリー特性との良好な組合わせを有するように組立てる
ことができる。
Description
【０００１】
【発明が属する技術分野】本発明は、ダイオード作用を
奏するｐ−ｎ結合を有する半導体装置に関する。
奏するｐ−ｎ結合を有する半導体装置に関する。
【０００２】
【従来の技術】高周波で動作し得るパワーダイオードに
対する要求がますます増大している。高周波でパワーダ
イオードを動作させ、かつ、必要時に通電状態と非通電
状態との間の急速な切替えを可能とするためには、ダイ
オードを構成する半導体材料は少数キャリアが寿命が短
く、それにより通電状態から非通電状態に急速に切替え
られることが好ましい。そのようなダイオードは過渡電
流と電圧スパイクを生成し好ましくない。このような現
象は「スナッピー」とも呼ばれている。これらの過渡的
スパイクを減少させるために、より長い寿命を半導体材
料に持たせる処置を施すこともできるが、それによって
大きい内部損失、すなわち熱放散がダイオード自体に生
じ、動作効率の損失をもたらす。
対する要求がますます増大している。高周波でパワーダ
イオードを動作させ、かつ、必要時に通電状態と非通電
状態との間の急速な切替えを可能とするためには、ダイ
オードを構成する半導体材料は少数キャリアが寿命が短
く、それにより通電状態から非通電状態に急速に切替え
られることが好ましい。そのようなダイオードは過渡電
流と電圧スパイクを生成し好ましくない。このような現
象は「スナッピー」とも呼ばれている。これらの過渡的
スパイクを減少させるために、より長い寿命を半導体材
料に持たせる処置を施すこともできるが、それによって
大きい内部損失、すなわち熱放散がダイオード自体に生
じ、動作効率の損失をもたらす。
【０００３】
【発明が解決しようとする課題】したがって、本発明は
１つの目的は、これらの問題を改善した半導体装置を提
供することにある。
１つの目的は、これらの問題を改善した半導体装置を提
供することにある。
【０００４】
【課題を解決するための手段】本発明の第１の態様は、
プレーナーｐｎ結合を有する半導体装置であって、その
ｐｎ結合の近傍に複数の半導体材料の領域が形成され、
これらの領域は上記結合に実質的に平行な方向に分離
し、これらの領域の少なくとも１つの領域は第１の少数
キャリア寿命を有し、この第１の少数キャリア寿命は他
の領域の第２の少数キャリア寿命より実質的に短く、よ
り大きい寿命領域の最大横断寸法が該領域内の少数キャ
リア拡散長の２倍より小さいことを特徴とする半導体装
置を提供するものである。本発明の第２の態様は、プレ
ーナーｐｎ結合を有する半導体装置であって、そのｐｎ
結合は第１の少数キャリア寿命を有する複数の半導体材
料局在化領域を有し、これらの領域は該第１の少数キャ
リア寿命より実質的に大きい第２の少数キャリア寿命を
有する半導体材料領域により隣接され、これらの領域は
該ｐｎ結合に向けてまたは通過して延び、より大きい寿
命領域の最大横断寸法が該領域内の少数キャリア拡散長
の２倍より小さいことを特徴とする半導体装置を提供す
るものである。
プレーナーｐｎ結合を有する半導体装置であって、その
ｐｎ結合の近傍に複数の半導体材料の領域が形成され、
これらの領域は上記結合に実質的に平行な方向に分離
し、これらの領域の少なくとも１つの領域は第１の少数
キャリア寿命を有し、この第１の少数キャリア寿命は他
の領域の第２の少数キャリア寿命より実質的に短く、よ
り大きい寿命領域の最大横断寸法が該領域内の少数キャ
リア拡散長の２倍より小さいことを特徴とする半導体装
置を提供するものである。本発明の第２の態様は、プレ
ーナーｐｎ結合を有する半導体装置であって、そのｐｎ
結合は第１の少数キャリア寿命を有する複数の半導体材
料局在化領域を有し、これらの領域は該第１の少数キャ
リア寿命より実質的に大きい第２の少数キャリア寿命を
有する半導体材料領域により隣接され、これらの領域は
該ｐｎ結合に向けてまたは通過して延び、より大きい寿
命領域の最大横断寸法が該領域内の少数キャリア拡散長
の２倍より小さいことを特徴とする半導体装置を提供す
るものである。
【０００５】好ましくは、上記第１の短い少数キャリア
寿命を有する材料は互いに実質的に同じ面積のセルの規
則的マトリックスの形状をなし、第２のより長い少数キ
ャリア寿命を有する介在材料により互いに分離されてい
る。さらに好ましい態様としては、上記半導体材料はシ
リコンからなるものである。この半導体装置によれば、
パワーダイオードが、小さいオン状態（すなわち、通電
状態）損失と、迅速だがソフトな（すなわち、非スナッ
ピー）リカバリー特性との良好な組合わせを有するよう
に組立てることができる。これは、単に少数キャリア寿
命が本発明の第１および第２のものの中間である材料か
らなる、より均一の半導体のものからなるものよりも満
足な結果が得られることが証明された。このようなダイ
オードの動作特性は異なる寿命の領域の相対的断面積
（ｐｎ結合の面の方向における）に依存する。
寿命を有する材料は互いに実質的に同じ面積のセルの規
則的マトリックスの形状をなし、第２のより長い少数キ
ャリア寿命を有する介在材料により互いに分離されてい
る。さらに好ましい態様としては、上記半導体材料はシ
リコンからなるものである。この半導体装置によれば、
パワーダイオードが、小さいオン状態（すなわち、通電
状態）損失と、迅速だがソフトな（すなわち、非スナッ
ピー）リカバリー特性との良好な組合わせを有するよう
に組立てることができる。これは、単に少数キャリア寿
命が本発明の第１および第２のものの中間である材料か
らなる、より均一の半導体のものからなるものよりも満
足な結果が得られることが証明された。このようなダイ
オードの動作特性は異なる寿命の領域の相対的断面積
（ｐｎ結合の面の方向における）に依存する。
【０００６】
【発明の実施の形態】以下に、本発明のを図示の実施例
を参照して説明する。図１に示すように、半導体装置ダ
イオードはｎ+ 導電型のシリコン基板１と、その上に形
成されたｎ導電型層２とからなっている。さらに、ｐ+
導電型のトップ層３がｎ導電型層２の上に形成されてい
る。その結果、層２、３間の界面にｐｎ結合５が形成さ
れている。トップ層３の上面およびシリコン基板１の裏
面には導電面が形成され、接触電極（図示しない）とし
て作用し、ダイオードに対する電気的接続がなされるよ
うになっている。比較的高い電気抵抗材料からなる層２
はドリフト領域と呼ばれている。ダイオードには局在化
したセル６が複数、設けられていて、これらはダイオー
ドを貫通して垂直に延び、したがってｐｎ結合５と交差
している。これらのセル６の組成は少数キャリア寿命が
周りの材料７のものよりも小さくなるような材料から形
成されている。図示のように、全てのセルはマトリック
ス状に規則的に配列され、それぞれが周りの材料により
囲まれている。これらのセルの囲む材料７の厚みは非常
に小さく、かつ、材料７内の少数キャリア拡散長の２倍
よりも小さい。
を参照して説明する。図１に示すように、半導体装置ダ
イオードはｎ+ 導電型のシリコン基板１と、その上に形
成されたｎ導電型層２とからなっている。さらに、ｐ+
導電型のトップ層３がｎ導電型層２の上に形成されてい
る。その結果、層２、３間の界面にｐｎ結合５が形成さ
れている。トップ層３の上面およびシリコン基板１の裏
面には導電面が形成され、接触電極（図示しない）とし
て作用し、ダイオードに対する電気的接続がなされるよ
うになっている。比較的高い電気抵抗材料からなる層２
はドリフト領域と呼ばれている。ダイオードには局在化
したセル６が複数、設けられていて、これらはダイオー
ドを貫通して垂直に延び、したがってｐｎ結合５と交差
している。これらのセル６の組成は少数キャリア寿命が
周りの材料７のものよりも小さくなるような材料から形
成されている。図示のように、全てのセルはマトリック
ス状に規則的に配列され、それぞれが周りの材料により
囲まれている。これらのセルの囲む材料７の厚みは非常
に小さく、かつ、材料７内の少数キャリア拡散長の２倍
よりも小さい。
【０００７】この例においては、通常、ダイオードが
１、８００ボルトの逆バイアスで動作するように設計さ
れ、セル６が２３０ｎｓの少数キャリア寿命を有し、周
りの材料７の少数キャリア寿命が約３μｓで、バルク拡
散長が約７０μｍとなっている。これらの層１、２、３
からなる３層装置を形成し、より大きい少数キャリア寿
命に相当する適当な導電性改質濃度にしたの後、孔開き
金属マスクが最上層３の上に乗せられる。このマスクに
対し電子が照射され、その結果、電子は露出表面領域の
みを透過し、層１、２、３のすべてを通過して延びる小
さいキャリア寿命のセル６を形成する。このようにし
て、比較的長い少数キャリア寿命、約３μｓと低い抵抗
値を有する照射されない材料部分と、比較的短い少数キ
ャリア寿命、約２３０ｎｓと比較的高い抵抗値を有する
照射されたセル部分とが形成される。
１、８００ボルトの逆バイアスで動作するように設計さ
れ、セル６が２３０ｎｓの少数キャリア寿命を有し、周
りの材料７の少数キャリア寿命が約３μｓで、バルク拡
散長が約７０μｍとなっている。これらの層１、２、３
からなる３層装置を形成し、より大きい少数キャリア寿
命に相当する適当な導電性改質濃度にしたの後、孔開き
金属マスクが最上層３の上に乗せられる。このマスクに
対し電子が照射され、その結果、電子は露出表面領域の
みを透過し、層１、２、３のすべてを通過して延びる小
さいキャリア寿命のセル６を形成する。このようにし
て、比較的長い少数キャリア寿命、約３μｓと低い抵抗
値を有する照射されない材料部分と、比較的短い少数キ
ャリア寿命、約２３０ｎｓと比較的高い抵抗値を有する
照射されたセル部分とが形成される。
【０００８】このダイオードが順方向の導通状態にある
とき、少数キャリアは主として大きい寿命領域７に集中
し、電子流はｎ- ドリフト層２とｎ+ 層１との間の界面
近くの高寿命領域７において大きい値を示す。なお、こ
の界面においては、この電子の殆どはそこに存在するホ
ールの多数と再結合している。したがって、順方向電流
は主に低抵抗領域７を通って流れ、順方向の定常状態特
性が支配的になる。領域６の存在のため、このダイオー
ドは、領域７の材料から全体的に構成されるダイオード
の場合と比較して、ｐｎ結合５近傍において蓄積電荷が
可なり少ない。
とき、少数キャリアは主として大きい寿命領域７に集中
し、電子流はｎ- ドリフト層２とｎ+ 層１との間の界面
近くの高寿命領域７において大きい値を示す。なお、こ
の界面においては、この電子の殆どはそこに存在するホ
ールの多数と再結合している。したがって、順方向電流
は主に低抵抗領域７を通って流れ、順方向の定常状態特
性が支配的になる。領域６の存在のため、このダイオー
ドは、領域７の材料から全体的に構成されるダイオード
の場合と比較して、ｐｎ結合５近傍において蓄積電荷が
可なり少ない。
【０００９】逆ブロッキングモードにおいて、ダイオー
ドは、短いキャリア寿命チャンネルの率の減少のため、
リーク電流が小さい。「スナピー」ダイオードとの比較
における逆リカバリー電圧の減少は、図１に示すダイオ
ードがドリフト層２、特に高寿命チャンネル７内のｎ-
、ｎ+ 層界面近くにおいて大きい蓄積電荷を有すると
いう事実に主に起因している。すなわち、順電圧降下の
抑制、リバース電流の抑制は低抵抗領域７の面積比率を
増大させることにより達成され、より迅速なスイッチン
グ特性は低抵抗領域７の面積比率を減少させることによ
り達成される。
ドは、短いキャリア寿命チャンネルの率の減少のため、
リーク電流が小さい。「スナピー」ダイオードとの比較
における逆リカバリー電圧の減少は、図１に示すダイオ
ードがドリフト層２、特に高寿命チャンネル７内のｎ-
、ｎ+ 層界面近くにおいて大きい蓄積電荷を有すると
いう事実に主に起因している。すなわち、順電圧降下の
抑制、リバース電流の抑制は低抵抗領域７の面積比率を
増大させることにより達成され、より迅速なスイッチン
グ特性は低抵抗領域７の面積比率を減少させることによ
り達成される。
【００１０】次に、図２を参照して説明すると、これは
本発明のドリフト電荷イクストラクション・ダイオード
（ＤＣＥ）と呼ばれるものの断面図を示している。最初
は、このダイオードは高寿命シリコンから形成され、図
１と同様に、上方ｐ層５１、ｎ- ドリフト層５２、下方
ｎ+ 層５３とからなっている。低寿命チャンネル５４
は、マスク、マスク孔あるいは窓を介しての電子照射に
より本実施例では比較的大きく形成されている。この孔
の断面形状は四角、長方形、円などでもよいが、本実施
例ではそれぞれの孔が四角に形成されている。電子線の
照射の代わりに、他の寿命変更技術を用いてもよい。例
えば、Ｐｔ、Ａｕ注入ののち、制御された急速熱アニー
ルを施してもよい。高寿命、低寿命の双方のチャンネル
幅は比較的小さく、マスキングされた高寿命チャンネル
の寸法が高寿命および低寿命領域が相互に作用すること
を許容する。高寿命チャンネル５５の２分の１の幅がそ
の領域における少数キャリア拡散長を超えないようにす
る。セルまたはチャンネルの横断寸法は約１０μｍであ
り、寿命は５００ｎｓより小さく、介在高寿命領域の横
断寸法は約５０μｍであり、寿命は０．７５μｓであ
る。その結果、このダイオードの体積の多くは高寿命の
ものとなる。この実施例において、低寿命チャンネル５
４を形成するため、１６〜２４ＭＲＡＤの照射線量が用
いられた。
本発明のドリフト電荷イクストラクション・ダイオード
（ＤＣＥ）と呼ばれるものの断面図を示している。最初
は、このダイオードは高寿命シリコンから形成され、図
１と同様に、上方ｐ層５１、ｎ- ドリフト層５２、下方
ｎ+ 層５３とからなっている。低寿命チャンネル５４
は、マスク、マスク孔あるいは窓を介しての電子照射に
より本実施例では比較的大きく形成されている。この孔
の断面形状は四角、長方形、円などでもよいが、本実施
例ではそれぞれの孔が四角に形成されている。電子線の
照射の代わりに、他の寿命変更技術を用いてもよい。例
えば、Ｐｔ、Ａｕ注入ののち、制御された急速熱アニー
ルを施してもよい。高寿命、低寿命の双方のチャンネル
幅は比較的小さく、マスキングされた高寿命チャンネル
の寸法が高寿命および低寿命領域が相互に作用すること
を許容する。高寿命チャンネル５５の２分の１の幅がそ
の領域における少数キャリア拡散長を超えないようにす
る。セルまたはチャンネルの横断寸法は約１０μｍであ
り、寿命は５００ｎｓより小さく、介在高寿命領域の横
断寸法は約５０μｍであり、寿命は０．７５μｓであ
る。その結果、このダイオードの体積の多くは高寿命の
ものとなる。この実施例において、低寿命チャンネル５
４を形成するため、１６〜２４ＭＲＡＤの照射線量が用
いられた。
【００１１】低寿命チャンネル５４は高寿命領域におけ
るｐｎ結合５６近傍の低キャリア濃度を確実にし、低リ
バース・リカバリー電荷を達成させ、同時によりソフト
なリカバリー特性のためドリフト層５２の他方の側の高
キャリア濃度を維持させる。このような特性は図３に破
線６２で示されている。なお、実線はスナッピー・ダイ
オードを表している。その動作モードのため、図２に示
すダイオードはドリフト電荷イクストラクション（ＤＣ
Ｅ）・ダイオードと呼ばれている。高寿命チャンネル５
５の横断寸法が非常に小さいため、すなわち５０μｍ未
満であるため、ダイオードは互いに平行な数個の基本ダ
イオードからなり、各基本ダイオードが場合により高あ
るいは低寿命特性を有するにも拘らず動作しない。代り
に、領域５４、５５は十分に相互作用し、高寿命領域５
５の少数電荷キャリア特性はスイッチング・フェーズの
間において低寿命領域５４により決定される。なぜなら
ば、少数キャリアの拡散長は高寿命領域５５の横断寸法
の２倍より大きいからである。すなわち、高寿命領域５
５におけるいかなる少数電荷キャリアも領域５４からの
その拡散長よりも小さい。したがって、これはダイオー
ドがオフになり、電荷キャリアが層５１と５２との間の
ｐｎ結合の空乏領域から抽出される場合において、ダイ
オードの寿命特性を全体として大きく決定する。低寿命
領域はダイオードがオフの間においてジャンクション
（結合部）近傍の蓄積電荷を抽出するのを助け、これに
よりスイッチング損失の低減および極めてソフトなリカ
バリー特性を達成させる。
るｐｎ結合５６近傍の低キャリア濃度を確実にし、低リ
バース・リカバリー電荷を達成させ、同時によりソフト
なリカバリー特性のためドリフト層５２の他方の側の高
キャリア濃度を維持させる。このような特性は図３に破
線６２で示されている。なお、実線はスナッピー・ダイ
オードを表している。その動作モードのため、図２に示
すダイオードはドリフト電荷イクストラクション（ＤＣ
Ｅ）・ダイオードと呼ばれている。高寿命チャンネル５
５の横断寸法が非常に小さいため、すなわち５０μｍ未
満であるため、ダイオードは互いに平行な数個の基本ダ
イオードからなり、各基本ダイオードが場合により高あ
るいは低寿命特性を有するにも拘らず動作しない。代り
に、領域５４、５５は十分に相互作用し、高寿命領域５
５の少数電荷キャリア特性はスイッチング・フェーズの
間において低寿命領域５４により決定される。なぜなら
ば、少数キャリアの拡散長は高寿命領域５５の横断寸法
の２倍より大きいからである。すなわち、高寿命領域５
５におけるいかなる少数電荷キャリアも領域５４からの
その拡散長よりも小さい。したがって、これはダイオー
ドがオフになり、電荷キャリアが層５１と５２との間の
ｐｎ結合の空乏領域から抽出される場合において、ダイ
オードの寿命特性を全体として大きく決定する。低寿命
領域はダイオードがオフの間においてジャンクション
（結合部）近傍の蓄積電荷を抽出するのを助け、これに
よりスイッチング損失の低減および極めてソフトなリカ
バリー特性を達成させる。
【００１２】図４は変形例を示すもので、低寿命チャン
ネルが図２のＤＣＥダイオードで得られたものよりも更
にソフトな特性を示す。マスクを用いたヘリウムまたは
プロトン照射技術を用い、注入エネルギーを制御するこ
とにより、低寿命チャンネル７４を非常に短くすること
ができ、埋込みセルの形態を採ることができる。本実施
例の場合、低寿命チャンネル７４はｐｎ結合７６に極め
て近いｎ- ドリフト層７２に位置している。この電荷抽
出はｐｎ結合７６近傍においてより集中し、図５にて破
線８２で示すように、よりソフトな特性のため、ドリフ
ト層７２の他の側（７３）近傍により多量の蓄積電荷を
残す。このダイオードは結合電荷イクストラクション・
ダイオード（ＤＣＥ）と呼ばれている。埋込みセルは層
７２に位置させる必要はなく、代りにｐ+ 層７１に、あ
るいはｐｎ結合７６自体を横切るように形成してもよ
い。これらの埋込みセルは注入効率モデファイアとして
も作用し、スイッチオフの間における電荷の横方向の再
分布のため、よりソフトなリカバリーに対しても有益に
作用する。マスクの寸法は図２のＤＣＥの場合と同様で
ある。しかし、注入プロセスはより容易である。なぜな
らば、用いられるイオン照射は、変更されない領域７７
での照射をブロックするのにそのような厚いマスクを必
要としないからである。
ネルが図２のＤＣＥダイオードで得られたものよりも更
にソフトな特性を示す。マスクを用いたヘリウムまたは
プロトン照射技術を用い、注入エネルギーを制御するこ
とにより、低寿命チャンネル７４を非常に短くすること
ができ、埋込みセルの形態を採ることができる。本実施
例の場合、低寿命チャンネル７４はｐｎ結合７６に極め
て近いｎ- ドリフト層７２に位置している。この電荷抽
出はｐｎ結合７６近傍においてより集中し、図５にて破
線８２で示すように、よりソフトな特性のため、ドリフ
ト層７２の他の側（７３）近傍により多量の蓄積電荷を
残す。このダイオードは結合電荷イクストラクション・
ダイオード（ＤＣＥ）と呼ばれている。埋込みセルは層
７２に位置させる必要はなく、代りにｐ+ 層７１に、あ
るいはｐｎ結合７６自体を横切るように形成してもよ
い。これらの埋込みセルは注入効率モデファイアとして
も作用し、スイッチオフの間における電荷の横方向の再
分布のため、よりソフトなリカバリーに対しても有益に
作用する。マスクの寸法は図２のＤＣＥの場合と同様で
ある。しかし、注入プロセスはより容易である。なぜな
らば、用いられるイオン照射は、変更されない領域７７
での照射をブロックするのにそのような厚いマスクを必
要としないからである。
【００１３】
【発明の効果】以上、本発明を特にダイオードを参照し
て説明したが、これに限らず、スイッチングおよびリカ
バリー時間が重要なｐｎ結合を有するＩＧＢＴ（Ｉｎｓ
ｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓ
ｉｓｔｏｒ）のような他の種類のパワー半導体装置にも
適用可能である。
て説明したが、これに限らず、スイッチングおよびリカ
バリー時間が重要なｐｎ結合を有するＩＧＢＴ（Ｉｎｓ
ｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓ
ｉｓｔｏｒ）のような他の種類のパワー半導体装置にも
適用可能である。
【図１】半導体ダイオードの概略図。
【図２】本発明の１態様を示す断面図。
【図３】図２に示す態様に関する線図。
【図４】本発明の１態様を示す断面図。
【図５】図４に示す態様に関する線図。
１…シリコン基板 ２…ｎ導電型層 ３…トップ層 ５…ｐｎ結合 ６…セル ７…周りの材料 ５１…上方ｐ層 ５２…ｎ- ドリフト層 ５３…下方ｎ+ 層 ５４…低寿命チャンネル ５５…高寿命チャンネル ５６…ｐｎ結合 ７２…ｎ- ドリフト層 ７４…低寿命チャンネル ７６…ｐｎ結合。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年６月１０日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
フロントページの続き (72)発明者 ムナフ ターミン ラヒモ イギリス エスティー16 ３ジェイユー, スタフォード，ビーコンサイド，メルボル ン クレセント ８ (72)発明者 ノエル ヤコブ アーズィーズ シャーマ ス イギリス エスティー17 ０エスジェイ, スタフォード，ウイーピング クロス，ス トックトン レーン 40
Claims (7)
- 【請求項１】 プレーナーｐｎ結合を有する半導体装置
であって、そのｐｎ結合の近傍に複数の半導体材料の領
域が形成され、これらの領域は上記結合に実質的に平行
な方向に分離し、これらの領域の少なくとも１つの領域
は第１の少数キャリア寿命を有し、この第１の少数キャ
リア寿命は他の領域の第２の少数キャリア寿命より実質
的に短く、より大きい寿命領域の最大横断寸法が該領域
内の少数キャリア拡散長の２倍より小さいことを特徴と
する半導体装置。 - 【請求項２】 プレーナーｐｎ結合を有する半導体装置
であって、そのｐｎ結合は第１の少数キャリア寿命を有
する複数の半導体材料局在化領域を有し、これらの領域
は該第１の少数キャリア寿命より実質的に大きい第２の
少数キャリア寿命を有する半導体材料領域により隣接さ
れ、これらの領域は該ｐｎ結合に向けてまたは通過して
延び、より大きい寿命領域の最大横断寸法が該領域内の
少数キャリア拡散長の２倍より小さいことを特徴とする
半導体装置。 - 【請求項３】 上記第１の短い少数キャリア寿命を有す
る材料が互いに実質的に同じ面積のセルの規則的マトリ
ックスの形状をなし、第２のより長い少数キャリア寿命
を有する介在材料により互いに分離されていることを特
徴とする請求項１または２記載の半導体装置。 - 【請求項４】 上記短い少数キャリア寿命を有する材料
が、より長い少数キャリア寿命を有する半導体材料の選
択された部位を照射することにより形成されたものであ
ることを特徴とする請求項３記載の半導体装置。 - 【請求項５】 上記短い寿命の領域および長い寿命の領
域が該結合部を交差することを特徴とする請求項２ない
し４のいずれかに記載の半導体装置。 - 【請求項６】 上記短い寿命の材料の領域が、該結合部
近傍のｎ型材料の領域に位置する局在化されたセルの形
態であることを特徴とする請求項２ないし４のいずれか
に記載の半導体装置。 - 【請求項７】 上記半導体材料がシリコンであることを
特徴とする請求項１ないし６のいずれかに記載の半導体
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9709642.4A GB9709642D0 (en) | 1997-05-14 | 1997-05-14 | Improvements in or relating to semiconductor devices |
| GB9709642.4 | 1997-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168123A true JPH1168123A (ja) | 1999-03-09 |
Family
ID=10812200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10142253A Pending JPH1168123A (ja) | 1997-05-14 | 1998-05-08 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0878849A3 (ja) |
| JP (1) | JPH1168123A (ja) |
| GB (1) | GB9709642D0 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004510353A (ja) * | 2000-09-29 | 2004-04-02 | オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー | 縮小された平均自由行程長を有する半導体材料の直胴部 |
| JP2014135476A (ja) * | 2012-12-12 | 2014-07-24 | Fuji Electric Co Ltd | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1172862B1 (de) * | 2000-07-10 | 2006-08-30 | ABB Schweiz AG | Verfahren zum Herstellen einer Leistungsdiode |
| JP4146645B2 (ja) | 2002-01-31 | 2008-09-10 | 三菱電機株式会社 | ｐｎ接合ダイオードの製造方法及びｐｎ接合ダイオード |
| DE102005063332B4 (de) * | 2005-05-24 | 2009-04-02 | Infineon Technologies Ag | Hochschwindigkeitsdiode und Verfahren zu ihrer Herstellung |
| EP2234144B1 (en) * | 2009-03-25 | 2018-08-22 | ABB Schweiz AG | Method for manufacturing a power semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4165517A (en) * | 1977-02-28 | 1979-08-21 | Electric Power Research Institute, Inc. | Self-protection against breakover turn-on failure in thyristors through selective base lifetime control |
| JPS58103171A (ja) * | 1981-12-15 | 1983-06-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP2596900B2 (ja) * | 1987-11-12 | 1997-04-02 | 株式会社中埜酢店 | 食品用保存剤 |
| DE59003052D1 (de) * | 1989-05-18 | 1993-11-18 | Asea Brown Boveri | Halbleiterbauelement. |
| IT1245365B (it) * | 1991-03-28 | 1994-09-20 | Cons Ric Microelettronica | Struttura integrata di dispositivo bipolare di potenza ad elevata densita' di corrente e diodo veloce e relativo processo di fabbricazione |
| DE19609244A1 (de) * | 1996-03-09 | 1997-09-11 | Asea Brown Boveri | Schnelle soft-recovery Halbleiterdiode |
-
1997
- 1997-05-14 GB GBGB9709642.4A patent/GB9709642D0/en active Pending
-
1998
- 1998-05-05 EP EP98303505A patent/EP0878849A3/en not_active Withdrawn
- 1998-05-08 JP JP10142253A patent/JPH1168123A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004510353A (ja) * | 2000-09-29 | 2004-04-02 | オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー | 縮小された平均自由行程長を有する半導体材料の直胴部 |
| JP2014135476A (ja) * | 2012-12-12 | 2014-07-24 | Fuji Electric Co Ltd | 半導体装置 |
| US9985090B2 (en) | 2012-12-12 | 2018-05-29 | Fuji Electric Co., Ltd. | Semiconductor device with low lifetime region |
| US10535729B2 (en) | 2012-12-12 | 2020-01-14 | Fuji Electric Co., Ltd. | Semiconductor device with low lifetime region |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0878849A3 (en) | 1999-10-20 |
| EP0878849A2 (en) | 1998-11-18 |
| GB9709642D0 (en) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1967868B (zh) | 半导体装置及其制造方法 | |
| CN111129135B (zh) | 半导体装置 | |
| JP4843253B2 (ja) | 電力用半導体装置 | |
| KR102883617B1 (ko) | 넓은 밴드갭 단극성/쌍극성 트랜지스터 | |
| JPH0758332A (ja) | 半導体装置 | |
| CN117219665A (zh) | 一种门极换流晶闸管芯片及晶闸管 | |
| US9806152B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
| US5861638A (en) | Insulated gate bipolar transistor | |
| US5387805A (en) | Field controlled thyristor | |
| JPH098301A (ja) | 電力用半導体装置 | |
| US5352910A (en) | Semiconductor device with a buffer structure | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP2851026B2 (ja) | 高速ダイオード | |
| JP3571353B2 (ja) | 半導体装置 | |
| CN101228635B (zh) | 功率半导体器件 | |
| JPH1168123A (ja) | 半導体装置 | |
| JPH11251573A (ja) | 半導体装置 | |
| JP4044735B2 (ja) | バイポーラ高電圧電力素子 | |
| JPH02100367A (ja) | 縦型伝導度変調型ｍｏｓｆｅｔ | |
| JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP2003078139A (ja) | 電力用半導体装置 | |
| US20180006120A1 (en) | Insulated gate turn-off device with hole injector for faster turn off | |
| JP3214236B2 (ja) | 半導体装置及び電力変換装置 | |
| JP4467717B2 (ja) | 主電極短絡型半導体装置 |