JPS58103171A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58103171A JPS58103171A JP56202924A JP20292481A JPS58103171A JP S58103171 A JPS58103171 A JP S58103171A JP 56202924 A JP56202924 A JP 56202924A JP 20292481 A JP20292481 A JP 20292481A JP S58103171 A JPS58103171 A JP S58103171A
- Authority
- JP
- Japan
- Prior art keywords
- time
- layer
- turn
- junction
- shortening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に高周波サイリスタのターンオ
フ時間とオン損失のトレードオフの改善に関する。
フ時間とオン損失のトレードオフの改善に関する。
周知のように、ｓ６周波サイリスクにおいては、極めて
短いターンオフ時間と極めて小さいオン損失の両方を１
４時に実現しなければｔらない。従来、短いターンオフ
時間を実現するために檎々の方法が試みられているが、
サイリスクエレメントに重金属をドープする方法や放射
線を照射する方法等が有効な手段として用いられている
。
短いターンオフ時間と極めて小さいオン損失の両方を１
４時に実現しなければｔらない。従来、短いターンオフ
時間を実現するために檎々の方法が試みられているが、
サイリスクエレメントに重金属をドープする方法や放射
線を照射する方法等が有効な手段として用いられている
。
以下、ゲート補助ターンオアサイリスタ（以下ＧＡ’ｒ
Ｔと略す）を例にとって説明する・ｌ１ｇ１図はＧＡＴ
Ｔの断面図である。図中、（１）はｐ型のエイツク層（
ＰＩ）、（２）はｎｇのベース層（ｎＢ）、（３）はｐ
型のベース層（ＰＲ）、（４）はｎＪｉｌｌのエミツタ
層（ｎＩ）であ、る。
Ｔと略す）を例にとって説明する・ｌ１ｇ１図はＧＡＴ
Ｔの断面図である。図中、（１）はｐ型のエイツク層（
ＰＩ）、（２）はｎｇのベース層（ｎＢ）、（３）はｐ
型のベース層（ＰＲ）、（４）はｎＪｉｌｌのエミツタ
層（ｎＩ）であ、る。
嬉宛図はこのＧＡＴＴアノ−トムとカソードＸ間の電圧
、電流波形である。
、電流波形である。
いま、このＧＡＴＴがターンオフするときを考える。
外部転ｆｉｔｇ１Ｍによりム一に間の主電流１ムＩがし
やｔ＃され、スイッチｓＷ−が閉じられ、Ｇ−に間に逆
バイアスが加えられた状膳でム一に間に轡印加襦圧Ｖが
加えられると、導通時に蓄４１Ｉされた！！ｉ留キャリ
ア１Ｄと再印加電圧上昇率ｄＶ／ｄｔによる置位電Ｉｔ
’ｄｉｅが、、ｎ１層（４）下Ｏｐｘ層（３）ｌｌｉ
ｔ、１：ゲート電極Ｇに吸出される。このため、このＧ
ＡＴＴはターンオフする。しかし、ム一に間の主電流１
ム！がＯになったときから再印加電圧が加えられるまで
の時間１ｏが短くなってくると、短時間に残留キャリア
ＩＤと変位＠（ｐｉ ”ｔ３１ａがｎ１層（４）下Ｏｐ
ｓ Ｉｆ （ａ） Ｏｌｋ ＫＲを通して流れるため、
瞬間的に大きな電圧降下を生じる。この鴫圧締下はＣｋ
−に閾の逆バイアスを打消すように働くため、接合Ｊａ
４１ｍバイアスされる。接合Ｊａが順バイアスされると
、ｎ１層（４）から電子の注入が始まり、このＧＡＴＴ
はターンオフ失敗する。通常のａｖ／ａｔに対して、１
Ｄはｌａｓの約１０倍ｍｍ大きいため、ターンオフ時間
がｐ、層（８）の中ヤリアライフタイムに近づいてくる
と、１Ｄを短時間に再結合により消滅させなければ、タ
ーンオフ時間を短縮することがで命ない、この九め、従
来より、金、白金等の重金属をドープしたり、放射線を
照射して、接合Ｊ愈近傍のライフタイムを小す＜シてい
る。しかし、従来のように接合Ｊ、近傍全面にわたって
ライフタイムを短くすると、オン電圧が増大するという
欠点があシ、−室以上ライフタイムを短くすることが１
−であった。
やｔ＃され、スイッチｓＷ−が閉じられ、Ｇ−に間に逆
バイアスが加えられた状膳でム一に間に轡印加襦圧Ｖが
加えられると、導通時に蓄４１Ｉされた！！ｉ留キャリ
ア１Ｄと再印加電圧上昇率ｄＶ／ｄｔによる置位電Ｉｔ
’ｄｉｅが、、ｎ１層（４）下Ｏｐｘ層（３）ｌｌｉ
ｔ、１：ゲート電極Ｇに吸出される。このため、このＧ
ＡＴＴはターンオフする。しかし、ム一に間の主電流１
ム！がＯになったときから再印加電圧が加えられるまで
の時間１ｏが短くなってくると、短時間に残留キャリア
ＩＤと変位＠（ｐｉ ”ｔ３１ａがｎ１層（４）下Ｏｐ
ｓ Ｉｆ （ａ） Ｏｌｋ ＫＲを通して流れるため、
瞬間的に大きな電圧降下を生じる。この鴫圧締下はＣｋ
−に閾の逆バイアスを打消すように働くため、接合Ｊａ
４１ｍバイアスされる。接合Ｊａが順バイアスされると
、ｎ１層（４）から電子の注入が始まり、このＧＡＴＴ
はターンオフ失敗する。通常のａｖ／ａｔに対して、１
Ｄはｌａｓの約１０倍ｍｍ大きいため、ターンオフ時間
がｐ、層（８）の中ヤリアライフタイムに近づいてくる
と、１Ｄを短時間に再結合により消滅させなければ、タ
ーンオフ時間を短縮することがで命ない、この九め、従
来より、金、白金等の重金属をドープしたり、放射線を
照射して、接合Ｊ愈近傍のライフタイムを小す＜シてい
る。しかし、従来のように接合Ｊ、近傍全面にわたって
ライフタイムを短くすると、オン電圧が増大するという
欠点があシ、−室以上ライフタイムを短くすることが１
−であった。
本発明は仁のような点に鑑みてなされたもので、オン電
圧の増大を極力抑えながらターンオフ時間を短縮した半
導体装置を提供するものである。
圧の増大を極力抑えながらターンオフ時間を短縮した半
導体装置を提供するものである。
以下、この発明の実施例について説明する。
出発シリコンウェハとして比抵抗３０〜４５０−ａｍの
ものを使用してＧＡＴＴを作成し九。１８３図において
、（５）はライフタイムを短−する鎖酸を示している。
ものを使用してＧＡＴＴを作成し九。１８３図において
、（５）はライフタイムを短−する鎖酸を示している。
（ａ）はｎ１層（４）の中心からの距離、（ｂ）はｎ１
層（４）の幅のび２である。この実施例では、ライフタ
イムを短縮するのに金を使用し、カソード面からよく知
られたフォトエツチングの方法で選択的に金拡散を行っ
た。実験は、比ａ／ｂを櫨々かえ、金拡散１縦を変化さ
せ（８００〜９００℃）た＠ａｇ４図は、ターンオフ時
間ｔｑとオン電圧Ｖ！との相関を示す実験結果である。
層（４）の幅のび２である。この実施例では、ライフタ
イムを短縮するのに金を使用し、カソード面からよく知
られたフォトエツチングの方法で選択的に金拡散を行っ
た。実験は、比ａ／ｂを櫨々かえ、金拡散１縦を変化さ
せ（８００〜９００℃）た＠ａｇ４図は、ターンオフ時
間ｔｑとオン電圧Ｖ！との相関を示す実験結果である。
図中、（４）は従来のようにカソード全面から金拡散し
たものである。俤）はめ−ｖ３にしたもの、（Ｃ）はａ
／ｂ−し僧にしたもの、Φ）はａ／ｂ−１／３にしたも
のである。ＣＢ）ではほとんど改番効果がみられないが
ｓ （’） ＊φ）では−着な効果がみられた。
たものである。俤）はめ−ｖ３にしたもの、（Ｃ）はａ
／ｂ−し僧にしたもの、Φ）はａ／ｂ−１／３にしたも
のである。ＣＢ）ではほとんど改番効果がみられないが
ｓ （’） ＊φ）では−着な効果がみられた。
以上のことから、ターンオフ時１４が接合Ｊ、近傍の２
イアタイムに近づくと、”ｍ１ｌｌ（４１の周辺よりも
中心近くのライフタイムの短縮がターンオフ時間の短縮
に大きく寄与していることがわかる。
イアタイムに近づくと、”ｍ１ｌｌ（４１の周辺よりも
中心近くのライフタイムの短縮がターンオフ時間の短縮
に大きく寄与していることがわかる。
以上述べてＩｋたことから明らかなように、本発明はＧ
ＡＴＴのみならず、通常のＡ１４ｄｌ！サイリスク。
ＡＴＴのみならず、通常のＡ１４ｄｌ！サイリスク。
ゲートターンオアサイリスク（ＧＴＯ）、Ｉ−ランジス
タ等のターンオフ時間の短縮に有効であることがわかる
。また、使用するドーピング材料は金だけでなく白金等
の重金属でも有効である。また、放射線の照射によって
もｌ司様な効果が得られること＆ツ明らかである。
タ等のターンオフ時間の短縮に有効であることがわかる
。また、使用するドーピング材料は金だけでなく白金等
の重金属でも有効である。また、放射線の照射によって
もｌ司様な効果が得られること＆ツ明らかである。
１１１＠はゲート補助ターンオフサイリスクの要部Ｗｒ
面図、第２図はその動作を説明するための電圧 ’４流
流形形、′ｓ３図はこの発明の一実施例を示すｌｌＩｌ
部断面図、ｇ４図は本発明の効果を示すターンオフ時１
４とオン電圧の相関図である。 図において、”（２）は纂１卓導体層、（３）は１１！
２半導体層、（４）はｇ３半導体層、（ｂ］はライフタ
イム短縮−戚、（６）は編３半導体層の中心である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛 野 信 − 第１図 第２図 “−ｍ−−１１−′ 第３図 番 第４図 −Ｖｒ （ｖ）
面図、第２図はその動作を説明するための電圧 ’４流
流形形、′ｓ３図はこの発明の一実施例を示すｌｌＩｌ
部断面図、ｇ４図は本発明の効果を示すターンオフ時１
４とオン電圧の相関図である。 図において、”（２）は纂１卓導体層、（３）は１１！
２半導体層、（４）はｇ３半導体層、（ｂ］はライフタ
イム短縮−戚、（６）は編３半導体層の中心である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛 野 信 − 第１図 第２図 “−ｍ−−１１−′ 第３図 番 第４図 −Ｖｒ （ｖ）
Claims (1)
- １１１１１４ｍ形の＃Ｉｌ半導体層と、この＃１１半４
体層に第１ Ｐｎ接合を介して瞬接する第２導゛罐形の
第２半導体層と、この第２半導体層内に１Ｉｊｉ ｐｎ
接合を介して画成され７１１１導電形のＸＩ３半導体層
とを備え、上記＃Ｉ３半導体層の中心から上記１１１３
半導体層の幅の１層４以内の領域に相対する上記１Ｉｌ
ｐｎ接合近傍のキャリアライフタイムを他の一城のそれ
より短縮した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202924A JPS58103171A (ja) | 1981-12-15 | 1981-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202924A JPS58103171A (ja) | 1981-12-15 | 1981-12-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58103171A true JPS58103171A (ja) | 1983-06-20 |
Family
ID=16465409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202924A Pending JPS58103171A (ja) | 1981-12-15 | 1981-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103171A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4710792A (en) * | 1984-04-17 | 1987-12-01 | Mitsubishi Denki Kabushiki Kaisha | Gate turn-off thyristor |
| EP0878849A3 (en) * | 1997-05-14 | 1999-10-20 | Mitel Semiconductor Limited | Power diode |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174586A (en) * | 1974-12-24 | 1976-06-28 | Mitsubishi Electric Corp | Handotaisochi oyobi sonoseizoho |
| JPS5267983A (en) * | 1975-12-04 | 1977-06-06 | Mitsubishi Electric Corp | Semiconductor unit |
-
1981
- 1981-12-15 JP JP56202924A patent/JPS58103171A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174586A (en) * | 1974-12-24 | 1976-06-28 | Mitsubishi Electric Corp | Handotaisochi oyobi sonoseizoho |
| JPS5267983A (en) * | 1975-12-04 | 1977-06-06 | Mitsubishi Electric Corp | Semiconductor unit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4710792A (en) * | 1984-04-17 | 1987-12-01 | Mitsubishi Denki Kabushiki Kaisha | Gate turn-off thyristor |
| EP0878849A3 (en) * | 1997-05-14 | 1999-10-20 | Mitel Semiconductor Limited | Power diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605830B1 (en) | Power semiconductor device including an IGBT with a MOS transistor as a current suppressing device incorporated therein | |
| JP3004077B2 (ja) | 非常に深い濃度増加領域を備えたパワートランジスタデバイス | |
| US4281336A (en) | Thyristor element with short turn-off time and method for producing such element | |
| JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
| JP6806213B2 (ja) | 半導体素子 | |
| JPS60231363A (ja) | ゲ−トタ−ンオフサイリスタの製造方法 | |
| US4224083A (en) | Dynamic isolation of conductivity modulation states in integrated circuits | |
| JP2002026341A (ja) | 半導体装置及びその製造方法 | |
| US6218683B1 (en) | Diode | |
| JP2010177361A (ja) | ソフトリカバリーダイオード | |
| Levinshtein et al. | Turn-on process in 4H-SiC thyristors | |
| JP3046352B2 (ja) | 高速ターンオフサイリスタ構造 | |
| US6388306B1 (en) | Semiconductor device with rapid reverse recovery characteristic | |
| JPS586312B2 (ja) | ハンドウタイセイギヨソウチ | |
| JP2724204B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JPH01236653A (ja) | サイリスタ | |
| JPS5938056Y2 (ja) | 半導体開閉装置 | |
| JPH0548083A (ja) | 電力用半導体素子 | |
| JPH07176720A (ja) | 電界緩和分離構造を有する逆導通型サイリスタ | |
| JPH06291320A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2679292B2 (ja) | 半導体素子の製造方法 | |
| US9564541B2 (en) | Diode with insulated anode regions | |
| JPS60189261A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0416443Y2 (ja) |