JPH1168143A - 半導体積層デバイスおよびその製造方法 - Google Patents

半導体積層デバイスおよびその製造方法

Info

Publication number
JPH1168143A
JPH1168143A JP9224125A JP22412597A JPH1168143A JP H1168143 A JPH1168143 A JP H1168143A JP 9224125 A JP9224125 A JP 9224125A JP 22412597 A JP22412597 A JP 22412597A JP H1168143 A JPH1168143 A JP H1168143A
Authority
JP
Japan
Prior art keywords
layer
collector
mesa
emitter
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9224125A
Other languages
English (en)
Inventor
Mikio Mori
幹雄 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9224125A priority Critical patent/JPH1168143A/ja
Publication of JPH1168143A publication Critical patent/JPH1168143A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 全体をポリイミドで被覆することなく、か
つ、エアブリッジ型の配線電極を用いずに各コンタクト
電極に配線電極を接続することができる半導体積層デバ
イスの構造、および、その製造方法を提供することが課
題である。 【解決手段】 基板10上に、サブコレクタ層11、コレク
タ層12、ベース層13、エミッタ層14が順に積層して構成
され、各メサの表面は絶縁膜20に被膜されている。絶縁
膜20には、サブコレクタ層11の上、ベース層13の上、そ
してエミッタ層14の上にそれぞれ第１、第２、第３の開
口部21,22,23が形成されている。サブコレクタ層11、ベ
ース層13、エミッタ層14には、各開口部21,22,23を介し
てコンタクト電極30,31,32が被着されている。各コンタ
クト電極には、各メサが順メサとなる方向に絶縁膜20に
沿って引き出された複数の配線電極40,41,42が接続され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数の半導体層
を積層して構成されるフォトトランジスタ等の半導体積
層デバイスの構造、および製造方法に関する。
【０００２】
【従来の技術】従来のヘテロ接合バイポーラフォトトラ
ンジスタは、図９に示されるように、インジウムリンIn
Pの基板10上に、サブコレクタ層11、コレクタ層12、ベ
ース層13、エミッタ層14が順に積層され、サブコレクタ
層11、ベース層13、エミッタ層14にそれぞれコンタクト
電極30,31,32を介して配線電極41,42を接続して構成さ
れる。なお、サブコレクタ層11の電極30への配線電極は
図示省略されている。
【０００３】これらの層は、全体としてポリイミド50に
より被覆され、配線電極41,42が配される表面は平坦化
されている。サブコレクタ層11はサブコレクタメサＡを
構成し、コレクタ層12とベース層13とは一体にベース・
コレクタメサＢを構成し、さらにエミッタ層14はエミッ
タメサＣを構成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術のように全体をポリイミド50で被覆すると、
フォトトランジスタの静電容量が大きくなり、応答性の
良い高速なフォトトランジスタを構成することが困難で
ある。一方、エアブリッジ型の配線電極を用いた場合に
は、配線前に枕レジストを形成し、配線後にこれを除去
する必要があり、工程数が多く複雑である上、ポリイミ
ドで平坦化された場合と比較して配線電極の強度が構造
的に弱いため、パッケージ化等の後工程で破損する可能
性がある。
【０００５】この発明は、上述した従来技術の課題に鑑
みてなされたものであり、全体をポリイミドで被覆する
ことなく、かつ、エアブリッジ型の配線電極を用いずに
各コンタクト電極に配線電極を接続することができる半
導体積層デバイスの構造、および、その製造方法を提供
することを目的とする。
【０００６】
【課題を解決するための手段】この発明にかかる半導体
積層デバイスは、基板上に積層されて複数のメサを形成
する複数の半導体層と、各メサの表面を被覆する絶縁膜
と、各半導体層の境界面と平行な部分で各メサ毎に絶縁
膜に形成された開口部と、開口部を介して各半導体層に
被着された複数のコンタクト電極と、各コンタクト電極
に接続され、各メサが順メサとなる方向に絶縁膜に沿っ
て引き出された複数の配線電極とを備えることを特徴と
する。
【０００７】各配線電極は、基板に形成されたオリエン
テーションフラットに対して垂直な方向に、ミラー指数
(1,1,1)、(1,-1,-1)の少なくともいずれか一方に規定さ
れる面に沿って引き出すことにより、各メサが順メサと
なる方向に一致させることができる。
【０００８】上記の構造がヘテロ接合バイポーラフォト
トランジスタに適用される場合には、複数の半導体層
は、基板側から順に、ｎ型のサブコレクタ層と、ｎ型の
コレクタ層と、ｐ型のベース層と、ｎ型のエミッタ層と
を含み、開口部は、エミッタ層、ベース層、サブコレク
タ層に接する部分に形成される。
【０００９】サブコレクタ層、コレクタ層、ベース層
は、いずれもインジウムガリウム砒素(InGaAs)により形
成することができ、エミッタ層はインジウムリン(InP)
により形成することができる。インジウムガリウム砒素
により形成される層は、過酸化水素／リン酸系水溶液に
よりエッチングでき、インジウムリンにより形成される
層は、塩酸／リン酸系水溶液によりエッチングできる。
各層をそれぞれ対応する水溶液でエッチングすると、上
記のオリエンテーションフラットに垂直な方向が順メ
サ、平行な方向が逆メサとなる。
【００１０】ベース層上の開口部およびこの開口部を介
してベース層に被着されるベースコンタクト電極は、エ
ミッタ層に接するエミッタコンタクト電極から引き出さ
れた配線電極が形成される領域を除いてほぼリング状に
形成されることが望ましい。また、サブコレクタ層上の
開口部およびこの開口部を介してサブコレクタ層に被着
されるサブコレクタコンタクト電極は、エミッタコンタ
クト電極およびベースコンタクト電極から引き出された
各配線電極が形成される領域を除いてほぼリング状に形
成されることが望ましい。この場合、エミッタコンタク
ト電極およびベースコンタクト電極に接続される各配線
電極は、同一方向に引き出すことが望ましい。
【００１１】また、この発明にかかる半導体積層デバイ
スの製造方法は、基板上に複数の半導体層を順に形成す
る膜層成長段階と、各半導体層を順にエッチングするこ
とにより複数のメサを形成するメサ形成段階と、各メサ
の表面を絶縁膜で被膜する被膜段階と、各半導体層の境
界面と平行な部分で絶縁膜の複数箇所に開口部を形成す
る開口部形成段階と、開口部を介して絶縁膜に接する半
導体層にそれぞれコンタクト電極を被着するコンタクト
電極被着段階と、各メサが順メサとなる方向に絶縁膜に
沿って配線電極を配線することにより、配線電極をコン
タクト電極に接続する配線電極接続段階とを含み、上記
の各段階が順に実行されることを特徴とする。
【００１２】配線電極接続段階では、各配線電極を、基
板に形成されたオリエンテーションフラットに対して垂
直な方向に、ミラー指数(1,1,1)、(1,-1,-1)の少なくと
もいずれか一方に規定される面に沿って引き出すことに
より、各メサが順メサとなる方向に一致させることがで
きる。
【００１３】本発明の製造方法によりヘテロ接合バイポ
ーラフォトトランジスタを製造する場合には、膜層成長
段階では、基板上にｎ型のサブコレクタ層、ｎ型のコレ
クタ層、ｐ型のベース層、ｎ型のエミッタ層が順に形成
され、開口部形成段階では、開口部がエミッタ層、ベー
ス層、サブコレクタ層に接する部分に形成される。
【００１４】
【発明の実施の形態】以下、この発明にかかる半導体積
層デバイスおよびその製造方法の実施形態を説明する。
実施形態は、この発明を適用した半導体デバイスとし
て、ヘテロ接合バイポーラフォトトランジスタを例とし
ている。最初に、図１〜図３に基づいて実施形態のヘテ
ロ接合バイポーラフォトトランジスタの構造を説明し、
続いて、その製造方法について説明する。図２は平面図
であり、図１は図２のＩ−Ｉ線に沿う断面図である。
【００１５】実施形態のヘテロ接合バイポーラフォトト
ランジスタは、図１に示されるように、半絶縁性のイン
ジウムリンInPの基板10上に、ｎ型のインジウムガリウ
ム砒素から成るサブコレクタ層(n++-InGaAs)11、ｎ型の
インジウムガリウム砒素から成るコレクタ層(n--InGaA
s)12、ｐ型のインジウムガリウム砒素から成るベース層
(p+-InGaAs)13、ｎ型のインジウムリンから成るエミッ
タ層(n++-InP)14が順に積層して構成される。サブコレ
クタ層11はサブコレクタメサＡを構成し、コレクタ層12
とベース層13とは一体にサブコレクタメサＡより小径の
ベース・コレクタメサＢをサブコレクタ層11上で構成
し、さらにエミッタ層14は最も小径のエミッタメサＣを
ベース層13上で構成する。
【００１６】なお、エミッタ層14、ベース層13、コレク
タ層12は、平面図である図２に示されるようにそれぞれ
平面形状が円形となるように形成されている。サブコレ
クタ層11は、平面が円形の部分11aと、この円形部分11a
の外縁の一箇所から径方向に引き出された引出し部11b
とから全体として鍵穴型に形成されている。引出し部11
bは、円形部分11aに連続する平面長方形の部分と、この
長方形の部分の先端に形成された正方形状のパット部分
とから構成されている。各層の厚さは、エミッタ層14が
０．３μｍ、ベース層13が０．２μｍ、コレクタ層12が
２．０μｍ、サブコレクタ層11が０．５μｍである。し
たがって、最も段差の大きいメサは、ベース・コレクタ
メサＢの２．２μｍである。
【００１７】各メサの表面は、チッ化ケイ素(SiNx)から
成る絶縁膜20により被膜されており、この絶縁膜20に
は、各半導体層の境界面と平行な部分において、膜を貫
通する第１、第２、第３の開口部21,22,23が形成されて
いる。第１の開口部21は、サブコレクタメサＡの形状に
合わせてサブコレクタ層11上に形成されており、ベース
・コレクタメサＢの周囲に形成されたほぼリング状の部
分と、サブコレクタ層11の引出し部11bに延びる直線状
の部分とから成る。第２の開口部22は、ベース層13上に
おいて、エミッタメサＣの周囲にほぼリング状に形成さ
れている。そして、第３の開口部23は、エミッタ層14上
においてリング状に形成されている。
【００１８】ｎ型のサブコレクタ層11には、AuGe/Ni/Au
を合金化して構成されるオーミック電極としてのコレク
タコンタクト電極30が第１の開口部21を介して被着され
ている。このコレクタコンタクト電極30は、第１の開口
部21が形成された部分にほぼ一致して、すなわち、ベー
ス・コレクタメサＢの周囲のほぼリング状の部分、そし
てサブコレクタ層11の引出し部11bに形成されている。
【００１９】ｐ型のベース層13には、Ti/Pt/Auから形成
されるオーミック電極としてのベースコンタクト電極31
が、第２の開口部22を介して被着されている。さらに、
ｎ型のエミッタ層14には、AuGe/Ni/Auを合金化して構成
されるオーミック電極としてのエミッタコンタクト電極
32が第３の開口部23を介して被着されている。
【００２０】各コンタクト電極には、それぞれ配線電極
が接続されている。配線電極は、各メサが順メサとなる
方向に絶縁膜20に沿って引き出されている。この例で
は、ベースコンタクト電極31に接続されたベース配線電
極41と、エミッタコンタクト電極32に接続されたエミッ
タ配線電極42とが図１、図２中の左側に引き出されてい
る。これらの配線電極41,42が引き出された方向は、後
述するオリエンテーションフラットに対して垂直な方向
であり、この方向においては、各メサの外周面は、ミラ
ー指数(1,1,1)に規定される結晶面が露出している。
【００２１】コレクタコンタクト電極30に接続されたコ
レクタ配線電極40は、ベース／エミッタ配線電極41,42
とは180度異なる方向、すなわち、図１中の右側に引き
出されている。ただし、コレクタ配線電極40は、他の配
線電極のようにメサを越えて配線されない。このため、
コレクタ配線電極40は、メサの形状にかかわりなく、い
ずれの方向に引き出すことも可能である。
【００２２】なお、第１の開口部21とこの開口部を介し
て被着されるコレクタコンタクト電極30は、絶縁膜20に
沿わせてエミッタ/ベース配線電極42,41を引き出すた
め、ベース・コレクタメサＢの周囲の部分では完全なリ
ング状でなく、配線電極42,41が通過する部分を除いて
形成されている。同様に、第２の開口部22とこの開口部
を介して被着されるベースコンタクト電極31は、絶縁膜
20に沿わせてエミッタ配線電極42を引き出すため、完全
なリング状でなく、配線電極42が通過する部分を除いて
形成されている。すなわち、各配線電極が通過する部分
は、絶縁膜20に覆われた状態であり、コンタクト電極は
形成されていない。
【００２３】ここで、エッチングにより得られるメサの
断面形状について説明する。ウェハーにメサを形成する
ためにエッチングする場合、結晶の種類、方向性、エッ
チング液(またはガス)の種類によりエッチングの進み方
が異なり、メサの側面形状が変化する。この明細書にお
いて、「順メサ」は、断面形状がエッチングの進行方向
に沿って広がる下底が長い台形状のメサの側面形状、
「逆メサ」は、断面形状がエッチングの進行方向に沿っ
て狭くなる上底が長い台形状の部分を含むメサの側面形
状をいうものとする。実施形態では、インジウムガリウ
ム砒素InGaAsにより形成されるサブコレクタ層11、コレ
クタ層12、ベース層13は、過酸化水素／リン酸(H2O2/H3
PO4)系水溶液によりエッチングされ、インジウムリンIn
Pにより形成されるエミッタ層14は、塩酸／リン酸(HCl/
H3PO4)系水溶液によりエッチングされて形成される。
【００２４】図３は、ウェハーＷ内の円形の領域をマス
クして他の領域を上記の条件でエッチングした場合のメ
サの形状を示す。ウェハーＷに形成されたオリエンテー
ションフラットＯＦは、図３(A)に示されるように、ミ
ラー指数(0,-1,-1)で規定され、ウェハーＷの表面は、
ミラー指数(1,0,0)により規定される。基板10上に積層
された半導体層11〜14をエッチングすると、オリエンテ
ーションフラットＯＦに対して垂直な方向の断面は、イ
ンジウムリン層、インジウムガリウム砒素層共に図３
(B)に示されるように順メサとなる。すなわち、オリエ
ンテーションフラットＯＦの反対側では図３(B)に示す
ようにミラー指数(1,1,1)の面が形成され、ＯＦ側では
(1,-1,-1)の面が形成される。
【００２５】一方、オリエンテーションフラットＯＦに
平行な方向では、図３(C)に示すように、インジウムリ
ン層ではエッチングの進行方向に沿ってサイドエッチン
グの幅が大きくなる単純な逆メサとなり、インジウムガ
リウム砒素層では、エッチングの進行方向に沿って中間
部でサイドエッチングの幅が最大となる２段階の逆メサ
となる。すなわち、図３(A)の上側となる側面では、イ
ンジウムリン(InP)層にはミラー指数(-1,1,-1)となる
面、インジウムガリウム砒素(InGaAs)層にはミラー指数
(-1,1,-1)、(1,1,-1)の２つの面が形成される。図３(A)
の下側となる側面では、インジウムリン(InP)層にはミ
ラー指数(-1,-1,1)となる面、インジウムガリウム砒素
(InGaAs)層にはミラー指数(-1,-1,1)、(1,-1,1)の２つ
の面が形成される。
【００２６】図１に示されるように各メサに沿って配線
電極を形成する場合、逆メサの部分では面がオーバーハ
ングしているために配線電極が良好に形成できず、断線
の虞がある。これに対して、順メサの部分では配線電極
41,42は良好に形成でき、断線の可能性も小さい。そこ
で、実施形態では、配線電極41,42を各メサが順メサと
なる方向、すなわち、この例ではオリエンテーションフ
ラットＯＦに対して垂直な方向に引き出している。
【００２７】次に、実施形態のヘテロ接合バイポーラフ
ォトトランジスタの製造方法について説明する。製造段
階は、図４のフローチャートに示されるように、インジ
ウムリンの基板10上にサブコレクタ層11、コレクタ層1
2、ベース層13、エミッタ層14からなるエピタキシャル
構造を形成する膜層成長段階S1と、フォトリソグラフィ
工程とエッチング工程とを繰り返すことにより各メサA,
B,Cを形成するメサ形成段階S2と、各メサの表面を絶縁
膜20で被膜する被膜段階S3と、絶縁膜20に第１、第２、
第３の開口部21,22,23を形成する開口部形成段階S4と、
これらの開口部を介してサブコレクタ層11、ベース層1
3、エミッタ層14にそれぞれコンタクト電極30,31,32を
被着するコンタクト電極被着段階S5と、絶縁膜20の表面
に沿って配線電極を配線することにより、配線電極を各
コンタクト電極30,31,32に接続する配線電極接続段階S6
とに分かれる。以下、これらの各段階について順に説明
する。
【００２８】膜層成長段階S1では、予め(1,0,0)面を平
面とし、かつ、(0,-1,-1)面と平行なオリエンテーショ
ンフラットＯＦを有する円盤型に形成された基板10に対
して、有機金属化学気相堆積(MOCVD)法を用いてｎ型、
ｎ型、ｐ型の３層のインジウムガリウム砒素層(サブコ
レクタ層11、コレクタ層12、ベース層13)、ｎ型のイン
ジウムリン層(エミッタ層14)を順次積層し、図５に示す
ようなウェハーＷを構成する。原料ガスとしては、In(C
H3)3, Ga(CH3)3, PH3, AsH3が用いられ、ドーパントガ
スとしてｎ型の層にはSi2H6、ｐ型の層にはZn(CH3)2が
用いられる。
【００２９】メサ形成段階S2は、エミッタメサＣを形成
する第１段階と、ベース・コレクタメサＢを形成する第
２段階と、サブコレクタメサＡを形成する第３段階との
３つの段階を含む。
【００３０】メサ形成の第１段階では、最も表面に形成
されたエミッタ層14上にチッ化ケイ素SiNxあるいは酸化
ケイ素SiOx等の絶縁膜を形成し、この絶縁膜上にレジス
トを塗布してフォトリソグラフィ工程及びエッチング工
程を経て絶縁膜にマスクパターンを転写し、その後、レ
ジストを剥離し、絶縁膜をマスクとして円形状にエミッ
タ層14が残るよう塩酸、リン酸等のエッチング液を用い
てエッチングを行い、その後、絶縁膜を除去する。
【００３１】メサ形成の第２段階では、エミッタメサＣ
の上面及び側面と、ベース層13の上面とにレジストを塗
布し、このレジストを所定のパターンで露光・現像し、
現像されたレジストをマスクとして周囲の領域をリン酸
／過酸化水素水溶液でサブコレクタ層11の上面まで円形
状にエッチングしてベース・コレクタメサＢを形成す
る。上述したように、エミッタメサＣ、ベース・コレク
タメサＢは共にオリエンテーションフラットＯＦと垂直
な方向が順メサ、平行な方向が逆メサとなる。
【００３２】メサ形成の第３段階では、エミッタメサＣ
とベース・コレクタメサＢの上面及び側面と、サブコレ
クタ層11の上面とにレジストを塗布し、このレジストを
所定のパターンで露光・現像し、現像されたレジストを
マスクとして周囲の領域をリン酸／過酸化水素水溶液で
エッチングしてサブコレクタメサＡを形成する。図６
は、３段階のメサ形成段階が終了した時点での各層の構
成を示している。なお、サブコレクタメサＡは、サブコ
レクタ層に接続される配線電極を段差なく引き出すこと
ができるように、オリエンテーションフラットＯＦ側に
長く形成されており、その平面形状が全体として鍵穴状
となる。
【００３３】絶縁膜の被着段階S3では、各メサの表面に
チッ化ケイ素SiNxの絶縁膜20をプラズマＣＶＤを用いて
形成する。図７は、絶縁膜20を形成した時点での各層の
構成を示している。続いて開口部形成段階S4では、第
１、第２、第３の開口部21,22,23をエッチングにより形
成する。第１の開口部21は、上述した直線状の部分と、
ほぼリング状に形成された部分とから成る。第２の開口
部22は、第１の開口部21と同様に一部を除いてほぼリン
グ状に形成される。第３の開口部23は、リング状に形成
される。
【００３４】コンタクト電極の被着段階S5では、ｎ型の
サブコレクタ層11にAuGe/Ni/Auから成るアロイ系のコレ
クタコンタクト電極30をリフトオフ法により第１の開口
部30を介して被着する。同時に、ｎ型のエミッタ層14に
AuGe/Ni/Auから成るアロイ系のエミッタコンタクト電極
32をリフトオフ法により第３の開口部32を介して被着す
る。続いて、ｐ型のベース層13にTi/Pt/Auから成るノン
アロイ系のベースコンタクト電極31をリフトオフ法によ
り第２の開口部31に被着する。図８は、ウェハーＷにコ
ンタクト電極30,31,32を被着した時点での、各層の構成
を示している。
【００３５】最後に、配線電極形成段階S6では、Ti/Pt/
Auから成る配線電極40,41,42を各コンタクト電極30,31,
32に接続し、オリエンテーションフラットOFに垂直な方
向に絶縁膜20に沿って引き出し、図１に示すヘテロ接合
バイポーラフォトトランジスタがデバイスとして完成す
る。
【００３６】
【発明の効果】以上説明したように、この発明によれ
ば、メサ表面に被膜された絶縁膜に沿って配線電極を引
き出すことにより、全体をポリイミドで被覆することな
く、かつ、エアブリッジ型の配線電極を用いずに、各コ
ンタクト電極に配線電極を接続することができる。ま
た、配線電極の引き出し方向は、各メサが順メサとなる
方向に定められるため、メサのギャップが大きい場合に
も断線することなく配線電極を引き出すことができる。
【図面の簡単な説明】
【図１】 この発明の実施形態にかかるヘテロ接合バイ
ポーラフォトトランジスタの構造を示す断面図。
【図２】 図１に示すヘテロ接合バイポーラフォトトラ
ンジスタの平面図。
【図３】 エッチングにより形成されるメサの形状を示
す説明図。
【図４】 この発明の実施形態にかかるフォトトランジ
スタの製造方法を示すフローチャート。
【図５】 図１のヘテロ接合バイポーラフォトトランジ
スタを形成するためのエッチング前のウェハーの断面
図。
【図６】 図５のウェハーにメサを形成した段階の断面
図。
【図７】 図６のウェハーに絶縁膜を被着した段階の断
面図。
【図８】 図７のウェハーにコンタクト電極を被着した
際の断面図。
【図９】 従来のヘテロ接合バイポーラフォトトランジ
スタの構造を示す断面図。
【符号の説明】
10 基板 11 サブコレクタ層 12 コレクタ層 13 ベース層 14 エミッタ層 30,31,32 コンタクト電極 40,41,42 配線電極 Ｗ ウェハー

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 基板上に積層されて複数のメサを形成す
    る複数の半導体層と、 前記各メサの表面を被覆する絶縁膜と、 前記各半導体層の境界面と平行な部分で前記各メサ毎に
    前記絶縁膜を貫通して形成された開口部と、 前記開口部を介して前記各半導体層に被着された複数の
    コンタクト電極と、 前記各コンタクト電極に接続され、前記各メサが順メサ
    となる方向に前記絶縁膜に沿って引き出された複数の配
    線電極とを備えることを特徴とする半導体積層デバイ
    ス。
  2. 【請求項２】 前記各配線電極は、前記基板に形成され
    たオリエンテーションフラットに対して垂直な方向に引
    き出されていることを特徴とする請求項１に記載の半導
    体積層デバイス。
  3. 【請求項３】 前記各配線電極は、ミラー指数(1,1,
    1)、(1,-1,-1)の少なくともいずれか一方で規定される
    面に沿って引き出されていることを特徴とする請求項１
    に記載の半導体積層デバイス。
  4. 【請求項４】 前記複数の半導体層は、前記基板側から
    順に、ｎ型のサブコレクタ層と、ｎ型のコレクタ層と、
    ｐ型のベース層と、ｎ型のエミッタ層とを含み、前記開
    口部は、前記エミッタ層、前記ベース層、前記サブコレ
    クタ層に接する部分に形成され、全体としてヘテロ接合
    バイポーラフォトトランジスタを構成することを特徴と
    する請求項１〜３のいずれかに記載の半導体積層デバイ
    ス。
  5. 【請求項５】 前記サブコレクタ層はサブコレクタメサ
    を構成し、前記コレクタ層と前記ベース層とは一体に前
    記サブコレクタメサより小径のベース・コレクタメサを
    前記サブコレクタ層上で構成し、さらに前記エミッタ層
    は最も小径のエミッタメサをベース層上で構成すること
    を特徴とする請求項４に記載の半導体積層デバイス。
  6. 【請求項６】 前記サブコレクタ層、前記コレクタ層、
    前記ベース層は、いずれもインジウムガリウム砒素(InG
    aAs)により形成され、前記エミッタ層はインジウムリン
    (InP)により形成され、前記インジウムガリウム砒素に
    より形成される層が過酸化水素／リン酸系水溶液により
    エッチングされ、前記インジウムリンにより形成される
    層が塩酸／リン酸系水溶液によりエッチングされて形成
    されていることを特徴とする請求項４または５のいずれ
    かに記載の半導体積層デバイス。
  7. 【請求項７】 前記ベース層上の開口部および該開口部
    を介してベース層に被着されるベースコンタクト電極
    は、前記エミッタ層に接するエミッタコンタクト電極か
    ら引き出された配線電極が形成される領域を除いてほぼ
    リング状に形成され、前記サブコレクタ層上の開口部お
    よび該開口部を介してサブコレクタ層に被着されるサブ
    コレクタコンタクト電極は、前記エミッタコンタクト電
    極および前記ベースコンタクト電極から引き出された各
    配線電極が形成される領域を除いてほぼリング状に形成
    されていることを特徴とする請求項４〜６のいずれかに
    記載の半導体積層デバイス。
  8. 【請求項８】 前記エミッタコンタクト電極および前記
    ベースコンタクト電極に接続される各配線電極は、同一
    方向に引き出されていることを特徴とする請求項７に記
    載の半導体積層デバイス。
  9. 【請求項９】 基板上に複数の半導体層を順に形成する
    膜層成長段階と、 前記各半導体層を順にエッチングすることにより複数の
    メサを形成するメサ形成段階と、 前記各メサの表面を絶縁膜で被膜する被膜段階と、 前記各半導体層の境界面と平行な部分で前記絶縁膜の複
    数箇所に開口部を形成する開口部形成段階と、 前記開口部を介して前記半導体層にそれぞれコンタクト
    電極を被着するコンタクト電極被着段階と、 前記各メサが順メサとなる方向に前記絶縁膜に沿って配
    線電極を配線することにより、前記配線電極を前記コン
    タクト電極に接続する配線電極接続段階とを含み、上記
    の各段階が順に実行されることを特徴とする半導体積層
    デバイスの製造方法。
  10. 【請求項１０】 前記配線電極接続段階では、各配線電
    極は、前記基板に形成されたオリエンテーションフラッ
    トに対して垂直な方向に引き出されることを特徴とする
    請求項９に記載の半導体積層デバイスの製造方法。
  11. 【請求項１１】 前記配線電極接続段階では、各配線電
    極は、ミラー指数(1,1,1)、(1,-1,-1)の少なくともいず
    れか一方に規定される面に沿って引き出されることを特
    徴とする請求項９に記載の半導体積層デバイスの製造方
    法。
  12. 【請求項１２】 前記膜層成長段階では、前記基板上に
    ｎ型のサブコレクタ層、ｎ型のコレクタ層、ｐ型のベー
    ス層、ｎ型のエミッタ層が順に形成されることを特徴と
    する請求項９〜１１のいずれかに記載の半導体積層デバ
    イスの製造方法。
  13. 【請求項１３】 前記開口部形成段階では、前記エミッ
    タ層、前記ベース層、前記サブコレクタ層に接する部分
    に前記開口部が形成されることを特徴とする請求項１２
    に記載の半導体積層デバイスの製造方法。
  14. 【請求項１４】 前記サブコレクタ層、前記コレクタ
    層、前記ベース層は、いずれもインジウムガリウム砒素
    (InGaAs)により形成され、前記エミッタ層はインジウム
    リン(InP)により形成され、前記インジウムガリウム砒
    素により形成される層が過酸化水素／リン酸系水溶液に
    よりエッチングされ、前記インジウムリンにより形成さ
    れる層が塩酸／リン酸系水溶液によりエッチングされる
    ことを特徴とする請求項１２に記載の半導体積層デバイ
    スの製造方法。
JP9224125A 1997-08-20 1997-08-20 半導体積層デバイスおよびその製造方法 Pending JPH1168143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9224125A JPH1168143A (ja) 1997-08-20 1997-08-20 半導体積層デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9224125A JPH1168143A (ja) 1997-08-20 1997-08-20 半導体積層デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH1168143A true JPH1168143A (ja) 1999-03-09

Family

ID=16808942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9224125A Pending JPH1168143A (ja) 1997-08-20 1997-08-20 半導体積層デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH1168143A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028455A (ja) * 1999-07-14 2001-01-30 Hitachi Ltd 光半導体素子とその製造方法、及び、光伝送モジュール
CN103176249A (zh) * 2011-12-21 2013-06-26 日本奥兰若株式会社 光模块
RU2570603C2 (ru) * 2011-12-23 2015-12-10 ООО "Иоффе ЛЕД" Полупроводниковый диод средневолнового инфракрасного диапазона спектра
CN114171642A (zh) * 2021-12-08 2022-03-11 中国电子科技集团公司第四十四研究所 一种InGaAs焦平面光电探测器的共面N电极的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028455A (ja) * 1999-07-14 2001-01-30 Hitachi Ltd 光半導体素子とその製造方法、及び、光伝送モジュール
CN103176249A (zh) * 2011-12-21 2013-06-26 日本奥兰若株式会社 光模块
CN103176249B (zh) * 2011-12-21 2015-03-25 日本奥兰若株式会社 光模块
RU2570603C2 (ru) * 2011-12-23 2015-12-10 ООО "Иоффе ЛЕД" Полупроводниковый диод средневолнового инфракрасного диапазона спектра
CN114171642A (zh) * 2021-12-08 2022-03-11 中国电子科技集团公司第四十四研究所 一种InGaAs焦平面光电探测器的共面N电极的制备方法

Similar Documents

Publication Publication Date Title
WO2020024935A1 (zh) 半导体发光芯片及其制造方法
JP4288852B2 (ja) バイポーラトランジスタの製造方法
EP0633610A2 (en) Opto-electronic integrated circuit and method of manufacturing the same
JPH1168143A (ja) 半導体積層デバイスおよびその製造方法
JP2937944B2 (ja) 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法
JP3078420B2 (ja) 半導体デバイス
EP0525762B1 (en) Microwave heterojunction bipolar transistor, and corresponding integrated circuit and fabrication methods
JP2004296567A (ja) 半導体装置およびその製造方法
TWI523219B (zh) 化合物半導體橫向ｐｎｐ雙極電晶體
JP3846347B2 (ja) バイポーラトランジスタおよびその製造方法
JP2017216280A (ja) Ｉｉｉ 族窒化物半導体発光素子とその製造方法
TWI237392B (en) Semiconductor device and method of producing same
JPH0945890A (ja) オーミック電極構造、半導体装置およびその製造方法
JPH1041579A (ja) 半導体装置とその製造方法
JP3377727B2 (ja) 半導体デバイスのコンタクト電極形成方法およびフォトトランジスタのコンタクト電極形成方法
KR100205018B1 (ko) 이종접합 트랜지스터의 베이스층을 이용한 커패시터의제조방법
JPH1168141A (ja) 半導体積層デバイスおよびその製造方法
JPH1168142A (ja) 半導体積層デバイスおよびその製造方法
JP3475971B2 (ja) 光電子集積回路及びその製造方法
CN110620034B (zh) 半导体结构、器件及其制备方法
JPS6360562A (ja) 光半導体装置の製造方法
JPH07169776A (ja) マイクロ波ヘテロ接合バイポーラトランジスタ
JP2024090653A (ja) 半導体装置および半導体装置の製造方法
KR100333634B1 (ko) 턴-온 전압이 서로 다른 3개의 피엔 접합 다이오드가 집적화된화합물반도체소자 제조방법
JP2006210633A (ja) ヘテロ接合半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040331