JPH1169842A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPH1169842A JPH1169842A JP9229733A JP22973397A JPH1169842A JP H1169842 A JPH1169842 A JP H1169842A JP 9229733 A JP9229733 A JP 9229733A JP 22973397 A JP22973397 A JP 22973397A JP H1169842 A JPH1169842 A JP H1169842A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- capacitor
- control
- block
- side transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 常に正常に動作し、しかも安価な駆動回路を
得る。 【解決手段】 一端がブロックＢ２２が出力する第２相
を受けて、他端がブロックＢ１２内の制御回路Ｋ１の電
源端子に接続されたコンデンサＣ２１と、一端がブロッ
クＢ１２内の高電位側トランジスタＱ１及び低電位側ト
ランジスタＱ２の接続点へ接続され、他端がブロックＢ
１２内の制御回路Ｋ１の電源端子へ接続されたコンデン
サＣ１を備えている。コンデンサＣ１に電荷が不足して
きても、コンデンサＣ２１から電荷を補充できるので、
高電位側トランジスタＱ１はオンすることができ、駆動
回路が常に正常に動作する。
得る。 【解決手段】 一端がブロックＢ２２が出力する第２相
を受けて、他端がブロックＢ１２内の制御回路Ｋ１の電
源端子に接続されたコンデンサＣ２１と、一端がブロッ
クＢ１２内の高電位側トランジスタＱ１及び低電位側ト
ランジスタＱ２の接続点へ接続され、他端がブロックＢ
１２内の制御回路Ｋ１の電源端子へ接続されたコンデン
サＣ１を備えている。コンデンサＣ１に電荷が不足して
きても、コンデンサＣ２１から電荷を補充できるので、
高電位側トランジスタＱ１はオンすることができ、駆動
回路が常に正常に動作する。
Description
【０００１】
【発明の属する技術分野】この発明は、直流から複数相
の交流を生成してＵＰＳ（Uninterrupted PowerSuppl
y、無停電電源）あるいは回転機等の駆動対象に出力す
る駆動回路に関し、特にフルブリッジインバータ回路の
高電位側トランジスタの制御手段に電源を供給するブー
トストラップ回路の改良に関する。
の交流を生成してＵＰＳ（Uninterrupted PowerSuppl
y、無停電電源）あるいは回転機等の駆動対象に出力す
る駆動回路に関し、特にフルブリッジインバータ回路の
高電位側トランジスタの制御手段に電源を供給するブー
トストラップ回路の改良に関する。
【０００２】
【従来の技術】図４は複数相の交流を生成して出力する
フルブリッジインバータ回路を含む従来の駆動回路のう
ち、一相に関わる部分を示す回路図である。
フルブリッジインバータ回路を含む従来の駆動回路のう
ち、一相に関わる部分を示す回路図である。
【０００３】まず、従来の駆動回路の構成を説明する。
高電位側トランジスタ（ＩＧＢＴ、以下同じ）Ｑ１は、
コレクタ端子が高電位Ｖ＋へ接続され、エミッタ端子が
低電位側トランジスタＱ２のコレクタ端子へ接続されて
いる。低電位側トランジスタＱ２は、エミッタ端子が低
電位Ｖ−へ接続されている。高電位側トランジスタＱ１
及び低電位側トランジスタＱ２の接続点は出力端子ＯＵ
Ｔに接続されている。この高電位側トランジスタＱ１及
び低電位側トランジスタＱ２からなる部分はアーム回路
と称される。
高電位側トランジスタ（ＩＧＢＴ、以下同じ）Ｑ１は、
コレクタ端子が高電位Ｖ＋へ接続され、エミッタ端子が
低電位側トランジスタＱ２のコレクタ端子へ接続されて
いる。低電位側トランジスタＱ２は、エミッタ端子が低
電位Ｖ−へ接続されている。高電位側トランジスタＱ１
及び低電位側トランジスタＱ２の接続点は出力端子ＯＵ
Ｔに接続されている。この高電位側トランジスタＱ１及
び低電位側トランジスタＱ２からなる部分はアーム回路
と称される。
【０００４】フリーホイールダイオードＦ１は高電位側
トランジスタＱ１のコレクタ端子・エミッタ端子間に接
続されている。制御回路Ｋ１の出力端子はゲート抵抗Ｇ
Ｒ１を介して高電位側トランジスタＱ１のゲート端子へ
接続されている。
トランジスタＱ１のコレクタ端子・エミッタ端子間に接
続されている。制御回路Ｋ１の出力端子はゲート抵抗Ｇ
Ｒ１を介して高電位側トランジスタＱ１のゲート端子へ
接続されている。
【０００５】フリーホイールダイオードＦ２は低電位側
トランジスタＱ２のコレクタ端子・エミッタ端子間に接
続されている。制御回路Ｋ２の出力端子はゲート抵抗Ｇ
Ｒ２を介して低電位側トランジスタＱ２のゲート端子へ
接続されている。
トランジスタＱ２のコレクタ端子・エミッタ端子間に接
続されている。制御回路Ｋ２の出力端子はゲート抵抗Ｇ
Ｒ２を介して低電位側トランジスタＱ２のゲート端子へ
接続されている。
【０００６】制御回路Ｋ１のバイアス用端子は高電位側
トランジスタＱ１及び低電位側トランジスタＱ２の接続
点へ接続されている。制御回路Ｋ２のバイアス用端子は
低電位Ｖ−へ接続されている。
トランジスタＱ１及び低電位側トランジスタＱ２の接続
点へ接続されている。制御回路Ｋ２のバイアス用端子は
低電位Ｖ−へ接続されている。
【０００７】直流電源Ｖ１は、低電位側出力端子が低電
位Ｖ−に接続され、高電位側出力端子が制御回路Ｋ２の
電源入力端子と抵抗Ｒ１及びダイオードである整流手段
ＲＥＣを介して制御回路Ｋ１の電源入力端子とに接続さ
れている。
位Ｖ−に接続され、高電位側出力端子が制御回路Ｋ２の
電源入力端子と抵抗Ｒ１及びダイオードである整流手段
ＲＥＣを介して制御回路Ｋ１の電源入力端子とに接続さ
れている。
【０００８】コンデンサＣ１は、一端が整流手段ＲＥＣ
の出力端子と制御回路Ｋ１の電源入力端子との接続点に
接続され、他端が高電位側トランジスタＱ１及び低電位
側トランジスタＱ２の接続点に接続されている。コンデ
ンサＣ２は、一端が直流電源Ｖ１の低電位側出力端子と
制御回路Ｋ２の電源入力端子との接続点に接続され、他
端が低電位Ｖ−に接続されている。
の出力端子と制御回路Ｋ１の電源入力端子との接続点に
接続され、他端が高電位側トランジスタＱ１及び低電位
側トランジスタＱ２の接続点に接続されている。コンデ
ンサＣ２は、一端が直流電源Ｖ１の低電位側出力端子と
制御回路Ｋ２の電源入力端子との接続点に接続され、他
端が低電位Ｖ−に接続されている。
【０００９】従来の駆動回路の構成は、複数の図４に示
す構成が独立して設けられている。この種の従来の技術
には、例えば特開平８−１０３０８７号公報、特開平８
−２９４２８６号公報に開示の技術等がある。
す構成が独立して設けられている。この種の従来の技術
には、例えば特開平８−１０３０８７号公報、特開平８
−２９４２８６号公報に開示の技術等がある。
【００１０】次に、従来の駆動回路の動作を説明する。
まず、高電位側トランジスタＱ１及び低電位側トランジ
スタＱ２はそれぞれゲート電位がエミッタ電位より高い
ときコレクタ端子・エミッタ端子間が導通する。
まず、高電位側トランジスタＱ１及び低電位側トランジ
スタＱ２はそれぞれゲート電位がエミッタ電位より高い
ときコレクタ端子・エミッタ端子間が導通する。
【００１１】フリーホイールダイオードＦ１及びフリー
ホイールダイオードＦ２はそれぞれフルブリッジ動作に
必要なために挿入されているもので、動作の説明は省略
する。
ホイールダイオードＦ２はそれぞれフルブリッジ動作に
必要なために挿入されているもので、動作の説明は省略
する。
【００１２】コンデンサＣ１は、ブートストラップ電源
として作用する。すなわち、例えば高電位側トランジス
タＱ１、低電位側トランジスタＱ２がそれぞれオン、オ
フすると高電位側トランジスタＱ１のエミッタの電位は
上昇する。高電位側トランジスタＱ１がオンするために
は、同トランジスタＱ１のゲートの電位がエミッタの電
位より高くしなければならないため、同トランジスタＱ
１のエミッタの電位が上昇するとともにゲートの電位も
上昇させなければならない。コンデンサＣ１は、高電位
側トランジスタＱ１のエミッタの電位の上昇に伴って、
制御回路Ｋ１の電源入力端子の電位を上昇させる。この
コンデンサＣ１の作用によって、高電位側トランジスタ
Ｑ１は、エミッタの電位の上昇に伴ってゲートの電位も
上昇するため、オンし続けることができる。このとき、
整流手段ＲＥＣはコンデンサＣ１から直流電源Ｖ１側へ
の電流の逆流を防止する。
として作用する。すなわち、例えば高電位側トランジス
タＱ１、低電位側トランジスタＱ２がそれぞれオン、オ
フすると高電位側トランジスタＱ１のエミッタの電位は
上昇する。高電位側トランジスタＱ１がオンするために
は、同トランジスタＱ１のゲートの電位がエミッタの電
位より高くしなければならないため、同トランジスタＱ
１のエミッタの電位が上昇するとともにゲートの電位も
上昇させなければならない。コンデンサＣ１は、高電位
側トランジスタＱ１のエミッタの電位の上昇に伴って、
制御回路Ｋ１の電源入力端子の電位を上昇させる。この
コンデンサＣ１の作用によって、高電位側トランジスタ
Ｑ１は、エミッタの電位の上昇に伴ってゲートの電位も
上昇するため、オンし続けることができる。このとき、
整流手段ＲＥＣはコンデンサＣ１から直流電源Ｖ１側へ
の電流の逆流を防止する。
【００１３】高電位側トランジスタＱ１又は低電位側ト
ランジスタＱ２がオンするように制御することをオン制
御、オフするように制御することをオフ制御と称する。
制御回路Ｋ１及びＫ２は、これらに与えられる駆動信号
に応じて駆動し、オン制御又はオフ制御を行う。
ランジスタＱ２がオンするように制御することをオン制
御、オフするように制御することをオフ制御と称する。
制御回路Ｋ１及びＫ２は、これらに与えられる駆動信号
に応じて駆動し、オン制御又はオフ制御を行う。
【００１４】トランジスタＱ１として用いられているＩ
ＧＢＴは絶縁ゲート型ではあるがコンデンサＣ１からゲ
ートに送られる電荷を寄生容量等によって消費すること
によって電力を消費し、コンデンサＣ１の電荷量が少な
くなると、ゲートの電位は低下する。
ＧＢＴは絶縁ゲート型ではあるがコンデンサＣ１からゲ
ートに送られる電荷を寄生容量等によって消費すること
によって電力を消費し、コンデンサＣ１の電荷量が少な
くなると、ゲートの電位は低下する。
【００１５】次に図５を用いて動作を説明する。ｔ０〜
ｔ１において、制御回路Ｋ１、制御回路Ｋ２はそれぞれ
オフ制御、オン制御を行っている。これによって、高電
位側トランジスタＱ１、低電位側トランジスタＱ２はそ
れぞれオフ、オンする。高電位側トランジスタＱ１、低
電位側トランジスタＱ２がそれぞれオフ、オンことによ
って出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためコ
ンデンサＣ１は充電される。
ｔ１において、制御回路Ｋ１、制御回路Ｋ２はそれぞれ
オフ制御、オン制御を行っている。これによって、高電
位側トランジスタＱ１、低電位側トランジスタＱ２はそ
れぞれオフ、オンする。高電位側トランジスタＱ１、低
電位側トランジスタＱ２がそれぞれオフ、オンことによ
って出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためコ
ンデンサＣ１は充電される。
【００１６】次にｔ１〜ｔ２において、制御回路Ｋ１、
制御回路Ｋ２はそれぞれオン制御、オフ制御を行う。こ
れによって高電位側トランジスタＱ１、低電位側トラン
ジスタＱ２はそれぞれオン、オフする。このとき、前述
したようにコンデンサＣ１よりなるブートストラップ電
源の作用によって、高電位側トランジスタＱ１はそのエ
ミッタ電位が上昇してもオンし続けることができる。
制御回路Ｋ２はそれぞれオン制御、オフ制御を行う。こ
れによって高電位側トランジスタＱ１、低電位側トラン
ジスタＱ２はそれぞれオン、オフする。このとき、前述
したようにコンデンサＣ１よりなるブートストラップ電
源の作用によって、高電位側トランジスタＱ１はそのエ
ミッタ電位が上昇してもオンし続けることができる。
【００１７】このように、従来では制御回路Ｋ１に接続
されている電力供給用のコンデンサはコンデンサＣ１の
みである。制御回路Ｋ１はコンデンサＣ１によって電力
が供給されて駆動し、制御回路Ｋ２は直流電源Ｖ１によ
って電力が供給されて駆動する。
されている電力供給用のコンデンサはコンデンサＣ１の
みである。制御回路Ｋ１はコンデンサＣ１によって電力
が供給されて駆動し、制御回路Ｋ２は直流電源Ｖ１によ
って電力が供給されて駆動する。
【００１８】
【発明が解決しようとする課題】制御回路Ｋ１がオン制
御を行っている期間では、出力端子ＯＵＴの電位が高電
位Ｖ＋へ近づいているため、コンデンサＣ１は充電され
ることはない。したがって、制御回路Ｋ１がオン制御を
行おうとする期間が図５のｔ４〜ｔ６のように長くなる
と、高電位側トランジスタＱ１等が電荷を消費すること
によってｔ４〜ｔ６の途中でコンデンサＣ１に蓄電され
た電荷は減少し続け、ついには、高電位側トランジスタ
Ｑ１のゲートの電位がエミッタの電位に対しオンするに
十分な電位を保てず、高電位側トランジスタＱ１はオフ
し、従来の駆動回路は正常に動作しないという問題点が
ある。
御を行っている期間では、出力端子ＯＵＴの電位が高電
位Ｖ＋へ近づいているため、コンデンサＣ１は充電され
ることはない。したがって、制御回路Ｋ１がオン制御を
行おうとする期間が図５のｔ４〜ｔ６のように長くなる
と、高電位側トランジスタＱ１等が電荷を消費すること
によってｔ４〜ｔ６の途中でコンデンサＣ１に蓄電され
た電荷は減少し続け、ついには、高電位側トランジスタ
Ｑ１のゲートの電位がエミッタの電位に対しオンするに
十分な電位を保てず、高電位側トランジスタＱ１はオフ
し、従来の駆動回路は正常に動作しないという問題点が
ある。
【００１９】容量の大きなコンデンサＣ１を用いてコン
デンサＣ１に充電される電荷量を大きくすることによっ
て、制御回路Ｋ１がオン制御を行う期間の途中でコンデ
ンサＣ１に蓄積された電荷が不足することを抑制するこ
とができる。しかし、一般に容量の大きなコンデンサは
高価なため、駆動回路が高価になるという問題点があ
る。
デンサＣ１に充電される電荷量を大きくすることによっ
て、制御回路Ｋ１がオン制御を行う期間の途中でコンデ
ンサＣ１に蓄積された電荷が不足することを抑制するこ
とができる。しかし、一般に容量の大きなコンデンサは
高価なため、駆動回路が高価になるという問題点があ
る。
【００２０】本発明はこれらの問題点を解決するために
なされたものであり、常に正常に動作し、しかも安価な
駆動回路を得ることを目的とする。
なされたものであり、常に正常に動作し、しかも安価な
駆動回路を得ることを目的とする。
【００２１】
【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、直流から複数相の交流を生成して駆動
対象へ出力する駆動回路であって、高電位・低電位間に
直列に接続された高電位側トランジスタ及び低電位側ト
ランジスタ、前記高電位側トランジスタの制御端子に接
続されオン制御及びオフ制御を行うための第１制御手
段、前記低電位側トランジスタの制御端子に接続されオ
ン制御及びオフ制御を行うための第２制御手段を含み、
前記高電位側及び低電位側トランジスタの接続点の電位
を前記複数相のうちの一相として出力する第１ブロック
と、前記第１及び第２制御手段に電源を供給するための
電源回路とを備え、前記電源回路は前記第１制御手段に
接続されたブートストラップ回路を含み、前記ブートス
トラップ回路は、前記一相の出力点に一端が接続された
第１コンデンサと、前記一相と異なる少なくとも１つの
他相の出力点に一端が接続された少なくとも１つの第２
コンデンサとを備えた駆動回路。
課題解決手段は、直流から複数相の交流を生成して駆動
対象へ出力する駆動回路であって、高電位・低電位間に
直列に接続された高電位側トランジスタ及び低電位側ト
ランジスタ、前記高電位側トランジスタの制御端子に接
続されオン制御及びオフ制御を行うための第１制御手
段、前記低電位側トランジスタの制御端子に接続されオ
ン制御及びオフ制御を行うための第２制御手段を含み、
前記高電位側及び低電位側トランジスタの接続点の電位
を前記複数相のうちの一相として出力する第１ブロック
と、前記第１及び第２制御手段に電源を供給するための
電源回路とを備え、前記電源回路は前記第１制御手段に
接続されたブートストラップ回路を含み、前記ブートス
トラップ回路は、前記一相の出力点に一端が接続された
第１コンデンサと、前記一相と異なる少なくとも１つの
他相の出力点に一端が接続された少なくとも１つの第２
コンデンサとを備えた駆動回路。
【００２２】本発明の請求項２に係る課題解決手段にお
いて、前記ブートストラップ回路は、前記第２コンデン
サの他端から前記第１コンデンサの他端方向へ電流の流
れを強制する整流手段をさらに備える。
いて、前記ブートストラップ回路は、前記第２コンデン
サの他端から前記第１コンデンサの他端方向へ電流の流
れを強制する整流手段をさらに備える。
【００２３】本発明の請求項３に係る課題解決手段にお
いて、前記ブートストラップ回路は、前記第２コンデン
サの一端と前記他相の出力点との間に接続された抵抗を
さらに備える。
いて、前記ブートストラップ回路は、前記第２コンデン
サの一端と前記他相の出力点との間に接続された抵抗を
さらに備える。
【００２４】本発明の請求項４に係る課題解決手段は、
前記第１ブロックと同じ構成の第２ブロックをさらに備
え、前記第１ブロック内の第１制御回路は比較的低い周
波数で駆動され、第２ブロック内の前記第２制御回路は
比較的高い周波数で駆動される。
前記第１ブロックと同じ構成の第２ブロックをさらに備
え、前記第１ブロック内の第１制御回路は比較的低い周
波数で駆動され、第２ブロック内の前記第２制御回路は
比較的高い周波数で駆動される。
【００２５】
実施の形態１．図１は本発明の実施の形態１における駆
動回路を示す回路図である。実施の形態１の駆動回路
は、直流を交流へ変換するために用いられるフルブリッ
ジインバータ回路であり、駆動対象に供給される２つの
相を有する交流を生成して出力する。実施の形態１に適
用される２相用の駆動対象としてはＵＰＳ等がある。
動回路を示す回路図である。実施の形態１の駆動回路
は、直流を交流へ変換するために用いられるフルブリッ
ジインバータ回路であり、駆動対象に供給される２つの
相を有する交流を生成して出力する。実施の形態１に適
用される２相用の駆動対象としてはＵＰＳ等がある。
【００２６】まず、実施の形態１の駆動回路の構成を説
明する。実施の形態１の駆動回路は２つの相のうちの一
方の相に関わるブロックＢ１１及びＢ１２と他方の相に
関わるブロックＢ２１及びＢ２２と電源Ｖ１と電源Ｖ２
とを備えている。ブロックＢ１１及びＢ２１はそれぞれ
ブロックＢ１２及びＢ２２に制御用電源を供給するブロ
ックである。
明する。実施の形態１の駆動回路は２つの相のうちの一
方の相に関わるブロックＢ１１及びＢ１２と他方の相に
関わるブロックＢ２１及びＢ２２と電源Ｖ１と電源Ｖ２
とを備えている。ブロックＢ１１及びＢ２１はそれぞれ
ブロックＢ１２及びＢ２２に制御用電源を供給するブロ
ックである。
【００２７】実施の形態１では、ブロックＢ１２及びブ
ロックＢ２２のうち一方が第１ブロックであり、他方が
第２ブロックである。ブロックＢ１１及びＢ２１のそれ
ぞれはブートストラップ回路を含む電源回路を構成す
る。ブートストラップ回路は、ブロックＢ１１について
は、ダイオードＤ１，Ｄ２よりなる整流手段ＲＥＣ、コ
ンデンサＣ１（第１コンデンサ）、Ｃ２１（第２コンデ
ンサ）、抵抗Ｒ１、Ｒ２１によって構成され、ブロック
Ｂ２１についても同様である。
ロックＢ２２のうち一方が第１ブロックであり、他方が
第２ブロックである。ブロックＢ１１及びＢ２１のそれ
ぞれはブートストラップ回路を含む電源回路を構成す
る。ブートストラップ回路は、ブロックＢ１１について
は、ダイオードＤ１，Ｄ２よりなる整流手段ＲＥＣ、コ
ンデンサＣ１（第１コンデンサ）、Ｃ２１（第２コンデ
ンサ）、抵抗Ｒ１、Ｒ２１によって構成され、ブロック
Ｂ２１についても同様である。
【００２８】まず、実施の形態１の駆動回路の構成を説
明する。ブロックＢ１１及びブロックＢ１２内、並びに
ブロックＢ２１及びブロックＢ２２内の構成はそれぞれ
図４に示す構成と主として同様である。すなわち、高電
位側トランジスタＱ１は、コレクタ端子が高電位Ｖ＋へ
接続され、エミッタ端子が低電位側トランジスタＱ２の
コレクタ端子へ接続されている。低電位側トランジスタ
Ｑ２は、エミッタ端子が低電位Ｖ−へ接続されている。
高電位側トランジスタＱ１及び低電位側トランジスタＱ
２の接続点は出力端子ＯＵＴに接続されている。この高
電位Ｖ＋・低電位Ｖ−間に直列に接続された高電位側ト
ランジスタＱ１及び低電位側トランジスタＱ２からなる
部分はアーム回路と称される。
明する。ブロックＢ１１及びブロックＢ１２内、並びに
ブロックＢ２１及びブロックＢ２２内の構成はそれぞれ
図４に示す構成と主として同様である。すなわち、高電
位側トランジスタＱ１は、コレクタ端子が高電位Ｖ＋へ
接続され、エミッタ端子が低電位側トランジスタＱ２の
コレクタ端子へ接続されている。低電位側トランジスタ
Ｑ２は、エミッタ端子が低電位Ｖ−へ接続されている。
高電位側トランジスタＱ１及び低電位側トランジスタＱ
２の接続点は出力端子ＯＵＴに接続されている。この高
電位Ｖ＋・低電位Ｖ−間に直列に接続された高電位側ト
ランジスタＱ１及び低電位側トランジスタＱ２からなる
部分はアーム回路と称される。
【００２９】フリーホイールダイオードＦ１は高電位側
トランジスタＱ１のコレクタ端子・エミッタ端子間に接
続されている。制御回路Ｋ１の出力端子はゲート抵抗Ｇ
Ｒ１を介して高電位側トランジスタＱ１のゲート端子
（制御端子）へ接続されている。
トランジスタＱ１のコレクタ端子・エミッタ端子間に接
続されている。制御回路Ｋ１の出力端子はゲート抵抗Ｇ
Ｒ１を介して高電位側トランジスタＱ１のゲート端子
（制御端子）へ接続されている。
【００３０】フリーホイールダイオードＦ２は低電位側
トランジスタＱ２のコレクタ端子・エミッタ端子間に接
続されている。制御回路Ｋ２の出力端子はゲート抵抗Ｇ
Ｒ２を介して低電位側トランジスタＱ２のゲート端子へ
接続されている。
トランジスタＱ２のコレクタ端子・エミッタ端子間に接
続されている。制御回路Ｋ２の出力端子はゲート抵抗Ｇ
Ｒ２を介して低電位側トランジスタＱ２のゲート端子へ
接続されている。
【００３１】制御回路Ｋ１のバイアス用端子は高電位側
トランジスタＱ１及び低電位側トランジスタＱ２の接続
点へ接続されている。制御回路Ｋ２のバイアス用端子は
低電位Ｖ−へ接続されている。
トランジスタＱ１及び低電位側トランジスタＱ２の接続
点へ接続されている。制御回路Ｋ２のバイアス用端子は
低電位Ｖ−へ接続されている。
【００３２】直流電源Ｖ１は、低電位側出力端子が低電
位Ｖ−に接続され、高電位側出力端子が制御回路Ｋ２の
電源入力端子と抵抗Ｒ１及び整流手段ＲＥＣを介して制
御回路Ｋ１の電源入力端子とに接続されている。
位Ｖ−に接続され、高電位側出力端子が制御回路Ｋ２の
電源入力端子と抵抗Ｒ１及び整流手段ＲＥＣを介して制
御回路Ｋ１の電源入力端子とに接続されている。
【００３３】コンデンサＣ１は、一端が整流手段ＲＥＣ
の出力端子と制御回路Ｋ１の電源入力端子との接続点に
接続され、他端が高電位側トランジスタＱ１及び低電位
側トランジスタＱ２の接続点に接続されている。コンデ
ンサＣ２は、一端が直流電源Ｖ１の低電位側出力端子と
制御回路Ｋ２の電源入力端子との接続点に接続され、他
端が低電位Ｖ−に接続されている。
の出力端子と制御回路Ｋ１の電源入力端子との接続点に
接続され、他端が高電位側トランジスタＱ１及び低電位
側トランジスタＱ２の接続点に接続されている。コンデ
ンサＣ２は、一端が直流電源Ｖ１の低電位側出力端子と
制御回路Ｋ２の電源入力端子との接続点に接続され、他
端が低電位Ｖ−に接続されている。
【００３４】さらに実施の形態１の駆動回路では、ブロ
ックＢ１１内にコンデンサＣ２１及び抵抗Ｒ２１を備
え、ブロックＢ２１内にコンデンサＣ１２及び抵抗Ｒ１
２を備えている。
ックＢ１１内にコンデンサＣ２１及び抵抗Ｒ２１を備
え、ブロックＢ２１内にコンデンサＣ１２及び抵抗Ｒ１
２を備えている。
【００３５】コンデンサＣ２１は、一端が抵抗Ｒ２１を
介してブロックＢ２２内の高電位側トランジスタＱ１及
び低電位側トランジスタＱ２の接続点に接続され、他端
がダイオードＤ１及びダイオードＤ２の接続点に接続さ
れている。コンデンサＣ１２は、一端が抵抗Ｒ１２を介
してブロックＢ１２内の高電位側トランジスタＱ１及び
低電位側トランジスタＱ２の接続点に接続され、他端が
ダイオードＤ１及びダイオードＤ２の接続点に接続され
ている。
介してブロックＢ２２内の高電位側トランジスタＱ１及
び低電位側トランジスタＱ２の接続点に接続され、他端
がダイオードＤ１及びダイオードＤ２の接続点に接続さ
れている。コンデンサＣ１２は、一端が抵抗Ｒ１２を介
してブロックＢ１２内の高電位側トランジスタＱ１及び
低電位側トランジスタＱ２の接続点に接続され、他端が
ダイオードＤ１及びダイオードＤ２の接続点に接続され
ている。
【００３６】ブロックＢ１２内の出力端子ＯＵＴ及びブ
ロックＢ２２内の出力端子ＯＵＴは図示しない駆動対象
に接続されている。実施の形態１では、高電位側トラン
ジスタＱ１及び低電位側トランジスタＱ２はＮチャネル
タイプのＩＧＢＴを用いる。
ロックＢ２２内の出力端子ＯＵＴは図示しない駆動対象
に接続されている。実施の形態１では、高電位側トラン
ジスタＱ１及び低電位側トランジスタＱ２はＮチャネル
タイプのＩＧＢＴを用いる。
【００３７】このように、実施の形態１の駆動回路は各
相について対称的に構成されている。
相について対称的に構成されている。
【００３８】次に、実施の形態１の駆動回路の動作を説
明する。なお、実施の形態１の駆動回路は各相について
対称的に構成されているため、ブロックＢ１１及びブロ
ックＢ１２の動作とブロックＢ２１及びブロックＢ２２
の動作は同様である。したがって、ブロックＢ１１及び
ブロックＢ１２に着目して動作を説明する。
明する。なお、実施の形態１の駆動回路は各相について
対称的に構成されているため、ブロックＢ１１及びブロ
ックＢ１２の動作とブロックＢ２１及びブロックＢ２２
の動作は同様である。したがって、ブロックＢ１１及び
ブロックＢ１２に着目して動作を説明する。
【００３９】まず、高電位側トランジスタＱ１及び低電
位側トランジスタＱ２はそれぞれゲート電位がエミッタ
電位より高いときコレクタ端子・エミッタ端子間が導通
する。
位側トランジスタＱ２はそれぞれゲート電位がエミッタ
電位より高いときコレクタ端子・エミッタ端子間が導通
する。
【００４０】高電位側トランジスタＱ１又は低電位側ト
ランジスタＱ２がオンするように制御することをオン制
御、オフするように制御することをオフ制御と称する。
制御回路Ｋ１及びＫ２は、これらに与えられる駆動信号
に応じて駆動し、オン制御又はオフ制御を行う。
ランジスタＱ２がオンするように制御することをオン制
御、オフするように制御することをオフ制御と称する。
制御回路Ｋ１及びＫ２は、これらに与えられる駆動信号
に応じて駆動し、オン制御又はオフ制御を行う。
【００４１】フリーホイールダイオードＦ１及びフリー
ホイールダイオードＦ２はそれぞれフルブリッジ動作に
必要なために挿入されているもので、動作の説明は省略
する。
ホイールダイオードＦ２はそれぞれフルブリッジ動作に
必要なために挿入されているもので、動作の説明は省略
する。
【００４２】整流手段ＲＥＣは直流電源Ｖ１から制御回
路Ｋ１方向のみに電流を流す。また、出力端子ＯＵＴの
電位が変化すると、この電位変化の交流成分は、ブロッ
クＢ１１及びブロックＢ１２においてコンデンサＣ２１
を介して整流手段ＲＥＣに流れ、ダイオードＤ２によっ
て整流されて制御回路Ｋ１やコンデンサＣ１へ流れる。
また、ダイオードＤ２がコンデンサＣ１の電荷がコンデ
ンサＣ２１へ流出することを防止するため、コンデンサ
Ｃ１から制御回路Ｋ１へ供給される電荷が低減されるこ
とを防止できる。
路Ｋ１方向のみに電流を流す。また、出力端子ＯＵＴの
電位が変化すると、この電位変化の交流成分は、ブロッ
クＢ１１及びブロックＢ１２においてコンデンサＣ２１
を介して整流手段ＲＥＣに流れ、ダイオードＤ２によっ
て整流されて制御回路Ｋ１やコンデンサＣ１へ流れる。
また、ダイオードＤ２がコンデンサＣ１の電荷がコンデ
ンサＣ２１へ流出することを防止するため、コンデンサ
Ｃ１から制御回路Ｋ１へ供給される電荷が低減されるこ
とを防止できる。
【００４３】抵抗Ｒ１及びＲ２１のそれぞれは、コンデ
ンサＣ１及びＣ２１に流れ込む電流の最大値を制限す
る。これによって、充電の際に大電流がコンデンサＣ１
及びＣ２１に流れ込むことによって生じるノイズを低減
できるため、このノイズの影響による駆動回路の誤動作
を防止できる。
ンサＣ１及びＣ２１に流れ込む電流の最大値を制限す
る。これによって、充電の際に大電流がコンデンサＣ１
及びＣ２１に流れ込むことによって生じるノイズを低減
できるため、このノイズの影響による駆動回路の誤動作
を防止できる。
【００４４】コンデンサＣ１は、従来の技術で述べたよ
うに、ブートストラップ電源として作用する。
うに、ブートストラップ電源として作用する。
【００４５】次に図２を用いて動作を説明する。図２に
示すｔ２〜ｔ６におけるブロックＢ１２内のオン制御、
オフ制御は図５のｔ２〜ｔ６に対応している。
示すｔ２〜ｔ６におけるブロックＢ１２内のオン制御、
オフ制御は図５のｔ２〜ｔ６に対応している。
【００４６】まず、ｔ２〜ｔ３において、ブロックＢ１
２内の制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制
御、オン制御を行っている。これによって、ブロックＢ
１２内の高電位側トランジスタＱ１、低電位側トランジ
スタＱ２はそれぞれオフ、オンする。ブロックＢ１２内
の高電位側トランジスタＱ１、低電位側トランジスタＱ
２がそれぞれオフ、オンすることによってブロックＢ１
２内の出力端子ＯＵＴの電位が低電位Ｖ−へ近づくため
ブロックＢ１１内のコンデンサＣ１は充電される。な
お、このコンデンサＣ１には、直流電源Ｖ１からの電荷
やコンデンサＣ２１からの電荷が蓄電される。
２内の制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制
御、オン制御を行っている。これによって、ブロックＢ
１２内の高電位側トランジスタＱ１、低電位側トランジ
スタＱ２はそれぞれオフ、オンする。ブロックＢ１２内
の高電位側トランジスタＱ１、低電位側トランジスタＱ
２がそれぞれオフ、オンすることによってブロックＢ１
２内の出力端子ＯＵＴの電位が低電位Ｖ−へ近づくため
ブロックＢ１１内のコンデンサＣ１は充電される。な
お、このコンデンサＣ１には、直流電源Ｖ１からの電荷
やコンデンサＣ２１からの電荷が蓄電される。
【００４７】次にｔ３〜ｔ４において、ブロックＢ２２
内の制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制御、
オン制御を行っている。これによって、ブロックＢ２２
内の高電位側トランジスタＱ１、低電位側トランジスタ
Ｑ２はそれぞれオフ、オンする。ブロックＢ２２内の高
電位側トランジスタＱ１、低電位側トランジスタＱ２が
それぞれオフ、オンすることによってブロックＢ２２内
の出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためブロ
ックＢ１１内のコンデンサＣ２１は電源Ｖ１によって充
電される。
内の制御回路Ｋ１、制御回路Ｋ２はそれぞれオフ制御、
オン制御を行っている。これによって、ブロックＢ２２
内の高電位側トランジスタＱ１、低電位側トランジスタ
Ｑ２はそれぞれオフ、オンする。ブロックＢ２２内の高
電位側トランジスタＱ１、低電位側トランジスタＱ２が
それぞれオフ、オンすることによってブロックＢ２２内
の出力端子ＯＵＴの電位が低電位Ｖ−へ近づくためブロ
ックＢ１１内のコンデンサＣ２１は電源Ｖ１によって充
電される。
【００４８】次にｔ４〜ｔ５において、ブロックＢ１２
及びブロックＢ２２内の制御回路Ｋ２はオフ制御を行
う。これによってブロックＢ１２及びブロックＢ２２内
の低電位側トランジスタＱ２はオフする。またブロック
Ｂ１２及びブロックＢ２２内の制御回路Ｋ１はオン制御
を行う。これによってブロックＢ１２及びブロックＢ２
２内の高電位側トランジスタＱ１はオンする。このと
き、従来と同様に、コンデンサＣ１のブートストラップ
電源としての作用によって、高電位側トランジスタＱ１
はそのエミッタ電位が上昇してもオンし続けることがで
きる。コンデンサＣ１の電荷が消費されるとコンデンサ
Ｃ１の電荷がダイオードＤ２を介して流れ込み補充され
る。すなわち、図２のｔ４〜ｔ６のように、ブロックＢ
１２内の制御回路Ｋ１がオン制御を長時間継続して行っ
ているときに、ブロックＢ２２内の制御回路Ｋ２がオン
制御及びオフ制御を繰り返し行うことによって、コンデ
ンサＣ２１が繰り返し充電されコンデンサＣ１に電力の
不足分を供給することができる。
及びブロックＢ２２内の制御回路Ｋ２はオフ制御を行
う。これによってブロックＢ１２及びブロックＢ２２内
の低電位側トランジスタＱ２はオフする。またブロック
Ｂ１２及びブロックＢ２２内の制御回路Ｋ１はオン制御
を行う。これによってブロックＢ１２及びブロックＢ２
２内の高電位側トランジスタＱ１はオンする。このと
き、従来と同様に、コンデンサＣ１のブートストラップ
電源としての作用によって、高電位側トランジスタＱ１
はそのエミッタ電位が上昇してもオンし続けることがで
きる。コンデンサＣ１の電荷が消費されるとコンデンサ
Ｃ１の電荷がダイオードＤ２を介して流れ込み補充され
る。すなわち、図２のｔ４〜ｔ６のように、ブロックＢ
１２内の制御回路Ｋ１がオン制御を長時間継続して行っ
ているときに、ブロックＢ２２内の制御回路Ｋ２がオン
制御及びオフ制御を繰り返し行うことによって、コンデ
ンサＣ２１が繰り返し充電されコンデンサＣ１に電力の
不足分を供給することができる。
【００４９】この図２のように、ブロックＢ２２内の制
御回路Ｋ２のオン制御・オフ制御の周波数がブロックＢ
１２内の制御回路Ｋ１のオン制御・オフ制御の周波数よ
り高い制御には駆動対象がモータにおけるＰＷＭ制御法
がある。この制御法では、制御回路Ｋ１はオン制御を長
期間行い、ブロックＢ２２内の制御回路Ｋ２が行うオン
制御・オフ制御によって低電位側トランジスタＱ２を高
周波スイッチングすることによって、モータの制御上極
めて有効な結果を得られる場合がある。なお、ブロック
Ｂ２２内の低電位側トランジスタＱ２が高周波スイッチ
ングすればよく、ブロックＢ２２内の高電位側トランジ
スタＱ１は必ずしも高周波スイッチングする必要はな
い。
御回路Ｋ２のオン制御・オフ制御の周波数がブロックＢ
１２内の制御回路Ｋ１のオン制御・オフ制御の周波数よ
り高い制御には駆動対象がモータにおけるＰＷＭ制御法
がある。この制御法では、制御回路Ｋ１はオン制御を長
期間行い、ブロックＢ２２内の制御回路Ｋ２が行うオン
制御・オフ制御によって低電位側トランジスタＱ２を高
周波スイッチングすることによって、モータの制御上極
めて有効な結果を得られる場合がある。なお、ブロック
Ｂ２２内の低電位側トランジスタＱ２が高周波スイッチ
ングすればよく、ブロックＢ２２内の高電位側トランジ
スタＱ１は必ずしも高周波スイッチングする必要はな
い。
【００５０】また、ブロックＢ２２内の低電位側トラン
ジスタＱ２が高周波スイッチングしてもブロックＢ２２
内の出力端子ＯＵＴの電位は変化するとは限らない。こ
の理由は、例えばブロックＢ２２内の高電位側トランジ
スタＱ１が高周波スイッチングしないとき、ブロックＢ
２２内の出力端子ＯＵＴが低電位Ｖ−の電位になった後
は駆動対象が出力端子ＯＵＴへ影響を及ぼすことによっ
て、低電位側トランジスタＱ２が高周波スイッチングし
ても出力端子ＯＵＴの電位が変化しないことがあるから
である。しかし、ブロックＢ１２内の出力端子ＯＵＴの
電位が低電位Ｖ−より非常に高い電位であって、かつブ
ロックＢ１２内の制御回路Ｋ１がオン制御を行うときに
は、ブロックＢ１２内の出力端子ＯＵＴからブロックＢ
２２内の出力端子ＯＵＴへ駆動対象を介して電流が流れ
るため、ブロックＢ２２内の出力端子ＯＵＴの電位が変
化し、この電位変化の交流成分は、コンデンサＣ２１を
介して制御回路Ｋ１へ流れる。したがって、ブロックＢ
１２内のＱ１がオン制御を長期間行い、ブロックＢ２２
内の低電位側トランジスタＱ２が高周波スイッチングす
る期間において、コンデンサＣ２１はコンデンサＣ１に
電力を補助的に供給することができる。
ジスタＱ２が高周波スイッチングしてもブロックＢ２２
内の出力端子ＯＵＴの電位は変化するとは限らない。こ
の理由は、例えばブロックＢ２２内の高電位側トランジ
スタＱ１が高周波スイッチングしないとき、ブロックＢ
２２内の出力端子ＯＵＴが低電位Ｖ−の電位になった後
は駆動対象が出力端子ＯＵＴへ影響を及ぼすことによっ
て、低電位側トランジスタＱ２が高周波スイッチングし
ても出力端子ＯＵＴの電位が変化しないことがあるから
である。しかし、ブロックＢ１２内の出力端子ＯＵＴの
電位が低電位Ｖ−より非常に高い電位であって、かつブ
ロックＢ１２内の制御回路Ｋ１がオン制御を行うときに
は、ブロックＢ１２内の出力端子ＯＵＴからブロックＢ
２２内の出力端子ＯＵＴへ駆動対象を介して電流が流れ
るため、ブロックＢ２２内の出力端子ＯＵＴの電位が変
化し、この電位変化の交流成分は、コンデンサＣ２１を
介して制御回路Ｋ１へ流れる。したがって、ブロックＢ
１２内のＱ１がオン制御を長期間行い、ブロックＢ２２
内の低電位側トランジスタＱ２が高周波スイッチングす
る期間において、コンデンサＣ２１はコンデンサＣ１に
電力を補助的に供給することができる。
【００５１】ＩＧＢＴは、ゲート・エミッタ間電圧が変
化するとき寄生容量の充放電によって電力を消費する
が、ゲート・エミッタ間電圧が一定のときこの電力の消
費は殆どない。また、制御回路は、一般にオン制御から
オフ制御又はオフ制御からオン制御を行うときオン制御
又はオフ制御を保つときよりも電力を多く消費する。し
たがって、オン制御からオフ制御又はオフ制御からオン
制御を行うときよりもオン制御又はオフ制御を保つとき
の方が電力消費は少なくて済む。したがってコンデンサ
Ｃ２１の補助があれば、制御回路Ｋ１がオン制御を長期
間行う場合に、コンデンサＣ１の電荷量を長期間維持す
るのは十分可能である。
化するとき寄生容量の充放電によって電力を消費する
が、ゲート・エミッタ間電圧が一定のときこの電力の消
費は殆どない。また、制御回路は、一般にオン制御から
オフ制御又はオフ制御からオン制御を行うときオン制御
又はオフ制御を保つときよりも電力を多く消費する。し
たがって、オン制御からオフ制御又はオフ制御からオン
制御を行うときよりもオン制御又はオフ制御を保つとき
の方が電力消費は少なくて済む。したがってコンデンサ
Ｃ２１の補助があれば、制御回路Ｋ１がオン制御を長期
間行う場合に、コンデンサＣ１の電荷量を長期間維持す
るのは十分可能である。
【００５２】このように、コンデンサＣ２１はコンデン
サＣ１の補助的な役割を果たすため、コンデンサＣ２１
の容量はコンデンサＣ１より大きくする必要はない。し
たがって、コンデンサＣ２１は容量が小さい安価なもの
を適用できる。特にオン制御又はオフ制御を保つときの
制御回路Ｋ１の消費電力が少なくなるように設計してお
くことによって、コンデンサＣ２１の容量はさらに小さ
いものを適用できる。
サＣ１の補助的な役割を果たすため、コンデンサＣ２１
の容量はコンデンサＣ１より大きくする必要はない。し
たがって、コンデンサＣ２１は容量が小さい安価なもの
を適用できる。特にオン制御又はオフ制御を保つときの
制御回路Ｋ１の消費電力が少なくなるように設計してお
くことによって、コンデンサＣ２１の容量はさらに小さ
いものを適用できる。
【００５３】なお、ブロックＢ２２内の低電位側トラン
ジスタＱ２を高周波スイッチングする場合、例えば図２
のｔ２〜ｔ４では、ブロックＢ１２内のコンデンサＣ１
が充電されているためにブロックＢ２２からブロックＢ
１２へ電力の供給が不要であるが、ブロックＢ２２から
ブロックＢ１２へコンデンサＣ２１を介して電力が無駄
に供給される。しかし、上述のように、コンデンサＣ２
１の容量は小さいものを適用すれば、コンデンサＣ２１
が消費する無駄な電力を低減できる。
ジスタＱ２を高周波スイッチングする場合、例えば図２
のｔ２〜ｔ４では、ブロックＢ１２内のコンデンサＣ１
が充電されているためにブロックＢ２２からブロックＢ
１２へ電力の供給が不要であるが、ブロックＢ２２から
ブロックＢ１２へコンデンサＣ２１を介して電力が無駄
に供給される。しかし、上述のように、コンデンサＣ２
１の容量は小さいものを適用すれば、コンデンサＣ２１
が消費する無駄な電力を低減できる。
【００５４】実施の形態２．図３は本発明の実施の形態
２における駆動回路を示す回路図である。実施の形態３
は３相を出力する駆動回路である。実施の形態２に適用
される３相用の駆動対象としては回転機等がある。
２における駆動回路を示す回路図である。実施の形態３
は３相を出力する駆動回路である。実施の形態２に適用
される３相用の駆動対象としては回転機等がある。
【００５５】まず、実施の形態２の駆動回路の構成を説
明する。実施の形態２の駆動回路は、実施の形態１の駆
動回路に第３相に関わるブロックＢ３１及びＢ３２、コ
ンデンサＣ３１、Ｃ３２、Ｃ２３、Ｃ１３、抵抗Ｒ３
１、Ｒ３２、Ｒ２３、Ｒ１３を加えたものである。
明する。実施の形態２の駆動回路は、実施の形態１の駆
動回路に第３相に関わるブロックＢ３１及びＢ３２、コ
ンデンサＣ３１、Ｃ３２、Ｃ２３、Ｃ１３、抵抗Ｒ３
１、Ｒ３２、Ｒ２３、Ｒ１３を加えたものである。
【００５６】コンデンサＣ３１は、一端が抵抗Ｒ３１を
介してブロックＢ３２内の高電位側トランジスタＱ１及
び低電位側トランジスタＱ２の接続点に接続され、他端
がダイオードＤ１及びダイオードＤ２の接続点に接続さ
れている。コンデンサＣ３２は、一端が抵抗Ｒ３２を介
してブロックＢ３２内の高電位側トランジスタＱ１及び
低電位側トランジスタＱ２の接続点に接続され、他端が
ダイオードＤ１及びダイオードＤ２の接続点に接続され
ている。コンデンサＣ２３は、一端が抵抗Ｒ２３を介し
てブロックＢ２２内の高電位側トランジスタＱ１及び低
電位側トランジスタＱ２の接続点に接続され、他端がダ
イオードＤ１及びダイオードＤ２の接続点に接続されて
いる。コンデンサＣ１３は、一端が抵抗Ｒ１３を介して
ブロックＢ１２内の高電位側トランジスタＱ１及び低電
位側トランジスタＱ２の接続点に接続され、他端がダイ
オードＤ１及びダイオードＤ２の接続点に接続されてい
る。
介してブロックＢ３２内の高電位側トランジスタＱ１及
び低電位側トランジスタＱ２の接続点に接続され、他端
がダイオードＤ１及びダイオードＤ２の接続点に接続さ
れている。コンデンサＣ３２は、一端が抵抗Ｒ３２を介
してブロックＢ３２内の高電位側トランジスタＱ１及び
低電位側トランジスタＱ２の接続点に接続され、他端が
ダイオードＤ１及びダイオードＤ２の接続点に接続され
ている。コンデンサＣ２３は、一端が抵抗Ｒ２３を介し
てブロックＢ２２内の高電位側トランジスタＱ１及び低
電位側トランジスタＱ２の接続点に接続され、他端がダ
イオードＤ１及びダイオードＤ２の接続点に接続されて
いる。コンデンサＣ１３は、一端が抵抗Ｒ１３を介して
ブロックＢ１２内の高電位側トランジスタＱ１及び低電
位側トランジスタＱ２の接続点に接続され、他端がダイ
オードＤ１及びダイオードＤ２の接続点に接続されてい
る。
【００５７】ブロックＢ３１及びＢ３２のその他の内部
構成はブロックＢ１１及びＢ１２又はブロックＢ２１及
びＢ２２と同様である。
構成はブロックＢ１１及びＢ１２又はブロックＢ２１及
びＢ２２と同様である。
【００５８】実施の形態２では、ブロックＢ１２、ブロ
ックＢ２２及びブロックＢ３２のうちの特定の１つが第
１ブロックであり、他の特定の１つが第２ブロックであ
る。ブロックＢ１１、Ｂ２１及びＢ３１のそれぞれはブ
ートストラップ回路を含む電源回路を構成する。ブート
ストラップ回路は、ブロックＢ１１については、整流手
段ＲＥＣ、コンデンサＣ１（第１コンデンサ）、Ｃ２１
（第２コンデンサ）、Ｃ３１（他の第２コンデンサ）、
抵抗Ｒ１、Ｒ２１、Ｒ３１によって構成され、ブロック
Ｂ２１及びＢ３１も同様である。
ックＢ２２及びブロックＢ３２のうちの特定の１つが第
１ブロックであり、他の特定の１つが第２ブロックであ
る。ブロックＢ１１、Ｂ２１及びＢ３１のそれぞれはブ
ートストラップ回路を含む電源回路を構成する。ブート
ストラップ回路は、ブロックＢ１１については、整流手
段ＲＥＣ、コンデンサＣ１（第１コンデンサ）、Ｃ２１
（第２コンデンサ）、Ｃ３１（他の第２コンデンサ）、
抵抗Ｒ１、Ｒ２１、Ｒ３１によって構成され、ブロック
Ｂ２１及びＢ３１も同様である。
【００５９】このように、実施の形態２の駆動回路は各
相について対称的に構成されている。
相について対称的に構成されている。
【００６０】次に、実施の形態１の駆動回路の動作を説
明する。各ブロック内の動作は、実施の形態１と同様で
ある。
明する。各ブロック内の動作は、実施の形態１と同様で
ある。
【００６１】例えば、第１相に関わるブロックＢ１１及
びブロックＢ１２に着目すると、ブロックＢ１２内の制
御回路Ｋ１がオン制御を行っているとき、ブロックＢ２
２又はブロックＢ３２の少なくとも一方の制御回路Ｋ２
がオン制御及びオフ制御を繰り返し行えば、コンデンサ
Ｃ３１又はコンデンサＣ２１の少なくとも一方から電力
が供給される。したがって、ブロックＢ１２内の制御回
路Ｋ１に供給される電力は、実施の形態１よりも充分に
なる。
びブロックＢ１２に着目すると、ブロックＢ１２内の制
御回路Ｋ１がオン制御を行っているとき、ブロックＢ２
２又はブロックＢ３２の少なくとも一方の制御回路Ｋ２
がオン制御及びオフ制御を繰り返し行えば、コンデンサ
Ｃ３１又はコンデンサＣ２１の少なくとも一方から電力
が供給される。したがって、ブロックＢ１２内の制御回
路Ｋ１に供給される電力は、実施の形態１よりも充分に
なる。
【００６２】変形例．実施の形態１及び２ではそれぞれ
２相、３相の駆動回路に適用した場合を示したが、４相
以上の駆動回路に適用してもよい。
２相、３相の駆動回路に適用した場合を示したが、４相
以上の駆動回路に適用してもよい。
【００６３】また、実施の形態２では、ある相に関わる
ブロックは、他の相に関わるブロック全てから電力が供
給されている。実施の形態２を含み３相以上の駆動回路
の場合、ある相に関わるブロックは、他の全ての相に関
わるブロック全てのうち少なくとも１つのブロックから
電力が供給されていてもよい。例えば、図３において、
コンデンサＣ２１及び抵抗Ｒ２１を省略してもよい。
ブロックは、他の相に関わるブロック全てから電力が供
給されている。実施の形態２を含み３相以上の駆動回路
の場合、ある相に関わるブロックは、他の全ての相に関
わるブロック全てのうち少なくとも１つのブロックから
電力が供給されていてもよい。例えば、図３において、
コンデンサＣ２１及び抵抗Ｒ２１を省略してもよい。
【００６４】また、実施の形態１及び２では、各相に関
わる複数のブロックはそれぞれ他の相に関わるブロック
から電力が供給されているが、少なくとも１つの相に関
わるブロックが他の相に関わるブロックから電力が供給
されていればよい。例えば、図３において、コンデンサ
Ｃ２１、抵抗Ｒ２１、コンデンサＣ３１及び抵抗Ｒ３１
を省略してもよい。
わる複数のブロックはそれぞれ他の相に関わるブロック
から電力が供給されているが、少なくとも１つの相に関
わるブロックが他の相に関わるブロックから電力が供給
されていればよい。例えば、図３において、コンデンサ
Ｃ２１、抵抗Ｒ２１、コンデンサＣ３１及び抵抗Ｒ３１
を省略してもよい。
【００６５】実施の形態１及び２では、ＩＧＢＴを用い
たが、これに代えてバイポーラトランジスタ、ＭＯＳト
ランジスタを用いても良い。
たが、これに代えてバイポーラトランジスタ、ＭＯＳト
ランジスタを用いても良い。
【００６６】
【発明の効果】本発明請求項１によると、第１コンデン
サによって電力が高電位側トランジスタへ第１制御手段
を介して供給されることによって高電位側トランジスタ
はオンすることができるが、第１コンデンサが電力を供
給できなくても、第２コンデンサから電力が供給される
場合があるため、高電位側トランジスタはオンすること
ができ、駆動回路が正常に動作することが図れ、容量の
大きい高価なコンデンサを電源回路に適用せずに済むと
いう効果を奏す。
サによって電力が高電位側トランジスタへ第１制御手段
を介して供給されることによって高電位側トランジスタ
はオンすることができるが、第１コンデンサが電力を供
給できなくても、第２コンデンサから電力が供給される
場合があるため、高電位側トランジスタはオンすること
ができ、駆動回路が正常に動作することが図れ、容量の
大きい高価なコンデンサを電源回路に適用せずに済むと
いう効果を奏す。
【００６７】本発明請求項２によると、第１コンデンサ
に充電された電荷が第２コンデンサに流れ込むことを防
止できるため、第１コンデンサから第１制御回路へ供給
される電荷が低減されることを防止できるという効果を
奏す。
に充電された電荷が第２コンデンサに流れ込むことを防
止できるため、第１コンデンサから第１制御回路へ供給
される電荷が低減されることを防止できるという効果を
奏す。
【００６８】本発明請求項３によると、充電の際に大電
流が第２コンデンサに流れ込むことによって生じるノイ
ズを低減できるため、駆動回路の誤動作を防止できると
いう効果を奏す。
流が第２コンデンサに流れ込むことによって生じるノイ
ズを低減できるため、駆動回路の誤動作を防止できると
いう効果を奏す。
【００６９】本発明請求項４によると、第１ブロック内
の第１制御回路が高電位側トランジスタをオンさせてい
るときに第２ブロック内の第２制御回路が高周波で駆動
することによって第２ブロック内の出力点の電位が変動
する。これによって、第２ブロックから第１ブロック内
の高電位側トランジスタへ第２コンデンサを介して電力
を供給することができるという効果を奏す。
の第１制御回路が高電位側トランジスタをオンさせてい
るときに第２ブロック内の第２制御回路が高周波で駆動
することによって第２ブロック内の出力点の電位が変動
する。これによって、第２ブロックから第１ブロック内
の高電位側トランジスタへ第２コンデンサを介して電力
を供給することができるという効果を奏す。
【図１】 本発明の実施の形態１における駆動回路を示
す回路図である。
す回路図である。
【図２】 本発明の実施の形態１における駆動回路の動
作の一例を説明するためのタイミングチャートである。
作の一例を説明するためのタイミングチャートである。
【図３】 本発明の実施の形態２における駆動回路を示
す回路図である。
す回路図である。
【図４】 従来の駆動回路を示す回路図である。
【図５】 従来の駆動回路の動作の一例を説明するため
のタイミングチャートである。
のタイミングチャートである。
Ｋ１，Ｋ２ 制御回路、ＲＥＣ 整流手段。
Claims (4)
- 【請求項１】 直流から複数相の交流を生成して駆動対
象へ出力する駆動回路であって、 高電位・低電位間に直列に接続された高電位側トランジ
スタ及び低電位側トランジスタ、前記高電位側トランジ
スタの制御端子に接続されオン制御及びオフ制御を行う
ための第１制御手段、前記低電位側トランジスタの制御
端子に接続されオン制御及びオフ制御を行うための第２
制御手段を含み、前記高電位側及び低電位側トランジス
タの接続点の電位を前記複数相のうちの一相として出力
する第１ブロックと、 前記第１及び第２制御手段に電源を供給するための電源
回路と、を備え、 前記電源回路は前記第１制御手段に接続されたブートス
トラップ回路を含み、 前記ブートストラップ回路は、 前記一相の出力点に一端が接続された第１コンデンサ
と、 前記一相と異なる少なくとも１つの他相の出力点に一端
が接続された少なくとも１つの第２コンデンサと、を備
えた駆動回路。 - 【請求項２】 前記ブートストラップ回路は、前記第２
コンデンサの他端から前記第１コンデンサの他端方向へ
電流の流れを強制する整流手段をさらに備えた請求項１
記載の駆動回路。 - 【請求項３】 前記ブートストラップ回路は、前記第２
コンデンサの一端と前記他相の出力点との間に接続され
た抵抗をさらに備えた請求項１又は２記載の駆動回路。 - 【請求項４】 前記第１ブロックと同じ構成の第２ブロ
ックをさらに備え、 前記第１ブロック内の第１制御回路は比較的低い周波数
で駆動され、第２ブロック内の前記第２制御回路は比較
的高い周波数で駆動される請求項１記載の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22973397A JP3607057B2 (ja) | 1997-08-26 | 1997-08-26 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22973397A JP3607057B2 (ja) | 1997-08-26 | 1997-08-26 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1169842A true JPH1169842A (ja) | 1999-03-09 |
| JP3607057B2 JP3607057B2 (ja) | 2005-01-05 |
Family
ID=16896845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22973397A Expired - Fee Related JP3607057B2 (ja) | 1997-08-26 | 1997-08-26 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3607057B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006246617A (ja) * | 2005-03-03 | 2006-09-14 | Nissan Motor Co Ltd | 電力変換装置 |
| JP2014166066A (ja) * | 2013-02-26 | 2014-09-08 | Denso Corp | 電力供給装置 |
| WO2017141559A1 (ja) * | 2016-02-16 | 2017-08-24 | 富士電機株式会社 | 半導体装置 |
| JP2022096905A (ja) * | 2020-12-18 | 2022-06-30 | 株式会社Soken | 回転電機の制御装置 |
| DE102022204381A1 (de) | 2022-05-04 | 2023-11-09 | Robert Bosch Gesellschaft mit beschränkter Haftung | Invertereinheit für eine mehrphasige elektrischen Maschine sowie elektrische Maschine mit solch einer Invertereinheit |
-
1997
- 1997-08-26 JP JP22973397A patent/JP3607057B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006246617A (ja) * | 2005-03-03 | 2006-09-14 | Nissan Motor Co Ltd | 電力変換装置 |
| JP2014166066A (ja) * | 2013-02-26 | 2014-09-08 | Denso Corp | 電力供給装置 |
| WO2017141559A1 (ja) * | 2016-02-16 | 2017-08-24 | 富士電機株式会社 | 半導体装置 |
| JPWO2017141559A1 (ja) * | 2016-02-16 | 2018-05-31 | 富士電機株式会社 | 半導体装置 |
| US10193542B2 (en) | 2016-02-16 | 2019-01-29 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2022096905A (ja) * | 2020-12-18 | 2022-06-30 | 株式会社Soken | 回転電機の制御装置 |
| DE102022204381A1 (de) | 2022-05-04 | 2023-11-09 | Robert Bosch Gesellschaft mit beschränkter Haftung | Invertereinheit für eine mehrphasige elektrischen Maschine sowie elektrische Maschine mit solch einer Invertereinheit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3607057B2 (ja) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8390241B2 (en) | Motor drive based on III-nitride devices | |
| JPH10285949A (ja) | 半導体装置 | |
| US11557961B2 (en) | Multi-phase interleaved power converters with improved current balancing | |
| US20250379527A1 (en) | Power converter | |
| US5686859A (en) | Semiconductor switch including a pre-driver with a capacitively isolated power supply | |
| US20220140748A1 (en) | Semiconductor device and inverter device | |
| CN111106741B (zh) | 用于开关的驱动电路 | |
| JPH0746853A (ja) | ソフトスイッチング式インバータ制御方法及びその装置 | |
| JP3607057B2 (ja) | 駆動回路 | |
| US9673735B2 (en) | Power converter | |
| JP2006203987A (ja) | スイッチング・レギュレータ回路 | |
| JP3272753B2 (ja) | 電源電圧発生回路 | |
| JP6762268B2 (ja) | インバータ装置、および、それを用いた電動装置 | |
| JP2001045740A (ja) | パワー半導体素子の駆動回路 | |
| JP4443859B2 (ja) | チャージポンプ駆動回路 | |
| JP6939087B2 (ja) | 集積回路装置 | |
| JP4151163B2 (ja) | Ｍｏｓトランジスタのドライブ回路 | |
| JPH05219738A (ja) | 多重出力スイッチングレギュレータ | |
| JP2601505Y2 (ja) | ブリッジインバータ回路 | |
| JP2017079511A (ja) | スイッチング電源装置 | |
| JP3468261B2 (ja) | ブリッジ型インバ−タ装置 | |
| US20260058651A1 (en) | Gate drive circuit | |
| WO2019202862A1 (ja) | ゲート駆動回路および電力変換装置 | |
| CN121729824A (zh) | 栅极驱动电路、电力转换装置以及马达单元 | |
| JP6567235B1 (ja) | ゲート駆動回路および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |