JPH117463A - テスト回路合成方法，装置，及びコンピュータ読取り可能なテスト回路合成プログラムを記録した記録媒体 - Google Patents
テスト回路合成方法，装置，及びコンピュータ読取り可能なテスト回路合成プログラムを記録した記録媒体Info
- Publication number
- JPH117463A JPH117463A JP9160110A JP16011097A JPH117463A JP H117463 A JPH117463 A JP H117463A JP 9160110 A JP9160110 A JP 9160110A JP 16011097 A JP16011097 A JP 16011097A JP H117463 A JPH117463 A JP H117463A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- information
- library
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 title claims abstract description 12
- 238000012360 testing method Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 title description 6
- 238000003745 diagnosis Methods 0.000 claims abstract description 72
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 55
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 54
- 238000000605 extraction Methods 0.000 claims description 10
- 238000001308 synthesis method Methods 0.000 claims description 9
- 238000012217 deletion Methods 0.000 claims description 4
- 230000037430 deletion Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 abstract description 12
- 238000012795 verification Methods 0.000 abstract description 4
- 238000006467 substitution reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 故障診断用フリップフロップ置換後の回路に
対する遅延検証を不要にする。 【解決手段】 ハードウェア記述言語等で記述の第１の
論理回路情報及びファンクションブロックの遅延値等の
情報であるゲートライブラリを入力とし第１の論理回路
情報をゲートレベルの第２論理回路情報に変換し故障診
断用（第１の）フリップフロップ（ＦＦ）を挿入するテ
スト回路合成装置において，ゲートライブラリから第１
のＦＦライブラリを抽出する手段２，第１のＦＦライブ
ラリから故障診断用情報を削除する手段４，この作成情
報より第１のＦＦと同等の遅延値を持ち故障診断用情報
を持たないＦＦライブラリの作成と作成したＦＦと基に
なる第１のＦＦとの対応表を作成するＦＦライブラリ作
成手段６，ゲートライブラリから第１のＦＦ以外のライ
ブラリ情報を抽出する手段９，この作成されたゲートラ
イブラリと前記作成手段６で作成したものとを用い第１
の論理回路情報に対し論理合成する手段１２，及びこの
作成された第２の論理回路情報中のＦＦを前記対応表に
より第１のＦＦと置換する手段１４を備える。
対する遅延検証を不要にする。 【解決手段】 ハードウェア記述言語等で記述の第１の
論理回路情報及びファンクションブロックの遅延値等の
情報であるゲートライブラリを入力とし第１の論理回路
情報をゲートレベルの第２論理回路情報に変換し故障診
断用（第１の）フリップフロップ（ＦＦ）を挿入するテ
スト回路合成装置において，ゲートライブラリから第１
のＦＦライブラリを抽出する手段２，第１のＦＦライブ
ラリから故障診断用情報を削除する手段４，この作成情
報より第１のＦＦと同等の遅延値を持ち故障診断用情報
を持たないＦＦライブラリの作成と作成したＦＦと基に
なる第１のＦＦとの対応表を作成するＦＦライブラリ作
成手段６，ゲートライブラリから第１のＦＦ以外のライ
ブラリ情報を抽出する手段９，この作成されたゲートラ
イブラリと前記作成手段６で作成したものとを用い第１
の論理回路情報に対し論理合成する手段１２，及びこの
作成された第２の論理回路情報中のＦＦを前記対応表に
より第１のＦＦと置換する手段１４を備える。
Description
【０００１】
【発明の属する技術分野】本発明は，ハードウェア記述
言語等で記述された論理回路情報に対して，ゲートライ
ブラリを使用してゲートレベルの論理回路情報に変換す
る論理合成を行う際に，故障診断に必要な故障診断用フ
リップフロップ（ＦＦ）を使用するテスト回路合成方式
に関する。
言語等で記述された論理回路情報に対して，ゲートライ
ブラリを使用してゲートレベルの論理回路情報に変換す
る論理合成を行う際に，故障診断に必要な故障診断用フ
リップフロップ（ＦＦ）を使用するテスト回路合成方式
に関する。
【０００２】
【従来の技術】従来のハードウェア記述言語，ゲートレ
ベル回路（回路図）記述，状態遷移表，真理値表等の論
理回路情報を利用したテスト回路合成方式では，ハード
ウェア記述言語等で記述された論理回路情報に対して，
故障診断用ではないフリップフロップを使用してゲート
レベルの論理回路情報に変換を行い，変換結果のゲート
レベルの論理回路情報中のフリップフロップを故障診断
用フリップフロップに置換することにより行っている。
ベル回路（回路図）記述，状態遷移表，真理値表等の論
理回路情報を利用したテスト回路合成方式では，ハード
ウェア記述言語等で記述された論理回路情報に対して，
故障診断用ではないフリップフロップを使用してゲート
レベルの論理回路情報に変換を行い，変換結果のゲート
レベルの論理回路情報中のフリップフロップを故障診断
用フリップフロップに置換することにより行っている。
【０００３】また，特開平８−３０６５０号公報に開示
された方式をテスト回路合成に適用する場合も同様な操
作が行われる。
された方式をテスト回路合成に適用する場合も同様な操
作が行われる。
【０００４】
【発明が解決しようとする課題】上述した従来のテスト
回路合成方式では，通常，故障診断用ではないフリップ
フロップと，故障診断用フリップフロップとでは，遅延
値が異なるため，論理合成結果のゲートレベルの論理回
路情報中の故障診断用ではないフリップフロップを，故
障診断用フリップフロップに置換した後，置換結果のゲ
ートレベルの論理回路情報に対して遅延検証を行う必要
があり，遅延検証の結果が満足の行くものでなければ，
論理合成の再実行等の後戻りが発生するという欠点があ
る。
回路合成方式では，通常，故障診断用ではないフリップ
フロップと，故障診断用フリップフロップとでは，遅延
値が異なるため，論理合成結果のゲートレベルの論理回
路情報中の故障診断用ではないフリップフロップを，故
障診断用フリップフロップに置換した後，置換結果のゲ
ートレベルの論理回路情報に対して遅延検証を行う必要
があり，遅延検証の結果が満足の行くものでなければ，
論理合成の再実行等の後戻りが発生するという欠点があ
る。
【０００５】そこで，本発明の技術的課題は，故障診断
用フリップフロップ置換後の回路に対する遅延検証を不
要にすることができるテスト回路合成方法，装置，及び
コンピュータ読取り可能なテスト回路合成プログラムを
記録した記録媒体を提供することにある。
用フリップフロップ置換後の回路に対する遅延検証を不
要にすることができるテスト回路合成方法，装置，及び
コンピュータ読取り可能なテスト回路合成プログラムを
記録した記録媒体を提供することにある。
【０００６】
【課題を解決するための手段】本発明のテスト回路合成
方法は，故障診断用の第１のフリップフロップと全く等
しい遅延値を持ち，故障診断用情報を持たない第２のフ
リップフロップをゲートライブラリとして作成し，作成
されたライブラリをフリップフロップとして使用してハ
ードウェア記述言語等の第１の論理回路情報をゲートレ
ベルの第２の論理回路情報に変換する論理合成を行った
後，論理合成結果のゲートレベルの第２の論理回路情報
中のフリップフロップを前記第１のフリップフロップに
置換することによって第３の論理回路情報を作成するこ
とを特徴としている。
方法は，故障診断用の第１のフリップフロップと全く等
しい遅延値を持ち，故障診断用情報を持たない第２のフ
リップフロップをゲートライブラリとして作成し，作成
されたライブラリをフリップフロップとして使用してハ
ードウェア記述言語等の第１の論理回路情報をゲートレ
ベルの第２の論理回路情報に変換する論理合成を行った
後，論理合成結果のゲートレベルの第２の論理回路情報
中のフリップフロップを前記第１のフリップフロップに
置換することによって第３の論理回路情報を作成するこ
とを特徴としている。
【０００７】また，本発明のテスト回路合成方法は，第
１の論理回路情報と，ファンクションブロックの情報で
あるゲートライブラリを入力として，前記第１の論理回
路情報をゲートレベルの第２の論理回路情報に変換する
論理合成を行い，論理合成後，故障診断用の第１のフリ
ップフロップを挿入するテスト回路合成方法において，
回路の故障診断に使用する前記第１のフリップフロップ
と全く等しい遅延値を持ち，故障診断用端子を持たない
フリップフロップライブラリを作成し，前記第２の論理
回路情報に対して，作成されたフリップフロップライブ
ラリを使用して論理合成を行った後，論理合成結果のゲ
ートレベルの前記第２の論理回路情報中のフリップフロ
ップを実際の第１のフリップフロップに置換してテスト
回路合成を行う事により，論理合成結果の回路の遅延情
報と，論理合成結果中のフリップフロップを故障診断用
フリップフロップに置換した回路の遅延情報を完全に等
しいものとした第３の論理回路情報を作成することを特
徴としている。
１の論理回路情報と，ファンクションブロックの情報で
あるゲートライブラリを入力として，前記第１の論理回
路情報をゲートレベルの第２の論理回路情報に変換する
論理合成を行い，論理合成後，故障診断用の第１のフリ
ップフロップを挿入するテスト回路合成方法において，
回路の故障診断に使用する前記第１のフリップフロップ
と全く等しい遅延値を持ち，故障診断用端子を持たない
フリップフロップライブラリを作成し，前記第２の論理
回路情報に対して，作成されたフリップフロップライブ
ラリを使用して論理合成を行った後，論理合成結果のゲ
ートレベルの前記第２の論理回路情報中のフリップフロ
ップを実際の第１のフリップフロップに置換してテスト
回路合成を行う事により，論理合成結果の回路の遅延情
報と，論理合成結果中のフリップフロップを故障診断用
フリップフロップに置換した回路の遅延情報を完全に等
しいものとした第３の論理回路情報を作成することを特
徴としている。
【０００８】また，本発明のテスト回路合成装置は，第
１の論理回路情報と，ファンクションブロックの情報で
あるゲートライブラリを入力として，前記第１の論理回
路情報をゲートレベルの第２の論理回路情報に変換し，
故障診断用の第１のフリップフロップを挿入するテスト
回路合成において，前記ゲートライブラリから故障診断
用の第１のフリップフロップライブラリを抽出する第１
の抽出手段と，前記第１のフリップフロップライブラリ
から故障診断用の情報を削除して故障診断用情報削除情
報を作成するする故障診断用情報削除手段と，前記故障
診断用削除情報より，前記第１のフリップフロップと全
く等しい遅延値を持ち，故障診断用の情報を持たない第
２のフリップフロップライブラリの作成と，作成した前
記第２のフリップフロップライブラリの第２のフリップ
フロップと，基となる前記第１のフリップフロップとの
対応表を作成するライブラリ作成手段と，前記ゲートラ
イブラリから前記第１のフリップフロップ以外のライブ
ラリ情報を抽出する第２の抽出手段と，前記第１の抽出
手段により作成されたゲートライブラリと，前記ライブ
ラリ作成手段により作成されたゲートライブラリとを使
用して，前記第２の論理回路情報に対して論理合成を行
う論理合成実行手段と，前記論理合成実行手段により作
成されたゲートレベルの前記第２の論理回路情報中のフ
リップフロップを，前記ライブラリ作成手段により作成
された対応表を使用して，前記第１のフリップフロップ
に置換を行い，第３の論理回路情報を生成する置換手段
とを備えることを特徴としている。
１の論理回路情報と，ファンクションブロックの情報で
あるゲートライブラリを入力として，前記第１の論理回
路情報をゲートレベルの第２の論理回路情報に変換し，
故障診断用の第１のフリップフロップを挿入するテスト
回路合成において，前記ゲートライブラリから故障診断
用の第１のフリップフロップライブラリを抽出する第１
の抽出手段と，前記第１のフリップフロップライブラリ
から故障診断用の情報を削除して故障診断用情報削除情
報を作成するする故障診断用情報削除手段と，前記故障
診断用削除情報より，前記第１のフリップフロップと全
く等しい遅延値を持ち，故障診断用の情報を持たない第
２のフリップフロップライブラリの作成と，作成した前
記第２のフリップフロップライブラリの第２のフリップ
フロップと，基となる前記第１のフリップフロップとの
対応表を作成するライブラリ作成手段と，前記ゲートラ
イブラリから前記第１のフリップフロップ以外のライブ
ラリ情報を抽出する第２の抽出手段と，前記第１の抽出
手段により作成されたゲートライブラリと，前記ライブ
ラリ作成手段により作成されたゲートライブラリとを使
用して，前記第２の論理回路情報に対して論理合成を行
う論理合成実行手段と，前記論理合成実行手段により作
成されたゲートレベルの前記第２の論理回路情報中のフ
リップフロップを，前記ライブラリ作成手段により作成
された対応表を使用して，前記第１のフリップフロップ
に置換を行い，第３の論理回路情報を生成する置換手段
とを備えることを特徴としている。
【０００９】ここで，本発明において，第１の論理回路
情報とは，ハードウエア記述言語，ゲートレベル回路
（回路図）記述，状態遷移表，真理値表等の論理回路情
報を呼ぶ。また，本発明において，ゲートライブラリ
は，ファンクションブロックの遅延値等の情報である。
情報とは，ハードウエア記述言語，ゲートレベル回路
（回路図）記述，状態遷移表，真理値表等の論理回路情
報を呼ぶ。また，本発明において，ゲートライブラリ
は，ファンクションブロックの遅延値等の情報である。
【００１０】
【発明の実施の形態】次に，本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１１】図１は本発明の一実施の形態によるテスト
回路合成装置を示すブロック図である。図１に示すよう
に，テスト回路合成装置は，コンピュータ読取り可能な
テスト回路合成プログラムを記録した記録媒体によって
構成されている。ここでは，図２にあるような，データ
入力端子（ＤＡＴＡ），クロック端子（ＣＬＯＣＫ），
デー夕出力端子（Ｑ），故障診断用端子（ＳＣＡＮ−Ｉ
Ｎ，ＳＣＡＮ−ＭＯＤＥ）を持ち，真理値表が示す論理
的な動作と，遅延値表が示す遅延値を持つフリップフロ
ップ“ＴＦＦ”を，故障診断用フリップフロップ（フリ
ップフロップ）として使用し，スキャンパス方式による
テスト回路合成を行う場合について述べる。
回路合成装置を示すブロック図である。図１に示すよう
に，テスト回路合成装置は，コンピュータ読取り可能な
テスト回路合成プログラムを記録した記録媒体によって
構成されている。ここでは，図２にあるような，データ
入力端子（ＤＡＴＡ），クロック端子（ＣＬＯＣＫ），
デー夕出力端子（Ｑ），故障診断用端子（ＳＣＡＮ−Ｉ
Ｎ，ＳＣＡＮ−ＭＯＤＥ）を持ち，真理値表が示す論理
的な動作と，遅延値表が示す遅延値を持つフリップフロ
ップ“ＴＦＦ”を，故障診断用フリップフロップ（フリ
ップフロップ）として使用し，スキャンパス方式による
テスト回路合成を行う場合について述べる。
【００１２】なお，スキャンパス方式の詳細について
は，情報処理学会発行の「論理装置のＣＡＤ」，樹下行
三編等の公知文献を参照されたい。
は，情報処理学会発行の「論理装置のＣＡＤ」，樹下行
三編等の公知文献を参照されたい。
【００１３】図１に戻って，テスト回路合成装置は，論
理合成用ライブラリ格納手段１と，故障診断用フリップ
フロップ抽出手段２と，故障診断用フリップフロップ格
納手段３と，故障診断用情報削除手段４と，フリップフ
ロップ作成用情報格納手段５と，フリップフロップライ
ブラリ作成手段６と，対応表格納手段７と，フリップラ
イブラリ格納手段８と，故障診断用フリップフロップ以
外抽出手段９と，故障診断用フリップフロップ以外格納
手段１０と，ハードウェア記述言語格納手段１１と，論
理合成実行手段１２と，論理合成結果格納手段１３と，
故障診断用フリップフロップ置換手段１４と，置換結果
格納手段１５とによって構成されている。
理合成用ライブラリ格納手段１と，故障診断用フリップ
フロップ抽出手段２と，故障診断用フリップフロップ格
納手段３と，故障診断用情報削除手段４と，フリップフ
ロップ作成用情報格納手段５と，フリップフロップライ
ブラリ作成手段６と，対応表格納手段７と，フリップラ
イブラリ格納手段８と，故障診断用フリップフロップ以
外抽出手段９と，故障診断用フリップフロップ以外格納
手段１０と，ハードウェア記述言語格納手段１１と，論
理合成実行手段１２と，論理合成結果格納手段１３と，
故障診断用フリップフロップ置換手段１４と，置換結果
格納手段１５とによって構成されている。
【００１４】論理合成用ライブラリ格納手段１には，フ
ァンクションブロックの論理，遅延情報等の第１の論理
回路情報が格納されており，第１の論理回路情報は，ゲ
ートレベルの第２の論理回路情報を構成する際の基本単
位となる。ここには，図２に示される故障診断用フリッ
プフロップ“ＴＦＦ”が含まれている。
ァンクションブロックの論理，遅延情報等の第１の論理
回路情報が格納されており，第１の論理回路情報は，ゲ
ートレベルの第２の論理回路情報を構成する際の基本単
位となる。ここには，図２に示される故障診断用フリッ
プフロップ“ＴＦＦ”が含まれている。
【００１５】故障診断用フリップフロップ抽出手段２
は，論理合成用ライブラリ格納手段１に格納されている
複数のファンクションブロック情報の中から，“ＴＦ
Ｆ”を故障診断用フリップフロップとして図２（ａ），
（ｂ），及び（ｃ）のような情報を抽出し，故障診断用
フリップフロップ格納手段３に格納する第１の抽出手段
として機能する。
は，論理合成用ライブラリ格納手段１に格納されている
複数のファンクションブロック情報の中から，“ＴＦ
Ｆ”を故障診断用フリップフロップとして図２（ａ），
（ｂ），及び（ｃ）のような情報を抽出し，故障診断用
フリップフロップ格納手段３に格納する第１の抽出手段
として機能する。
【００１６】故障診断用情報削除手段４は，故障診断用
フリップフロップ格納手段３に格納されている故障診断
用フリップフロップ“ＴＦＦ”の情報の中から，故障診
断用端子“ＳＣＡＮ−ＩＮ”，“ＳＣＡＮ−ＭＯＤＥ”
に関する論理的な動作と遅延値情報を削除した図３
（ａ），（ｂ），及び（ｃ）で示される情報をフリップ
フロップ作成用情報格納手段５に格納する。
フリップフロップ格納手段３に格納されている故障診断
用フリップフロップ“ＴＦＦ”の情報の中から，故障診
断用端子“ＳＣＡＮ−ＩＮ”，“ＳＣＡＮ−ＭＯＤＥ”
に関する論理的な動作と遅延値情報を削除した図３
（ａ），（ｂ），及び（ｃ）で示される情報をフリップ
フロップ作成用情報格納手段５に格納する。
【００１７】次に，フリップフロップライブラリ作成手
段６は，フリップフロップ作成用情報格納手段５に格納
されている情報から，フリップフロップ“ＴＦＦＤ”を
ライブラリとして作成し，フリップフロップライブラリ
格納手段８に格納する。また，作成した“ＴＦＦＤ”
と，基となったフリップフロップ“ＴＦＦ”を対応させ
た情報を対応情報格納手段７に格納するライブラリ作成
手段として機能する。
段６は，フリップフロップ作成用情報格納手段５に格納
されている情報から，フリップフロップ“ＴＦＦＤ”を
ライブラリとして作成し，フリップフロップライブラリ
格納手段８に格納する。また，作成した“ＴＦＦＤ”
と，基となったフリップフロップ“ＴＦＦ”を対応させ
た情報を対応情報格納手段７に格納するライブラリ作成
手段として機能する。
【００１８】一方，故障診断用フリップフロップ以外抽
出手段９は，論理合成用ライブラリ格納手段１に格納さ
れている複数のファンクションブロック情報の中から，
故障診断用フリップフロップ“ＴＦＦ”以外の情報を抽
出し，故障診断用フリップフロップ以外格納手段１０に
格納する第２の抽出手段として機能する。
出手段９は，論理合成用ライブラリ格納手段１に格納さ
れている複数のファンクションブロック情報の中から，
故障診断用フリップフロップ“ＴＦＦ”以外の情報を抽
出し，故障診断用フリップフロップ以外格納手段１０に
格納する第２の抽出手段として機能する。
【００１９】論理合成手段１２は，ハードウェア記述言
語等格納手段１１に格納されている論理回路情報に対し
て，フリップフロップライブラリ格納手段８に格納され
ている“ＴＦＦＤ”のライブラリをフリップフロップと
して使用し，故障診断用フリップフロップ以外格納手段
１０に格納されているライブラリをフリップフロップ以
外の論理に対して使用して論理合成を行い，論理合成結
果のゲートレベルの第２の論理回路情報を論理合成結果
格納手段１３に格納する。この論理合成結果格納手段１
３には，図４のように，フリップフロップ“ＴＦＦＤ”
を使用したゲートレベルの第２の論理回路情報が格納さ
れる。
語等格納手段１１に格納されている論理回路情報に対し
て，フリップフロップライブラリ格納手段８に格納され
ている“ＴＦＦＤ”のライブラリをフリップフロップと
して使用し，故障診断用フリップフロップ以外格納手段
１０に格納されているライブラリをフリップフロップ以
外の論理に対して使用して論理合成を行い，論理合成結
果のゲートレベルの第２の論理回路情報を論理合成結果
格納手段１３に格納する。この論理合成結果格納手段１
３には，図４のように，フリップフロップ“ＴＦＦＤ”
を使用したゲートレベルの第２の論理回路情報が格納さ
れる。
【００２０】次に，故障診断用フリップフロップ置換手
段１４は，論理合成結果格納手段１３に格納されている
フリップフロップ“ＴＦＦＤ”を使用したゲートレベル
の第２の論理回路情報に対して，対応表格納手段７に格
納されている情報より，フリップフロップ“ＴＦＦＤ”
を故障診断用フリップフロップ“ＴＦＦ”に１対１で置
換を行い，故障診断用端子を（ＳＣＡＮ−ＩＮ−ＴＦＦ
＃１／ＳＣＡＮ−ＩＮ），（ＳＣＡＮ−ＭＯＤＥ−ＴＦ
Ｆ＃１／ＳＣＡＮ−ＭＯＤＥ−ＴＦＦ＃２／ＳＣＡＮ−
ＭＯＤＥ），及び（ＴＦＦ＃１／Ｑ−ＴＦＦ＃２／ＳＣ
ＡＮ−ＩＮ）のように接続し，スキャンパスを構築する
置換手段として機能する。その結果，得られた図５のよ
うな第３の論理回路情報を置換結果格納手段１４に格納
する。
段１４は，論理合成結果格納手段１３に格納されている
フリップフロップ“ＴＦＦＤ”を使用したゲートレベル
の第２の論理回路情報に対して，対応表格納手段７に格
納されている情報より，フリップフロップ“ＴＦＦＤ”
を故障診断用フリップフロップ“ＴＦＦ”に１対１で置
換を行い，故障診断用端子を（ＳＣＡＮ−ＩＮ−ＴＦＦ
＃１／ＳＣＡＮ−ＩＮ），（ＳＣＡＮ−ＭＯＤＥ−ＴＦ
Ｆ＃１／ＳＣＡＮ−ＭＯＤＥ−ＴＦＦ＃２／ＳＣＡＮ−
ＭＯＤＥ），及び（ＴＦＦ＃１／Ｑ−ＴＦＦ＃２／ＳＣ
ＡＮ−ＩＮ）のように接続し，スキャンパスを構築する
置換手段として機能する。その結果，得られた図５のよ
うな第３の論理回路情報を置換結果格納手段１４に格納
する。
【００２１】
【発明の効果】以上説明したように本発明では，ハード
ウェア記述言語等で記述された第１の論理回路情報と，
ファンクションブロックの遅延値等の情報であるゲート
ライブラリを入力として，ハードウェア記述言語等で記
述された論理回路情報をゲートレベルの第１の論理回路
情報に変換する論理合成を行い，論理合成後，故障診断
用フリップフロップに置換するテスト回路合成におい
て，回路の故障診断に使用する故障診断用フリップフロ
ップと全く等しい遅延値を持ち，故障診断用端子を持た
ないフリップフロップライブラリの作成を行い，ハード
ウェア記述言語等で記述された論理回路情報に対して，
作成されたフリップフロップライブラリを使用して論理
合成を行った後，論理合成結果のゲートレベルの第２の
論理回路情報中のフリップフロップを実際の故障診断用
フリップフロップに置換することにより，第３の論理回
路情報であるテスト回路合成を行う。これにより，論理
合成結果の回路の遅延情報と，論理合成結果に対して故
障診断用フリップフロップ置換を行った回路の遅延情報
は完全に等しいものとなり，故障診断用フリップフロッ
プ置換後の回路に対する遅延検証を行う必要がなくな
る，という効果を得る事かできる。
ウェア記述言語等で記述された第１の論理回路情報と，
ファンクションブロックの遅延値等の情報であるゲート
ライブラリを入力として，ハードウェア記述言語等で記
述された論理回路情報をゲートレベルの第１の論理回路
情報に変換する論理合成を行い，論理合成後，故障診断
用フリップフロップに置換するテスト回路合成におい
て，回路の故障診断に使用する故障診断用フリップフロ
ップと全く等しい遅延値を持ち，故障診断用端子を持た
ないフリップフロップライブラリの作成を行い，ハード
ウェア記述言語等で記述された論理回路情報に対して，
作成されたフリップフロップライブラリを使用して論理
合成を行った後，論理合成結果のゲートレベルの第２の
論理回路情報中のフリップフロップを実際の故障診断用
フリップフロップに置換することにより，第３の論理回
路情報であるテスト回路合成を行う。これにより，論理
合成結果の回路の遅延情報と，論理合成結果に対して故
障診断用フリップフロップ置換を行った回路の遅延情報
は完全に等しいものとなり，故障診断用フリップフロッ
プ置換後の回路に対する遅延検証を行う必要がなくな
る，という効果を得る事かできる。
【図１】本発明の実施の形態によるテスト回路合成装置
を示すブロック図である。
を示すブロック図である。
【図２】（ａ）故障診断用フリップフロップの一例を示
す図である。 （ｂ）は（ａ）のフリップフロップの真理値表を示す図
である。（ｃ）は（ａ）のフリップフロップの遅延値表
を示す図である。
す図である。 （ｂ）は（ａ）のフリップフロップの真理値表を示す図
である。（ｃ）は（ａ）のフリップフロップの遅延値表
を示す図である。
【図３】（ａ）は図２の故障診断用フリップフロップの
情報から，故障診断用端子の情報を削除する事により作
成したフリップフロップの一例を示す図である。（ｂ）
は（ａ）のフリップフロップの真理値表を示す図であ
る。（ｃ）は（ａ）のフリップフロップの遅延値表を示
す図である。
情報から，故障診断用端子の情報を削除する事により作
成したフリップフロップの一例を示す図である。（ｂ）
は（ａ）のフリップフロップの真理値表を示す図であ
る。（ｃ）は（ａ）のフリップフロップの遅延値表を示
す図である。
【図４】ハードウェア記述言語で記述された第１の論理
回路情報に対して，図３のフリップフロップを使用して
論理合成を実行した結果の一例を示す図である。
回路情報に対して，図３のフリップフロップを使用して
論理合成を実行した結果の一例を示す図である。
【図５】図４の中のフリップフロップを，図２の故障診
断用フリップフロップで置換し，故障診断用回路を構成
した一例を示す図である。
断用フリップフロップで置換し，故障診断用回路を構成
した一例を示す図である。
１ 論理合成用ライブラリ格納手段 ２ 故障診断用フリップフロップ抽出手段 ３ 故障診断用フリップフロップ格納手段 ４ 故障診断用情報削除手段 ５ フリップフロップ作成用情報格納手段 ６ フリップフロップライブラリ作成手段 ７ 対応表格納手段 ８ フリップフロップライブラリ格納手段 ９ 故障診断用フリップフロップ以外抽出手段 １０ 故障診断用フリップフロップ以外格納手段 １１ ハードウェア記述言語格納手段 １２ 論理合成実行手段 １３ 論理合成結果格納手段 １４ 故障診断用フリップフロップ置換手段 １５ 置換結果格納手段
Claims (4)
- 【請求項１】 故障診断用の第１のフリップフロップと
全く等しい遅延値を持ち，故障診断用情報を持たない第
２のフリップフロップをゲートライブラリとして作成
し，作成されたライブラリをフリップフロップとして使
用してゲートレベルの第２の論理回路情報に変換する論
理合成を行った後，論理合成結果のゲートレベルの第２
の論理回路情報中のフリップフロップを前記第１のフリ
ップフロップに置換することで，第３の論理回路情報を
作成することを特徴とするテスト回路合成方法。 - 【請求項２】 第１の論理回路情報と，ファンクション
ブロックの情報であるゲートライブラリを入力として，
前記第１の論理回路情報をゲートレベルの第２の論理回
路情報に変換する論理合成を行い，論理合成後，故障診
断用の第１のフリップフロップを挿入するテスト回路合
成方法において，回路の故障診断に使用する前記第１の
フリップフロップと全く等しい遅延値を持ち，故障診断
用端子を持たないフリップフロップライブラリを作成
し，前記第２の論理回路情報に対して，作成されたフリ
ップフロップライブラリを使用して論理合成を行った
後，論理合成結果のゲートレベルの前記第２の論理回路
情報中のフリップフロップを実際の第１のフリップフロ
ップに置換してテスト回路合成を行う事により，論理合
成結果の回路の遅延情報と，論理合成結果中のフリップ
フロップを故障診断用フリップフロップに置換した回路
の遅延情報を完全に等しいものとした第３の論理回路情
報を作成することを特徴とするテスト回路合成方法。 - 【請求項３】 第１の論理回路情報と，ファンクション
ブロックの情報であるゲートライブラリを入力として，
前記第１の論理回路情報をゲートレベルの第２の論理回
路情報に変換し，故障診断用の第１のフリップフロップ
を挿入するテスト回路合成において，前記ゲートライブ
ラリから故障診断用の第１のフリップフロップライブラ
リを抽出する第１の抽出手段と，前記第１のフリップフ
ロップライブラリから故障診断用の情報を削除して故障
診断用情報削除情報を作成するする故障診断用情報削除
手段と，前記故障診断用削除情報より，前記第１のフリ
ップフロップと全く等しい遅延値を持ち，故障診断用の
情報を持たない第２のフリップフロップライブラリの作
成と，作成した前記第２のフリップフロップライブラリ
の第２のフリップフロップと，基となる前記第１のフリ
ップフロップとの対応表を作成するライブラリ作成手段
と，前記ゲートライブラリから前記第１のフリップフロ
ップ以外のライブラリ情報を抽出する第２の抽出手段
と，前記第１の抽出手段により作成されたゲートライブ
ラリと，前記ライブラリ作成手段により作成されたゲー
トライブラリとを使用して，前記第２の論理回路情報に
対して論理合成を行う論理合成実行手段と，前記論理合
成実行手段により作成されたゲートレベルの前記第２の
論理回路情報中のフリップフロップを，前記ライブラリ
作成手段により作成された対応表を使用して，前記第１
のフリップフロップに置換を行い，第３の論理回路情報
を生成する置換手段とを備えることを特徴とするテスト
回路合成装置。 - 【請求項４】 故障診断用の第１のフリップフロップと
全く等しい遅延値を持ち，故障診断用情報を持たない第
２のフリップフロップをゲートライブラリとして作成
し，作成されたライブラリをフリップフロップとして使
用してゲートレベルの第２の論理回路情報に変換する論
理合成を行った後，論理合成結果のゲートレベルの第２
の論理回路情報中のフリップフロップを前記第１のフリ
ップフロップに置換することで，第３の論理回路情報を
作成することを有することを特徴とするコンピュータ読
取り可能なテスト回路合成プログラムを記録した記録媒
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9160110A JPH117463A (ja) | 1997-06-17 | 1997-06-17 | テスト回路合成方法，装置，及びコンピュータ読取り可能なテスト回路合成プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9160110A JPH117463A (ja) | 1997-06-17 | 1997-06-17 | テスト回路合成方法，装置，及びコンピュータ読取り可能なテスト回路合成プログラムを記録した記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH117463A true JPH117463A (ja) | 1999-01-12 |
Family
ID=15708079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9160110A Pending JPH117463A (ja) | 1997-06-17 | 1997-06-17 | テスト回路合成方法，装置，及びコンピュータ読取り可能なテスト回路合成プログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH117463A (ja) |
-
1997
- 1997-06-17 JP JP9160110A patent/JPH117463A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548524A (en) | Expression promotion for hierarchical netlisting | |
| US6567971B1 (en) | Circuit synthesis method using technology parameters extracting circuit | |
| Drechsler et al. | Gatecomp: Equivalence checking of digital circuits in an industrial environment | |
| CN115879172A (zh) | 一种集成电路加密电路状态机的破解方法 | |
| JPH117463A (ja) | テスト回路合成方法，装置，及びコンピュータ読取り可能なテスト回路合成プログラムを記録した記録媒体 | |
| Chen et al. | A new framework for static timing analysis, incremental timing refinement, and timing simulation | |
| US6216260B1 (en) | Method for automatic synthesis of a digital circuit employing an algorithm flowchart | |
| JP2008197883A (ja) | Ｌｓｉ解析プログラム、該プログラムを記録した記録媒体、ｌｓｉ解析装置、およびｌｓｉ解析方法 | |
| JPH1173447A (ja) | 論理回路の自動合成方式 | |
| JP2967761B2 (ja) | 論理合成方法及び装置 | |
| Miroshnyk et al. | Testable design of control digital automatic machines | |
| JP2003288231A (ja) | 故障診断システム | |
| EP0397532A2 (en) | Simulation system | |
| Shkil et al. | Testable design of control digital automatic machines | |
| JP3759007B2 (ja) | 非同期回路のタイミング検証装置とそのタイミング検証方法 | |
| JP4039347B2 (ja) | ラッチ変換による遅延最適化回路の等価性検証システム、及びプログラム | |
| JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
| JPH07306879A (ja) | ネットリスト・ハードウェア記述変換装置 | |
| JP2800742B2 (ja) | 回路図生成装置 | |
| US6336199B1 (en) | Computer-readable recording medium storing a method of masking or modifying output events of bi-directional signals in an event-format test pattern file for a semiconductor integrated circuit | |
| JP2921484B2 (ja) | 論理回路修正方式 | |
| JP2600572B2 (ja) | 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置 | |
| JPH06332971A (ja) | 機能モデル生成装置 | |
| Junttila et al. | Encoding queues in satisfiability modulo theories based bounded model checking | |
| JP3652220B2 (ja) | 論理回路検証装置及び論理回路検証方法及び論理回路検証プログラムを格納した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991027 |