JPH118171A - 電子ビーム露光装置のビームドリフト補正方法およびそれを用いた半導体集積回路装置の製造方法 - Google Patents

電子ビーム露光装置のビームドリフト補正方法およびそれを用いた半導体集積回路装置の製造方法

Info

Publication number
JPH118171A
JPH118171A JP9158973A JP15897397A JPH118171A JP H118171 A JPH118171 A JP H118171A JP 9158973 A JP9158973 A JP 9158973A JP 15897397 A JP15897397 A JP 15897397A JP H118171 A JPH118171 A JP H118171A
Authority
JP
Japan
Prior art keywords
beam drift
writing
exposure apparatus
electron beam
drift amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9158973A
Other languages
English (en)
Inventor
Kazuhiko Sato
一彦 佐藤
Teruo Iwasaki
照雄 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9158973A priority Critical patent/JPH118171A/ja
Publication of JPH118171A publication Critical patent/JPH118171A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 高精度なビームドリフト補正を行うことがで
きる電子ビーム露光装置のビームドリフト補正方法およ
びそれを用いた半導体集積回路装置の製造方法を提供す
る。 【解決手段】 予測ビームドリフト量Aを使用して、描
画開始から描画終了までの描画時のビームドリフトの補
正を装置の制御部によって常時行うものであり、予測ビ
ームドリフト量Aの算出は、実際に描画するウエハに対
し、同じ描画パターンを、同じ製造プロセスで作成した
ウエハ上に、同じアライメント方法を使用して描画した
時のビームドリフト量の結果を使用する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子ビーム露光
(描画)装置のビームドリフト補正方法およびそれを用
いた半導体集積回路装置の製造方法に関し、特に、高精
度なビームドリフト補正を行うことができる電子ビーム
露光装置のビームドリフト補正方法およびそれを用いた
半導体集積回路装置の製造方法に関するものである。
【0002】
【従来の技術】本発明者は、半導体集積回路装置の製造
方法に使用されている電子ビーム露光装置について検討
した。以下は、本発明者によって検討された技術であ
り、その概要は次のとおりである。
【0003】すなわち、半導体集積回路装置の製造方法
に使用されている電子ビーム露光装置の露光方法におい
て、ビームドリフト補正方法は、描画開始前に、基準と
なるターゲット(半導体基板などからなるウエハに形成
されているターゲット)の位置を測定し、描画中に周期
的にターゲットの座標を検出し、基準値との差をビーム
ドリフト量とし、そのビームドリフト量を補正してい
る。
【0004】なお、電子ビーム露光装置(電子ビーム描
画装置)について記載されている文献としては、例えば
1988年12月13日、工業調査会発行の「電子材料
1988年12月号別冊」p84〜p89に記載されて
いるものがある。
【0005】
【発明が解決しようとする課題】ところが、前述したビ
ームドリフト補正方法によれば、周期的にターゲットを
検出し、ビームドリフト量を補正していることにより、
補正から次の補正の間のビームドリフトは補正できない
という問題点がある。
【0006】したがって、高精度な補正を実施するため
には、補正の周期を短縮する必要があることにより、補
正回数が増加するので、露光時間が増加し、スループッ
トが低下するという問題点が発生する。
【0007】本発明の目的は、高精度なビームドリフト
補正を行うことができる電子ビーム露光装置のビームド
リフト補正方法およびそれを用いた半導体集積回路装置
の製造方法を提供することにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0010】すなわち、本発明の電子ビーム露光装置の
ビームドリフト補正方法は、予測ビームドリフト量を使
用して、描画開始から描画終了までの描画時のビームド
リフトの補正を装置の制御部によって常時行うものであ
り、予測ビームドリフト量の算出は、実際に描画するウ
エハに対し、同じ描画パターンを、同じ製造プロセスで
作成したウエハ上に、同じアライメント方法を使用して
描画した時のビームドリフト量の結果を使用するなどと
しているものである。
【0011】また、本発明の半導体集積回路装置の製造
方法は、前述した電子ビーム露光装置のビームドリフト
補正方法を用いたリソグラフィ技術および選択エッチン
グ技術を使用して、半導体集積回路装置のパターンを形
成する製造工程を有するものである。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【0013】(実施の形態1)図1は、本発明の実施の
形態1である電子ビーム露光装置のビームドリフト補正
方法を説明するためのグラフ図である。
【0014】図1において、線Aは、予測ビームドリフ
ト量を示している。この場合、ビーム(電子ビーム)の
ビームドリフト量は、X方向とY方向があるが、予測ビ
ームドリフト量Aは、X方向のものであり、Y方向のも
のは図示を省略している。また、本発明者の検討の結
果、予測ビームドリフト量Aの最大値は、一般的に20
nm程度であったが、電子ビーム露光装置のビームドリフ
ト量として、特殊な場合には20〜50nm程度の場合も
あることが明確になっている。
【0015】なお、図1において、横軸は、描画時間で
あり、描画開始から描画終了までの時間を示している。
縦軸は、ビームドリフト量である。
【0016】本実施の形態の予測ビームドリフト量Aの
算出は、実際に描画するウエハに対し、同じ描画パター
ンを、同じ製造プロセスで作成したウエハ(例えば半導
体集積回路装置を製造するための半導体基板からなるウ
エハ)上に、同じアライメント方法を使用して描画した
時のビームドリフト量の結果を使用している。
【0017】この場合、本実施の形態の予測ビームドリ
フト量Aを算出する他の形態として、複数のウエハをロ
ット単位で連続的に描画処理する場合、ロット内の全ウ
エハの描画処理が同等であるとみなすことができるの
で、1枚目のウエハのビームドリフト量の結果を使用し
ている。
【0018】また、本実施の形態の予測ビームドリフト
量Aを算出する他の形態として、実際に描画するウエハ
に対し、同じ描画パターンで、しかも同じ製造プロセス
で作成した各々のウエハ上に、同じアライメント方法を
使用して描画した時のビームドリフト量の結果を使用
し、その各々のウエハに対応するビームドリフト量の結
果を統計処理することにより、最も正確と判断できるビ
ームドリフト量を算出している。
【0019】本実施の形態の電子ビーム露光装置のビー
ムドリフト補正方法は、図1に示す予測ビームドリフト
量Aを使用して、描画開始から描画終了までの描画時の
ビームドリフトの補正を装置の制御部によって常時行う
ものである。
【0020】したがって、本実施の形態の電子ビーム露
光装置のビームドリフト補正方法によれば、予測ビーム
ドリフト量Aを使用して、描画開始から描画終了までの
描画時のビームドリフトの補正を装置の制御部によって
常時行うものであることにより、常にビームドリフトを
高精度に補正して、描画できるので、高精度な描画パタ
ーンを形成できる。
【0021】また、本実施の形態の電子ビーム露光装置
のビームドリフト補正方法によれば、予測ビームドリフ
ト量Aを使用して、描画開始から描画終了までの描画時
のビームドリフトの補正を装置の制御部によって常時行
うものであることにより、従来のビームドリフト補正方
法における描画中に周期的にターゲット(半導体基板な
どからなるウエハに形成されているターゲット)の座標
を検出し、基準値との差をビームドリフト量とし、その
ビームドリフト量を補正する操作(従来は、10回程度
の補正回数)を省略できるので、描画(露光)時間が低
減できる結果、スループットが向上できる。
【0022】(実施の形態2)図2は、本発明の実施の
形態2である電子ビーム露光装置のビームドリフト補正
方法を説明するためのグラフ図である。
【0023】本実施の形態の電子ビーム露光装置のビー
ムドリフト補正方法は、前述した実施の形態1のビーム
ドリフト補正方法に使用した予測ビームドリフト量Aを
使用して、描画開始から描画終了までの間に2回補正操
作を行って、ビームドリフト量を調整する方法である。
【0024】この場合、描画開始(時間T0 )から1回
目の補正操作(時間T1 )までのビームドリフトの補正
は、予測ビームドリフト量A(図2におけるA1 )を使
用して、装置の制御部によって常時補正を行っている。
なお、図2において、線Bは、実際のビームのビームド
リフト量を示している。また、線Aと線Bとは、大きな
離散距離となっているが、図示上の明確さのために、大
きな離散距離としているのであって、実際は極めて小さ
な離散距離である。
【0025】次に、1回目の補正操作(時間T1 )によ
って、基準となるターゲット(半導体基板などからなる
ウエハに形成されているターゲット)の座標を検出し、
基準値との差をビームドリフト量とし、そのビームドリ
フト量から算出したビームドリフト量A2 を予測ビーム
ドリフト量A(A1 )に付加する。そして、ビームドリ
フト量A2 が予測ビームドリフト量Aに付加された予測
ビームドリフト量A3を使用して、1回目の補正操作
(時間T1 )から2回目の補正操作(時間T2 )までの
ビームドリフトの補正を、装置の制御部によって常時補
正を行っている。
【0026】次に、2回目の補正操作(時間T2 )によ
って、基準となるターゲットの座標を検出し、基準値と
の差をビームドリフト量とし、そのビームドリフト量か
ら算出したビームドリフト量A4 を予測ビームドリフト
量A(A3 )に付加する。そして、ビームドリフト量A
4 が予測ビームドリフト量Aに付加された予測ビームド
リフト量A5 を使用して、2回目の補正操作(時間
2 )から描画終了(T3)までのビームドリフトの補
正を、装置の制御部によって常時補正を行っている。
【0027】なお、本実施の形態の電子ビーム露光装置
の他の態様として、前述した2回の補正操作を必要に応
じて3回、4回などの複数回の補正操作とすることがで
きる。
【0028】したがって、本実施の形態の電子ビーム露
光装置のビームドリフト補正方法によれば、前述した実
施の形態1の電子ビーム露光装置のビームドリフト補正
方法に比較して、複数回の補正操作を行って、実際のビ
ームのビームドリフト量を予測ビームドリフト量Aに付
加して、より精度の高い予測ビームドリフト量A1 〜A
5 として、その予測ビームドリフト量A1 〜A5 を使用
して、描画開始から描画終了までの描画時のビームドリ
フトの補正を装置の制御部によって常時行うものである
ことにより、常にビームドリフトを高精度に補正して、
描画できるので、高精度な描画パターンを形成できる。
【0029】(実施の形態3)図3は、本発明の実施の
形態3である電子ビーム露光装置のビームドリフト補正
方法を説明するためのグラフ図である。
【0030】本実施の形態の電子ビーム露光装置のビー
ムドリフト補正方法は、描画開始から描画終了までの間
に2回補正を操作を行って、前回の補正操作の結果を利
用して予測ビームドリフト量を算出して、その予測ビー
ムドリフト量を使用して、描画時のビームドリフトの補
正を装置の制御部によって常時行うものである。
【0031】この場合、描画開始(時間T0 )から1回
目の補正操作(時間T1 )までのビームドリフトの補正
は、行っていない。すなわち、ビームドリフト量が採用
されていない(0の値の予測ビームドリフト量A1 とし
ている。なお、図3において、線Bは、実際のビームの
ビームドリフト量を示している。
【0032】次に、1回目の補正操作(時間T1 )によ
って、基準となるターゲットの座標を検出し、基準値と
の差をビームドリフト量とし、そのビームドリフト量か
ら算出したビームドリフト量A2 を予測ビームドリフト
量A1 に付加する。そして、ビームドリフト量A2 の最
上部の位置と描画開始T0 のビームドリフト量が0の値
の位置とを通過する直線に対応するビームドリフト量に
ビームドリフト量A2が付加された予測ビームドリフト
量A3 を使用して、1回目の補正操作(時間T1 )から
2回目の補正操作(時間T2 )までのビームドリフトの
補正を、装置の制御部によって常時補正を行っている。
【0033】次に、2回目の補正操作(時間T2 )によ
って、基準となるターゲットの座標を検出し、基準値と
の差をビームドリフト量とし、そのビームドリフト量か
ら算出したビームドリフト量A4 を予測ビームドリフト
量A3 に付加する。そして、ビームドリフト量A4 の最
上部の位置と1回目の補正操作(時間T1 )のビームド
リフト量の最上部の位置とを通過する直線に対応するビ
ームドリフト量にビームドリフト量A4 が付加された予
測ビームドリフト量A5 を使用して、2回目の補正操作
(時間T2 )から描画終了(時間T3 )までのビームド
リフトの補正を、装置の制御部によって常時補正を行っ
ている。
【0034】なお、本実施の形態の予測ビームドリフト
量A3,A5 を算出する他の形態として、実際に描画する
ウエハに対し、同じ描画パターンで、しかも同じ製造プ
ロセスで作成した各々のウエハ上に、同じアライメント
方法を使用して描画した時のビームドリフト量の結果を
使用し、その各々のウエハに対応するビームドリフト量
の結果を統計処理することにより、最も正確と判断でき
るビームドリフト量を使用する態様とすることができ
る。
【0035】また、本実施の形態の電子ビーム露光装置
の他の態様として、前述した2回の補正操作を必要に応
じて3回、4回などの複数回の補正操作とすることがで
きる。
【0036】したがって、本実施の形態の電子ビーム露
光装置のビームドリフト補正方法によれば、1回目の補
正操作(時間T1 )によって、予測ビームドリフト量A
3 を算出し、その予測ビームドリフト量A3 を使用し
て、1回目の補正操作(時間T1 )から2回目の補正操
作(時間T2 )までのビームドリフトの補正を、装置の
制御部によって常時補正を行っている。また、2回目の
補正操作(時間T2 )によって、予測ビームドリフト量
5 を算出し、その予測ビームドリフト量A5 を使用し
て、2回目の補正操作(時間T2 )から描画終了(時間
3 )までのビームドリフトの補正を、装置の制御部に
よって常時補正を行っている。
【0037】その結果、本実施の形態の電子ビーム露光
装置のビームドリフト補正方法によれば、予測ビームド
リフト量A3,A5 を使用して、1回目の補正操作から描
画終了までの描画時のビームドリフトの補正を装置の制
御部によって常時行うものであることにより、1回目の
補正操作からのビームドリフトを高精度に補正して、描
画できるので、高精度な描画パターンを形成できる。
【0038】また、本実施の形態の電子ビーム露光装置
のビームドリフト補正方法によれば、複数回の補正操作
を使用して、予測ビームドリフト量を算出していること
により、ウエハ1枚単位でのビームドリフト量が予測で
きない場合や、ウエハごとのビームのビームドリフト量
の再現性がない場合にビームドリフト量を予測すること
ができる。
【0039】また、本実施の形態の電子ビーム露光装置
のビームドリフト補正方法によれば、ビームのビームド
リフト量が描画時間に応じて種々変化している場合など
においても、適用できるので、高精度な描画パターンを
形成できる。
【0040】(実施の形態4)図4〜図9は、本発明の
実施の形態4である半導体集積回路装置の製造工程を示
す概略断面図である。同図を用いて、本実施の形態の半
導体集積回路装置の製造方法を具体的に説明する。
【0041】まず、図4に示すように、例えばp型のシ
リコン単結晶などからなる半導体基板(ウエハ)1の表
面の選択的な領域である素子分離領域に熱酸化処理を用
いて酸化シリコン膜からなるフィールド絶縁膜2を形成
する。次に、半導体基板1の上に、例えば酸化シリコン
からなるゲート絶縁膜3を形成し、このゲート絶縁膜3
の上に導電性の多結晶シリコン膜(ゲート電極4となる
導電膜)を形成した後、例えば酸化シリコン膜からなる
絶縁膜5を形成した後、リソグラフィ技術と選択エッチ
ング技術とを使用して、多結晶シリコン膜をパターン化
してゲート電極4を形成すると共にパターン化したゲー
ト絶縁膜3を形成する。
【0042】その後、ゲート電極4の側壁に例えば酸化
シリコンからなるサイドウォールスペーサ6を形成す
る。その後、半導体基板1に例えばリンなどのn型の不
純物をイオン注入してソースおよびドレインとなるn型
の半導体領域7を形成する。
【0043】この場合、フィールド絶縁膜2の上のゲー
ト電極4は、配線層として使用されているものである。
また、前述した半導体集積回路装置の製造工程は、半導
体基板1に半導体素子としてnチャネルMOSFETを
形成した態様であるが、半導体基板1にnチャネルMO
SFET以外のpチャネルMOSFET、CMOSFE
T、バイポーラトランジスタ、容量素子などの種々の半
導体素子を形成した態様を採用することができる。
【0044】次に、半導体基板1の上に、例えば酸化シ
リコン膜をCVD(Chemical VaporDeposition )法を
使用して堆積し、その酸化シリコン膜などからなる絶縁
膜8を形成した後、CMP(Chemical Mechanical Poli
shing 、化学的機械研磨)法を使用して、絶縁膜8を研
磨することによって、その表面を平坦化処理して平坦な
表面を有する絶縁膜8とする。次に、その絶縁膜8の表
面にレジスト膜9を形成する(図5)。
【0045】その後、前述した実施の形態1の電子ビー
ム露光装置のビームドリフト補正方法を用いて、レジス
ト膜9に電子ビームを照射して、スル−ホール(接続
孔)を形成するためのパターン9aを形成する。
【0046】この場合、前述した実施の形態1の電子ビ
ーム露光装置のビームドリフト補正方法を用いているこ
とにより、ビームドリフト補正が行われているので、高
精度なパターン9aを形成することができる。また、前
述した実施の形態2または実施の形態3の電子ビーム露
光装置のビームドリフト補正方法を適用する態様とする
ことができ、その場合でも、ビームドリフト補正が行わ
れているので、高精度なパターン9aを形成することが
できる。
【0047】次に、現像処理とベーキング処理を含むリ
ソグラフィ技術を使用して、電子ビームによって描画さ
れたパターン9aの領域を取り除く処理などを行って、
スルーホールを形成するためのエッチング用マスクとし
てのレジスト膜9とする。その後、エッチング用マスク
としてのレジスト膜9を用いて、ドライエッチングなど
の選択エッチング技術を使用して、絶縁膜8にコンタク
トホールとしてのスルーホール10を形成する(図
6)。
【0048】その後、不要となったレジスト膜9を取り
除いた後、半導体基板1の上に、CVD法を使用してタ
ングステン膜を形成した後、CMP法などを使用して、
スルーホール10以外のタングステン膜を研磨すること
により取り除いて、スルーホール10に埋め込まれてい
るタングステン膜からなるプラグ11を形成する。
【0049】次に、半導体基板1の上に、例えばアルミ
ニウム層などからなる配線層12を堆積した後、その上
にレジスト膜13を形成する。
【0050】その後、前述した実施の形態1の電子ビー
ム露光装置のビームドリフト補正方法を用いて、レジス
ト膜13に電子ビームを照射して、配線層パターンを形
成するためのパターン13aを形成する。
【0051】この場合、前述した実施の形態1の電子ビ
ーム露光装置のビームドリフト補正方法を用いているこ
とにより、ビームドリフト補正が行われているので、高
精度なパターン13aを形成することができる。また、
前述した実施の形態2または実施の形態3の電子ビーム
露光装置のビームドリフト補正方法を適用する態様とす
ることができ、その場合でも、ビームドリフト補正が行
われているので、高精度なパターン13aを形成するこ
とができる(図7)。
【0052】次に、現像処理とベーキング処理を含むリ
ソグラフィ技術を使用して、電子ビームによって描画さ
れたパターン13aの領域を取り除く処理などを行っ
て、配線層パターンを形成するためのエッチング用マス
クとしてのレジスト膜13とする。その後、エッチング
用マスクとしてのレジスト膜13を用いて、ドライエッ
チングなどの選択エッチング技術を使用して、パターン
化された配線層12を形成する(図8)。
【0053】その後、不要となったレジスト膜13を取
り除いた後、半導体基板1の上に、層間絶縁膜としての
絶縁膜14を形成し、それにスルーホール15を形成し
た後、そのスルーホール15に埋め込まれたプラグ16
を形成し、その後、配線層(2層目の配線層)17を形
成する(図9)。この場合、前述した絶縁膜8の製造工
程から配線層(1層目の配線層)12の製造工程と同様
な製造工程を使用して行っている。
【0054】次に、設計仕様に応じて、前述した製造工
程(層間絶縁膜としての絶縁膜14、スルーホール1
5、プラグ16、2層目の配線層としての配線層17の
製造工程)を繰り返し行って、多層配線層を形成するこ
とによって、本実施の形態の半導体集積回路装置の製造
工程を終了する。
【0055】前述した本実施の形態の半導体集積回路装
置によれば、前述した実施の形態1または実施の形態2
あるいは実施の形態3の電子ビーム露光装置のビームド
リフト補正方法を用いて、レジスト膜9に電子ビームを
照射して、スル−ホールを形成するためのパターン9a
を形成していることにより、ビームドリフト補正が行わ
れているので、高精度なパターン9aを形成することが
できる。したがって、高精度なパターンを有するレジス
ト膜9をエッチング用マスクとして用いて、選択エッチ
ング技術を使用して、絶縁膜8にスルーホール10を形
成しているので、高精度なパターンを有すると共に下地
層としての半導体領域7との高い合わせ精度を有するス
ルーホール10を形成することができる。
【0056】また、前述した本実施の形態の半導体集積
回路装置によれば、前述した実施の形態1または実施の
形態2あるいは実施の形態3の電子ビーム露光装置のビ
ームドリフト補正方法を用いて、レジスト膜13に電子
ビームを照射して、配線層パターンを形成するためのパ
ターン13aを形成していることにより、ビームドリフ
ト補正が行われているので、高精度なパターン13aを
形成することができる。したがって、高精度なパターン
を有するレジスト膜13をエッチング用マスクとして用
いて、選択エッチング技術を使用して、パターン化され
た配線層12を形成しているので、高精度なパターンを
有すると共に下地層としてのプラグ11との高い合わせ
精度を有する配線層12を形成することができる。
【0057】したがって、前述した本実施の形態の半導
体集積回路装置によれば、高精度なパターンを有すると
共に下地層との高い合わせ精度を有するスルーホール1
0および配線層12を形成することができることによ
り、微細加工をもって高性能でしかも高信頼度の多層配
線層を高い製造歩留りで製造することができる。
【0058】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0059】例えば、本発明の電子ビーム露光装置のビ
ームドリフト補正方法を用いた半導体集積回路装置の製
造方法は、スルーホールの製造工程および配線層の製造
工程以外に、ゲート電極のパターンを形成する製造工程
などの種々のパターンを形成する製造工程に適用でき
る。
【0060】また、本発明の電子ビーム露光装置のビー
ムドリフト補正方法を用いた半導体集積回路装置の製造
方法は、半導体基板またはSOI(Silicon on Insulat
or)基板などのウエハを使用し、そのウエハにMOSF
ET、CMOSFET、バイポーラトランジスタ、また
はMOSFETとバイポーラトランジスタを組み合わせ
たBiMOSあるいはBiCMOS構造などの種々の半
導体素子を組み合わせた態様の半導体素子を有する半導
体集積回路装置の製造方法に適用できる。
【0061】また、本発明の電子ビーム露光装置のビー
ムドリフト補正方法を用いた半導体集積回路装置の製造
方法は、MOSFET、CMOSFETなどを構成要素
とするロジック系あるいはDRAM(Dynamic Random A
ccess Memory)、SRAM(Static Random Access Mem
ory )などのメモリ系などを有する種々の半導体集積回
路装置の製造方法に適用できる。
【0062】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0063】(1).本発明の電子ビーム露光装置のビ
ームドリフト補正方法によれば、予測ビームドリフト量
を使用して、描画開始から描画終了までの描画時のビー
ムドリフトの補正を装置の制御部によって常時行うもの
であることにより、常にビームドリフトを高精度に補正
して、描画できるので、高精度な描画パターンを形成で
きる。
【0064】また、本発明の電子ビーム露光装置のビー
ムドリフト補正方法によれば、予測ビームドリフト量を
使用して、描画開始から描画終了までの描画時のビーム
ドリフトの補正を装置の制御部によって常時行うもので
あることにより、従来のビームドリフト補正方法におけ
る描画中に周期的にターゲット(半導体基板などからな
るウエハに形成されているターゲット)の座標を検出
し、基準値との差をビームドリフト量とし、そのビーム
ドリフト量を補正する操作(従来は、10回程度の補正
回数)を省略できるので、描画(露光)時間が低減でき
る結果、スループットが向上できる。
【0065】(2).本発明の電子ビーム露光装置のビ
ームドリフト補正方法によれば、前述した電子ビーム露
光装置のビームドリフト補正方法に比較して、複数回の
補正操作を行って、実際のビームのビームドリフト量を
予測ビームドリフト量に付加して、より精度の高い予測
ビームドリフト量として、その予測ビームドリフト量を
使用して、描画開始から描画終了までの描画時のビーム
ドリフトの補正を装置の制御部によって常時行うもので
あることにより、常にビームドリフトを高精度に補正し
て、描画できるので、高精度な描画パターンを形成でき
る。
【0066】(3).本発明の電子ビーム露光装置のビ
ームドリフト補正方法によれば、1回目の補正操作によ
って、予測ビームドリフト量を算出し、その予測ビーム
ドリフト量を使用して、1回目の補正操作から2回目の
補正操作までのビームドリフトの補正を、装置の制御部
によって常時補正を行っている。また、2回目の補正操
作によって、予測ビームドリフト量を算出し、その予測
ビームドリフト量を使用して、2回目の補正操作から描
画終了までのビームドリフトの補正を、装置の制御部に
よって常時補正を行っている。
【0067】その結果、本発明の電子ビーム露光装置の
ビームドリフト補正方法によれば、予測ビームドリフト
量を使用して、1回目の補正操作から描画終了までの描
画時のビームドリフトの補正を装置の制御部によって常
時行うものであることにより、1回目の補正操作からの
ビームドリフトを高精度に補正して、描画できるので、
高精度な描画パターンを形成できる。
【0068】(4).本発明の半導体集積回路装置の製
造方法によれば、前述した電子ビーム露光装置のビーム
ドリフト補正方法を用いて、レジスト膜に電子ビームを
照射して、スル−ホールを形成するためのパターンを形
成していることにより、ビームドリフト補正が行われて
いるので、高精度なパターンを形成することができる。
したがって、高精度なパターンを有するレジスト膜をエ
ッチング用マスクとして用いて、選択エッチング技術を
使用して、絶縁膜にスルーホールを形成しているので、
高精度なパターンを有すると共に下地層としての半導体
領域との高い合わせ精度を有するスルーホールを形成す
ることができる。
【0069】(5).本発明の半導体集積回路装置の製
造方法によれば、前述した電子ビーム露光装置のビーム
ドリフト補正方法を用いて、レジスト膜に電子ビームを
照射して、配線層パターンを形成するためのパターンを
形成していることにより、ビームドリフト補正が行われ
ているので、高精度なパターンを形成することができ
る。したがって、高精度なパターンを有するレジスト膜
をエッチング用マスクとして用いて、選択エッチング技
術を使用して、パターン化された配線層を形成している
ので、高精度なパターンを有すると共に下地層としての
プラグとの高い合わせ精度を有する配線層を形成するこ
とができる。
【0070】(6).本発明の半導体集積回路装置の製
造方法によれば、高精度なパターンを有すると共に下地
層との高い合わせ精度を有するスルーホールおよび配線
層を形成することができることにより、微細加工をもっ
て高性能でしかも高信頼度の多層配線層を高い製造歩留
りで製造することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1である電子ビーム露光装
置のビームドリフト補正方法を説明するためのグラフ図
である。
【図2】本発明の実施の形態2である電子ビーム露光装
置のビームドリフト補正方法を説明するためのグラフ図
である。
【図3】本発明の実施の形態3である電子ビーム露光装
置のビームドリフト補正方法を説明するためのグラフ図
である。
【図4】本発明の実施の形態4である半導体集積回路装
置の製造工程を示す概略断面図である。
【図5】本発明の実施の形態4である半導体集積回路装
置の製造工程を示す概略断面図である。
【図6】本発明の実施の形態4である半導体集積回路装
置の製造工程を示す概略断面図である。
【図7】本発明の実施の形態4である半導体集積回路装
置の製造工程を示す概略断面図である。
【図8】本発明の実施の形態4である半導体集積回路装
置の製造工程を示す概略断面図である。
【図9】本発明の実施の形態4である半導体集積回路装
置の製造工程を示す概略断面図である。
【符号の説明】
1 半導体基板(ウエハ) 2 フィールド絶縁膜 3 ゲート絶縁膜 4 ゲート電極 5 絶縁膜 6 サイドウォールスペーサ 7 半導体領域 8 絶縁膜 9 レジスト膜 9a パターン 10 スルーホール 11 プラグ 12 配線層 13 レジスト膜 13a パターン 14 絶縁膜 15 スルーホール 16 プラグ 17 配線層 A 予測ビームドリフト量 A1 〜A5 予測ビームドリフト量 B 実際のビームのドリフト量 T0 描画開始の時間 T1 1回目の補正操作の時間 T2 2回目の補正操作の時間 T3 描画終了の時間

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 予測ビームドリフト量を使用して、描画
    開始から描画終了までの描画時のビームドリフトの補正
    を装置の制御部によって常時行うことを特徴とする電子
    ビーム露光装置のビームドリフト補正方法。
  2. 【請求項2】 請求項1記載の電子ビーム露光装置のビ
    ームドリフト補正方法であって、前記予測ビームドリフ
    ト量の算出は、実際に描画するウエハに対し、同じ描画
    パターンを、同じ製造プロセスで作成したウエハ上に、
    同じアライメント方法を使用して描画した時のビームド
    リフト量の結果を使用することを特徴とする電子ビーム
    露光装置のビームドリフト補正方法。
  3. 【請求項3】 請求項1記載の電子ビーム露光装置のビ
    ームドリフト補正方法であって、前記予測ビームドリフ
    ト量の算出は、複数のウエハをロット単位で連続的に描
    画処理する場合、1枚目のウエハのビームドリフト量の
    結果を使用することを特徴とする電子ビーム露光装置の
    ビームドリフト補正方法。
  4. 【請求項4】 請求項1記載の電子ビーム露光装置のビ
    ームドリフト補正方法であって、前記予測ビームドリフ
    ト量の算出は、実際に描画するウエハに対し、同じ描画
    パターンで、しかも同じ製造プロセスで作成した各々の
    ウエハ上に、同じアライメント方法を使用して描画した
    時のビームドリフト量の結果を使用し、その各々のウエ
    ハに対応するビームドリフト量の結果を統計処理するこ
    とにより、最も正確と判断できるビームドリフト量を算
    出することを特徴とする電子ビーム露光装置のビームド
    リフト補正方法。
  5. 【請求項5】 請求項2〜4のいずれか1項に記載の電
    子ビーム露光装置のビームドリフト補正方法であって、
    描画開始から描画終了までの描画時間に、ビームのドリ
    フトの補正操作を複数回行い、前記補正操作によって得
    られたビームドリフト量を前記予測ビームドリフト量に
    付加した新規な予測ビームドリフト量とすることを特徴
    とする電子ビーム露光装置のビームドリフト補正方法。
  6. 【請求項6】 請求項1記載の電子ビーム露光装置のビ
    ームドリフト補正方法であって、前記予測ビームドリフ
    ト量は、描画開始から描画終了までの描画時間に、ビー
    ムのドリフトの補正操作を複数回行い、前記補正操作の
    各々の補正操作によって得られたビームドリフト量を利
    用していることを特徴とする電子ビーム露光装置のビー
    ムドリフト補正方法。
  7. 【請求項7】 請求項1〜6のいずれか1項に記載の電
    子ビーム露光装置のビームドリフト補正方法を用いたリ
    ソグラフィ技術および選択エッチング技術を使用して、
    半導体集積回路装置のパターンを形成する製造工程を有
    することを特徴とする半導体集積回路装置の製造方法。
  8. 【請求項8】 請求項7記載の半導体集積回路装置の製
    造方法であって、前記パターンは、絶縁膜に形成される
    スルーホールのパターンであることを特徴とする半導体
    集積回路装置の製造方法。
  9. 【請求項9】 請求項7記載の半導体集積回路装置の製
    造方法であって、前記パターンは、配線層のパターンで
    あることを特徴とする半導体集積回路装置の製造方法。
JP9158973A 1997-06-16 1997-06-16 電子ビーム露光装置のビームドリフト補正方法およびそれを用いた半導体集積回路装置の製造方法 Pending JPH118171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9158973A JPH118171A (ja) 1997-06-16 1997-06-16 電子ビーム露光装置のビームドリフト補正方法およびそれを用いた半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9158973A JPH118171A (ja) 1997-06-16 1997-06-16 電子ビーム露光装置のビームドリフト補正方法およびそれを用いた半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH118171A true JPH118171A (ja) 1999-01-12

Family

ID=15683429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9158973A Pending JPH118171A (ja) 1997-06-16 1997-06-16 電子ビーム露光装置のビームドリフト補正方法およびそれを用いた半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH118171A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204723A (ja) * 2011-03-28 2012-10-22 Canon Inc 荷電粒子線描画方法、およびそれを用いた物品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204723A (ja) * 2011-03-28 2012-10-22 Canon Inc 荷電粒子線描画方法、およびそれを用いた物品の製造方法

Similar Documents

Publication Publication Date Title
US8183119B2 (en) Semiconductor device fabrication method using multiple mask patterns
US9817940B2 (en) Method wherein test cells and dummy cells are included into a layout of an integrated circuit
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
JP5295122B2 (ja) 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用の高z構造体及び方法
JP2001168205A (ja) 半導体装置及びその製造方法並びに製造に用いるマスク
US6960481B2 (en) Evaluation method
CN110707004B (zh) 半导体装置及其形成方法
US10324381B1 (en) FinFET cut isolation opening revision to compensate for overlay inaccuracy
US20230259039A1 (en) Method of determining overlay error during semiconductor fabrication
US20250239541A1 (en) Method of making electrostatic discharge protection cell and antenna integrated with through silicon via
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
JPH118171A (ja) 電子ビーム露光装置のビームドリフト補正方法およびそれを用いた半導体集積回路装置の製造方法
CN1750252B (zh) 用于提高匹配的防护环
US20060141369A1 (en) Method for correcting pattern data and method for manufacturing semiconductor device using same
TWI830220B (zh) 半導體裝置及其製造方法
US8158527B2 (en) Semiconductor device fabrication method using multiple resist patterns
US20230260924A1 (en) Overlay metrology mark
JPH06138643A (ja) 半導体装置用ガラスマスクおよびその製造方法
CN114093813A (zh) 一种用于半导体器件的接触孔的制作方法
US20060019412A1 (en) Method to selectively correct critical dimension errors in the semiconductor industry
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
JP2000049076A (ja) 半導体集積回路装置の製造方法
JPH1154398A (ja) 露光装置および露光方法ならびにそれを用いた半導体集積回路装置の製造方法
JPH1197326A (ja) 電子線露光方法およびそれを用いた半導体装置の製造方法
US7244653B2 (en) Method and structure in the manufacture of mask read only memory