JPH1185155A

JPH1185155A - ミキシング装置および楽器用集積回路

Info

Publication number: JPH1185155A
Application number: JP10199209A
Authority: JP
Inventors: Kazuhisa Okamura; 和久岡村
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1997-07-14
Filing date: 1998-07-14
Publication date: 1999-03-30
Anticipated expiration: 2018-07-14
Also published as: JP3721789B2

Abstract

(57)【要約】【課題】ミキサにおいて、全体の回路規模を小さく抑
え、拡張が容易であり、かつ、外部入力も容易に扱うこ
とを可能とする。【解決手段】タイムスロット変換器２１１は、時分割
で生成された６４チャネル分の楽音信号のそれぞれに割
り当てられたれた６４個のタイムスロットを、９６個の
タイムスロットに変換し、セレクタ２１２は、ＤＳＰ出
力ポート２１３あるいは外部入力ポート２１４を介して
供給された計３２チャネル分の楽音信号について、変換
されたタイムスロットのうち残りの３２個を、それぞれ
割り当て、累算器２１０１〜２１０４は、各スロットに
割り当てられた楽音信号を、アサイン情報にしたがっ
て、任意の出力チャネルに出力するとともに、各出力チ
ャネル毎に、１サンプリング期間累積する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、時分割多
重で生成された複数チャネルの楽音信号に、エフェクト
を付与する際に用いて好適なミキシング装置および楽器
用集積回路に関する。

【０００２】

【従来の技術】近年、複数の制御プログラムをそれぞれ
実行することにより、入力されるディジタル信号に様々
な数値演算処理を施すディジタル・シグナル・プロセッ
サ（ＤＳＰ）が、半導体製造技術の進歩に伴い容易に入
手できるようになったため、様々な分野で用いられるよ
うになってきている。例えば、ＤＳＰは、電子楽器にお
いて用いられている。この場合のＤＳＰは、楽音に音響
効果を付加するエフェクトブロックの集合体として用い
られ、これらエフェクトブロックを種々組み合わせて、
楽音に異なる音響効果を並列的に付加するようになって
いる。

【０００３】一般に、電子楽器においては、楽音信号を
生成する音源回路が時分割多重で動作して、複数チャネ
ル分の楽音信号を同時に生成する構成となっているた
め、ＤＳＰによって所定の音響効果する構成は、次のよ
うになっていた。すなわち、音源回路においては、複数
チャネル（の一部）の楽音信号を１サンプリング期間
（周期）毎に累算し、この累算結果をＤＳＰに供給する
一方、ＤＳＰにおいては、所定のエフェクトアルゴリズ
ムを構築して、音源回路における累算結果に所定の音響
効果を並列的に付加して、これらを１サンプリング期間
毎に累算する構成となっていた。そして、ＤＳＰにおい
て累算された信号がＤ／Ａ変換器でアナログ信号に変換
されて、発音が行なわれるようになっていた。

【０００４】

【発明が解決しようとする課題】上述したように、従来
の構成では、音源回路およびＤＳＰのそれぞれにおいて
各チャネルの楽音信号を１サンプリング期間毎に累算す
るためのミキシング回路が必要となる。各ミキシング回
路は、乗算器、累算器で構成され、回路規模が大きくな
るといった問題があった。ここで、累算器を音源回路お
よびＤＳＰにおいて共用しようと企図しても、音源回路
が時分割多重で動作しているため、簡単には共用できな
い点に留意すべきである。ところで、ＤＳＰによりエフ
ェクトを付与する場合、ＤＳＰの演算能力には限りがあ
るため、ＤＳＰが１個だけでは、付与するエフェクトの
程度についても当然限界がある。それならば、電子楽器
に、演算能力の高いＤＳＰを実装すれば、あるいは複数
のＤＳＰを実装すれば良いと思われるが、そのようなハ
イスペックの電子楽器は一般ユーザ向けではないし、電
子楽器のコストも高くつくといった問題もある。そこ
で、一般ユーザに対して十分な能力を有するＤＳＰを実
装しておき、さらに、ハイスペックを追求するユーザで
も満足できるように、ＤＳＰを追加可能にして、予め拡
張性を確保しておくことが考えられる。しかし、ＤＳＰ
を追加するといっても、音源回路の出力および既存のＤ
ＳＰの入出力を考慮しなければならないため、単純にＤ
ＳＰを追加できない点にも留意すべきである。さらに、
近年では、音源回路以外の外部入力、例えば、他の電子
楽器により生成した楽音信号や、マイク入力などについ
ても、この電子楽器と同様なエフェクトを付与したいと
いう要望もある。しかし、これらの外部入力を、時分割
多重で動作している音源回路の出力と同じように扱うこ
とは、容易ではない点にも留意すべきである。本発明
は、上述した事情に鑑みてなされたものであり、その目
的とするところは、全体の回路規模を小さく抑え、拡張
が容易であり、かつ、外部入力も容易に扱うことが可能
なミキシング装置および楽器用集積回路を提供すること
にある。

【０００５】

【課題を解決するための手段】上記問題を解決するため
本発明にあっては、ｎ（ｎは整数）個のタイムスロット
でｎチャネルの互いに独立して生成された楽音信号を入
力する第１の入力手段と、入力された楽音信号における
ｎ個のタイムスロットをｍ（ｍは、ｍ＞ｎを満たす整
数）個のタイムスロットに変換するとともに、該楽音信
号を前記ｍ個のタイムスロットのうちのｎ個に割り当て
る変換手段と、最大（ｍ−ｎ）チャネルの楽音信号を入
力する第２の入力手段と、前記第２の入力手段により入
力された最大（ｍ−ｎ）チャネルの楽音信号を、前記ｍ
個のタイムスロットのうちの残りの（ｍ−ｎ）個に割り
当てる割当手段と、各タイムスロットに割り当てられた
楽音信号を入力してｍチャネル時分割のミキシング処理
を行ない、複数出力チャネル分の混合信号を生成するミ
キシング手段と、を具備することを特徴としている。

【０００６】（作用）本発明によれば、変換手段が、第
１の入力手段によって入力されたｎチャネルの楽音信号
におけるｎ個のタイムスロットを、それよりも多いｍ個
のタイムスロットに短縮して変換し、割当手段が、変換
により生じた隙間のスロットに、第２の入力手段によっ
て入力した楽音信号を割り当て、出力手段が、各スロッ
トに割り当てられた楽音信号を、当該出力先を示すデー
タにしたがって任意に出力チャネルに出力し、累積手段
が、各出力チャネル毎に、１サンプリング期間累積す
る。したがって、第１および第２の入力手段によって入
力された楽音信号を、各出力チャネルにおいて累積する
ため累積手段が共用されるので、全体構成の簡略化に寄
与することが可能となる。また、本発明によれば、第１
の入力手段によって入力された楽音信号も、第２の入力
手段によって入力された楽音信号も対等で処理される。
さらに、出力チャネルについても対等である。したがっ
て、操作者にとって、ミキシングの設定をわかりやすい
ものにすることが可能となる。また、入出力チャネルが
対等であるので、拡張性が容易であり、他の外部入力も
容易に扱うことが可能となる。さらに、本発明によれ
ば、ステレオ単位で楽音信号を演算するようにしたの
で、ユーザにとっても、装置にとっても扱いが簡略化さ
れる。くわえて、本発明によれば、各出力チャネルにつ
いての桁溢れが検出されるので、全チャネルにおいて、
桁溢れによる歪みの発生を防止することが可能となる。

【０００７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【０００８】＜１：全体構成＞まず、本実施形態にかか
るミキサを組み込んだ電子楽器について説明する。図１
は、この電子楽器の全体構成を示すブロック図である。
この図において、符号１０はＣＰＵであり、バスＢを介
して各部を制御する。なお、バスＢは、コントロールバ
ス、データバスおよびアドレスバスを総称したものであ
る。符号１１はＲＯＭであり、ＣＰＵ１０において用い
られる基本プログラムや、各種データを記憶する。符号
１２はＲＡＭであり、ＣＰＵ１０の制御において発生す
る各種のデータ等を一時的に記憶する。符号１３はパネ
ルスイッチであり、発生すべき楽音の音色を選択するた
めや、各種状態を設定するためなどのスイッチ等により
構成される。そして、このパネルスイッチ１３において
設定された情報はバスＢを介してＣＰＵ１０に供給され
るようになっている。符号１４は表示部であり、ＣＲＴ
や液晶表示パネルなどから構成され、パネルスイッチ１
３により入力された情報や、現時点において設定された
情報などをＣＰＵ１０の制御の下、表示する。特に、こ
の表示部１４においては、後述するように、ミキサにお
いてオーバーフローが発生した出力チャネルを表示する
ようになっている。

【０００９】次に、符号１５は８８鍵からなる鍵盤であ
る。これら各鍵には、それぞれキーセンサが設けられ
（図示せず）、演奏者の鍵盤１５に対する演奏操作を検
出して、押鍵された鍵の音高を示すキーコードＫＣや、
押鍵・離鍵に対応して楽音の発生・消音を指示するキー
オンＫＯＮ・キーオフＫＯＦＦ、押鍵速度に対応するキ
タッチＫＴなどのキー情報をバスＢを介してＣＰＵ１０
に供給する。符号１６は外部記憶装置であり、ＦＤＤ
（フロッピィ・ディスク・ドライブユニット）や、ＨＤ
Ｄ（ハード・ディスク・ドライブユニット）などが該当
し、各種のデータを記録するために用いられる。

【００１０】さて、符号２００は音源回路であり、発音
を行なうためのチャネルを時分割で６４チャネル分構築
して、各チャネルにおいて楽音信号を生成するととも
に、所定のエフェクトアルゴリズムを構築して、エフェ
クトを付与する。このため、音源回路２００は、後述す
るように楽音信号を生成するための回路のほかに、エフ
ェクトを付与するためのＤＳＰ（ディジタル・シグナル
・プロセッサ）を内蔵している。符号２５０は波形メモ
リであり、基本的な波形データを音色毎に複数記憶す
る。なお、符号２６０は外部回路であって、音源回路２
００以外で楽音信号を供給するユニットや、外部に接続
されたエフェクタなどのユニットであり、詳細について
は後述する。符号２７０は遅延メモリであり、内蔵され
たＤＳＰにおいて用いられる。そして、音源回路２００
による楽音信号は、ＤＡ変換器１７によりアナログ信号
に変換された後、アンプやスピーカ等から構成されたサ
ウンドシステム（ＳＳ）１８により、外部に発音される
ようになっている。

【００１１】＜１−１：音源回路＞次に、音源回路２０
０の構成について図２を参照して説明する。この図に示
すように、制御レジスタ２０１は、バスＢを介したＣＰ
Ｕ１０により各部を制御するものである。読出回路２０
２は、波形メモリ２５０に記憶された波形データのう
ち、指定された音色の波形データを、キーコードＫＣで
指定された音高になるようにアドレスを操作して読み出
すものである。音量変化制御回路２０３は、読出回路２
０２により読み出された波形データを、キータッチＫＴ
で示された音の大きさとなるようにその振幅値を制御し
て、エフェクト付与前の音源出力とする。これらの読出
回路２０２および音量変化制御回路２０３は、時分割６
４チャネルで動作して、各チャネルにおいて異なる楽音
信号を生成することが可能となっている。ＣＰＵ１０
は、押鍵等の発音指示が発生した時、該６４チャネルの
１つに発音割り当てを行ない、制御レジスタ２０１の割
り当てたチャネル領域に該発音指示に応じた楽音の発生
を制御する楽音制御データを書き込む。書き込まれた楽
音制御データに基づいて読出回路２０２、音量変化制御
回路２０３は、対応する楽音の生成を行なう。なお、音
量制御回路２０３からは、生成された各チャネルの楽音
が、各サンプリング周期毎に６４チャネル時分割された
状態で、ミキサ２１０に対してそのまま出力される。

【００１２】さて、ミキサ２１０は、音量変化制御回路
２０３による楽音信号、内部ＤＳＰ２０５および外部回
路２６０からの楽音信号を入力して、所定の処理を施し
た後、内部ＤＳＰ２０５および外部回路２６０に出力す
るものである。また、ミキサ２１０は、ＤＳＰに対する
出力のうちの任意の出力チャネルの信号をラインを通じ
て読出回路２０２に戻す。読出回路２０２は、戻された
信号を波形メモリのＲＡＭ領域に新たな波形データとし
て書き込むことが可能である。ミキサ２１０の詳細につ
いては後述する。なお、図２および図３において、各信
号線に付した符号は、当該チャネルによって伝送される
信号のチャネル数である。ここで、内部ＤＳＰ２０５
は、前述したように、楽音信号にエフェクトを付与する
ためのものであり、この出力の一部である４チャネル分
の楽音信号が図１におけるＤＡ変換器１７に供給され
て、この電子楽器の最終的な出力となる。なお、電子楽
器の出力が内部ＤＳＰ２０５の出力としている理由は、
この電子楽器における出力の最終段をイコライザとして
いるためであって、このイコライザを、内部ＤＳＰ２０
５において構築されるエフェクトブロックの１つとして
いるからである。

【００１３】＜１−２：ミキサ＞次にミキサ２１０につ
いて詳細に説明するが、説明の便宜上、ミキサ２１０の
構成を説明する前に、ミキサ２１０で実行される処理内
容を説明する。

【００１４】＜１−２−１：ミキサの内部処理＞ミキサ
２１０は、図５に示すように、音源出力による６４チャ
ネルと、内部ＤＳＰ２０５からの１６チャネルと、外部
回路２６０からの１６チャネルとの計９６チャネルの楽
音信号を入力して、各チャネルの楽音信号に対して設定
＃１〜＃９６で定められる乗算処理を施した後、当該設
定で定められるアサイン処理にしたがって、内部ＤＳＰ
２０５に１６チャネルと、外部回路２６０に１６チャネ
ルとの計３２チャネルに任意に割り当てて出力するもの
である。設定＃１〜＃９６はＣＰＵ１０により、制御レ
ジスタ２０１に書き込まれる。設定＃１〜＃６４は、音
源の発音チャネル１ｃｈ〜６４ｃｈに、それぞれ対応す
る。設定＃６５〜＃８０は、ＤＳＰ２０５からミキサ２
１０への出力の１ｃｈ〜１６ｃｈに、それぞれ対応す
る。設定＃８１〜＃９６は、外部入力の１ｃｈ〜１６ｃ
ｈに、それぞれ対応する。各設定＃で定められる処理に
ついては後述する。なお、乗算器２１５における設定＃
１〜＃９６に対応した係数乗算処理は、＃の番号順には
行われない。図８に見られるように、＃１→＃２→＃６
５→＃３→＃４→＃６６→＃５→…→＃３４→＃８１→
＃３５→＃３６→＃８２→＃３７→…の順で実行され
る。内部ＤＳＰ２０５および外部回路２６０の入出力チ
ャネルのうち、奇数チャネルはステレオのＬ信号に、そ
の奇数の次位の偶数チャネルは当該ステレオのＲ信号
に、それぞれ設定される。したがって、換言すれば、内
部ＤＳＰ２０５および外部回路２６０の入出力は、それ
ぞれステレオ８チャネル（ＣＨ）ずつということができ
る。

【００１５】なお、説明の便宜上、入出力チャネルを、
モノラルで示すときは「ｃｈ」と小文字で表記し、ステ
レオで示すときは「ＣＨ」と大文字で表記する。したが
ってステレオ入出力の１つのＣＨは、２つのｃｈで構成
される。ここで、入出力チャネルを「ＣＨ」としてステ
レオで示す場合、内部ＤＳＰ２０５から供給されるステ
レオチャネルを、ミキサ２１０から見て入力ＣＨ１〜Ｃ
Ｈ８と表記し、外部回路２６０から入力したステレオチ
ャネルを入力ＣＨ９〜ＣＨ１６と表記する。同様に、内
部ＤＳＰ２０５に入力するステレオチャネルを、ミキサ
２１０から見て出力ＣＨ１〜ＣＨ８と表記し、外部回路
２６０へ出力するステレオチャネルを出力ＣＨ９〜ＣＨ
１６と表記する。また、音源出力については、未だパン
ニング処理がなされていないので、モノラルのｃｈ１〜
ｃｈ６４（発音チャネル１〜６４）と表記する。

【００１６】＜１−２−２：設定＃（ｉ）＞次に、設定
＃１〜＃９６で定められる処理について図６を参照して
説明する。この処理は、入力する９６チャネルのそれぞ
れについて実行されるものであり、任意の入力チャネル
ｉ（ただし、ｉは１〜９６の整数）に対する処理内容
は、図６（ａ）に示す設定＃（ｉ）の各情報で定められ
る。設定＃１〜＃６４の情報は、各発音チャネルで発音
する楽音の音色に応じて設定される。つまり、上述した
各発音チャネルの楽音制御データの一部に設定＃（ｉ）
の情報が含まれている。例えばピアノ音色とギター音色
が選ばれ、それぞれの音色で同時に別々に演奏が行われ
る場合、各発音チャネルには、そのチャネルで生成しよ
うとする音色に応じた音色制御データが設定される。つ
まり、そのチャネルに割り当てられた楽音の音色に応じ
て異なる設定＃（ｉ）が設定される。一方、設定＃６５
〜＃９６の情報は、パネルスイッチ１３の操作に応じ
て、ＤＳＰ２０５で実行される各エフェクト毎、あるい
は接続される外部回路２６０毎に個別に設定される。そ
して設定＃（ｉ）の情報は、第１に、ステレオのＬ、Ｒ
信号の重み付けを示すパン情報Ｌ、Ｒと、第２に、その
Ｌ、Ｒ信号についてのセンドレベルを定めるレベル情報
Ｓ１〜Ｓ４と、第３に、これらのパン情報Ｌ、Ｒとレベ
ル情報Ｓ１〜Ｓ４とで定められる乗算結果を、各出力チ
ャネルについてどのように割り当てる（アサインする）
かを定めるアサイン情報Ａ１〜Ａ１６とから構成され
る。アサイン情報Ａ１〜Ａ１６は、それぞれステレオ出
力チャネルＣＨ１〜ＣＨ１６に対応している。

【００１７】ここで、ミキサ２１０の等価回路について
図７を参照して説明する。この図に示す回路において、
１つの入力チャネルについてみれば、その楽音信号をパ
ン情報Ｌ、ＲにしたがってステレオのＬ、Ｒ信号に重み
付けした後に、レベル情報Ｓ１〜Ｓ４をそれぞれ乗算し
たものと、その楽音信号になにも乗算係数を乗算しない
で、そのままＬ、Ｒ信号に分けたものとの、計５チャネ
ル分のステレオ信号が得られる。そして、この５チャネ
ル分のステレオ信号のうちいずれかが、出力チャネルＣ
Ｈ１〜ＣＨ１６の各々に対し、後述するアサイン情報に
より択一的に選択されるようになっている。同様な処理
が、入力される９６チャネルの楽音信号に対して行なわ
れる。

【００１８】この際、パン情報Ｌ、Ｒおよびレベル情報
Ｓ１〜Ｓ４の係数をｄＢ（デシベル）で表記すれば、入
力チャネルの楽音信号に乗算すべき８個の乗算係数Ｍ１
〜Ｍ８は、図６（ｂ）に示すように、パン情報Ｌ、Ｒと
レベル情報Ｓ１〜Ｓ４とを加算する組み合わせにより表
わすことができる。ここで、同図（ｂ）で表わされる乗
算係数Ｍ１〜Ｍ８を、後述する構成によって、入力チャ
ネルの楽音信号に時分割で乗算すると、図７に示した８
個の乗算結果を等価的に得ることができる。

【００１９】次に、設定＃（ｉ）の情報のうち、アサイ
ン情報Ａ１〜Ａ１６について説明する。アサイン情報Ａ
１〜Ａ１６は、それぞれステレオ出力チャネルＣＨ１〜
ＣＨ１６に対応して設定されるものであり、３ビット
で、係数乗算しないものおよび８個の乗算係数をしたも
のを、当該ステレオ出力チャネルＣＨにアサインするも
のである。詳細には、任意のステレオ出力チャネルｊ
（ただし、ｊは１〜１６の整数）に対するアサイン情報
Ａ（ｊ）の内容は、図６（ｃ）に示すとおりである。こ
の図を用いれば、例えば、設定＃（７９）のアサイン情
報Ａ（１０）が「１０１」である場合、入力ｃｈ７９の
楽音信号に、乗算係数Ｍ３を乗じたものがステレオ出力
ＣＨ１０のＬに、また、乗算係数Ｍ４を乗じたものがス
テレオ出力ＣＨ１０のＲに、それぞれアサインされるこ
とがわかる。すなわち、ステレオ入力ＣＨ８のＬ（内部
ＤＳＰ２０５出力ｃｈ１５）の楽音信号に、乗算係数Ｍ
３を乗じたものが外部回路２６０への外部出力ｃｈ３
に、また、乗算係数Ｍ４を乗じたものが外部回路２６０
への外部出力ｃｈ４に、それぞれアサインされる。

【００２０】＜１−２−３：ミキサの構成＞次に、上述
した内部処理を実行するためのミキサの内部構成につい
て図３を参照して説明する。図において、タイムスロッ
ト変換器２１１には、図８の音源ｃｈタイムスロットに
示す時分割の６４チャネル出力が入力され、タイムスロ
ット変換器２１１により、音源出力６４ｃｈの各々に対
応するタイムスロット幅は２／３に圧縮される。したが
って、１サンプリング期間においては、１．５倍の９６
個のタイムスロット数が確保される。セレクタ２１２
は、変換された９６個のタイムスロットに、音源出力６
４ｃｈと、ＤＳＰ出力ポート２１３を介して供給された
内部ＤＳＰ２０５からの１６ｃｈと、インターフェイス
２０４および外部入力ポート２１４を介して供給された
外部回路２６０からの１６ｃｈとの計９６ｃｈを、それ
ぞれ１対１に割り当てるようにチャネルｃｈの選択を行
なう。

【００２１】ここで、外部回路２６０としては、他の音
源により生成された楽音信号を入力する入力手段であっ
ても良いし、楽音信号にエフェクトを付与するための入
出力手段であっても良い。本実施形態において、前者の
手段としては、マイク入力などのアナログ信号を入力す
るためＡＤ変換器２６１や、他の音源としてＦＭ音源回
路２６３を想定し、後者の手段としては、自然楽器の発
音メカニズムをシミュレートした電気的モデルを動作さ
せ、これにより自然楽器の楽音を合成する物理モデル音
源２６２や、内部ＤＳＰ２０５以外によってエフェクト
を付与するための外部ＤＳＰ２６４を想定している。こ
のうち、物理モデル音源２６２は、例えば、ギターなど
の弦楽器による楽音を合成する場合、弦の弾性特性をシ
ミュレートした非線形素子と弦の振動周期に相当する遅
延回路とを閉ループ接続したものから構成される。この
閉ループに対し一種の励起信号として前記６４発音チ
ャネルのいずれかを使用して生成した楽音信号を入力
（ミキサ２１０から見れば、閉ループ回路に出力）し
て、閉ループを循環する信号を出力（ミキサ２１０から
見れば入力）として取り出すことにより、当該ギターの
物理的特性を模したエフェクトが付与されることとな
る。この場合、波形メモリ２５０には、ギターのピッキ
ングパルスを録音した励起波形データがあらかじめ記憶
されており、前記発音チャネルではその励起波形データ
の読み出しにより前記発音信号が発生する。また、ミキ
サ２１０における内部信号は、複数ビットのパラレル信
号であり、外部回路２６０における内部信号はシリアル
信号とされる。そのため、インターフェイス２０４に
は、ミキサ２１０から外部回路２６０への信号をパラレ
ルからシリアルに変換する機能と、逆に、外部回路２６
０からミキサ２１０への信号をシリアルからパラレルに
変換する機能とが備わる。それにより、１チップの集積
回路で構成される音源回路２００（図２参照）の端子数
が低減される。なお、外部回路２６０は音源回路２００
を実装するメイン基板に載置してもよく、あるいは前記
メイン基板に設けたコネクタに接続する構造としてもよ
い。それにより、外部回路２６０の数を変更することが
可能になり、機能の多様化を図ることができる。例え
ば、外部回路２６０をメイン基板に載置する場合、外部
回路２６０の数に応じて電子楽器のグレードを変化させ
ることができる。すなわち、高級機向けとして外部回路
２６０の数を３以上の複数とし、中級機向けとして外部
回路２６０の数を１ないし２とし、低級機向けとして外
部回路２６０を省略したメイン基板を用意することによ
り、用途、コストに応じた電子楽器を提供することが可
能になる。また、外部回路２６０をメイン基板に設けた
コネクタに接続する構造とすれば、機能が異なる外部回
路２６０を有する複数のボードを用意し、各ボードを所
要に応じて選択して接続することにより、電子楽器のグ
レードアップをすることができる。

【００２２】さて、乗算器２１５は、変換後における１
個のタイムスロットをさらに８つに分割した各タイミン
グにおいて、当該設定＃（ｎ）で定められる乗算係数Ｍ
１〜Ｍ８をそれぞれ、そのタイムスロットでセレクタ２
１２から出力されるチャネル（ｎ）の楽音信号に対して
乗算される。ラッチ回路２１６は、当該ｃｈの楽音信号
に対し乗算しないものをラッチするものであり、また、
ラッチ回路群２１７は、８個の乗算結果をラッチするも
のである。次に、累算器２１０１〜２１０４は、それぞ
れ出力ＣＨ１〜ＣＨ８のＬ、Ｒおよび出力ＣＨ８〜ＣＨ
１６のＬ、Ｒに対応するものである。言い換えれば、累
算器２１０１は、内部ＤＳＰ２０５に供給する内部ＤＳ
Ｐ入力ｃｈ１、３、５、７、９、１１、１３、１５の奇
数チャネルｃｈに対応し、累算器２１０２は、内部ＤＳ
Ｐ２０５に供給する内部ＤＳＰ入力ｃｈ２、４、６、
８、１０、１２、１４、１６の偶数チャネルｃｈに対応
し、累算器２１０３は、外部回路２６０に供給する外部
出力ｃｈ１、３、５、７、９、１１、１３、１５の奇数
チャネルｃｈに対応し、累算器２１０４は、外部回路２
６０に供給する外部出力ｃｈ２、４、６、８、１０、１
２、１４、１６の偶数チャネルｃｈに対応する。累算器
２１０１〜２１０４は、各タイムスロットで、同一チャ
ネルの、異なる出力ＣＨに対する処理を互いに並行に行
なう。

【００２３】＜１−２−４：ミキサにおける累算器の構
成＞そこで、累算器２１０１〜２１０４の構成について
累算器２１０１を例にとって図４を参照して説明する。
ラッチ回路２１６およびラッチ回路群２１７において
は、上述したように１個のタイムスロットについて、そ
の楽音信号に対し乗算しないもの、および乗算係数Ｍ１
〜Ｍ８をそれぞれ乗算したものについて計９個の演算結
果がラッチされている。セレクタ２１１１は、乗算器２
１５による乗算タイミングと同じタイミングにて、すな
わち１個のタイムスロットを８個に分割したタイミング
にて、設定＃（ｎ）のアサイン情報Ａ１〜Ａ８で定めら
れる乗算結果を、順次選択するものであり、その選択結
果を、加算器２１１２の一方の入力端に供給する。シフ
トレジスタ２１１３は、加算器２１１２による加算結果
を、セレクタ２１１１の選択タイミングにて順次シフト
するものであり、そのシフト段数は、出力チャネルＣＨ
１〜ＣＨ８のＬ（ｃｈ１、３、５、７、９、１１、１
３、１５）に対応して８段である。各タイミングにおい
てシフトレジスタ２１１３から出力される加算結果は、
ゲート回路２１１４を介して加算器２１１２の他方の入
力端に供給される。

【００２４】ここで、ゲート回路２１１４は、１つ前の
サンプリング期間に対応する加算結果が加算器２１１２
における他方の入力端に供給されるのを防ぐために、１
サンプリング期間における９６個のタイムスロットのう
ち、最初のタイムスロットにおいてのみ閉じるものであ
る。これにより、加算器２１１２は、各出力チャネルに
ついて、１サンプリング期間における９６個のタイムス
ロット分、それぞれ累積することとなる。そして、最終
的な累算器２１０１の出力は、１サンプリング期間にお
ける９６個のタイムスロットのうち最後のタイムスロッ
トであって、当該アサイン情報Ａ８で定められる演算結
果がセレクタ２１１１で選択された後にシフトレジスタ
２１１３の各段にセットされたデータである。これら各
段にセットされたデータがＤＳＰ入力ポート２１８（図
３参照）を介して内部ＤＳＰ２０５（図２参照）に、当
該サンプリング期間におけるミキサ２１０の出力ＣＨ１
〜ＣＨ８のＬ信号として供給される。

【００２５】なお、この１サンプリング期間における累
算において、選択された乗算結果によっては、オーバー
フロー（桁溢れ）が発生する場合がある。このため、加
算器２１１２は、オーバーフローが発生した場合に、ビ
ットが「１」となるフラグを桁溢れ情報として出力す
る。そして、かかる桁溢れ情報が、１個のタイムスロッ
トにおいて、どのタイミングで「１」となったかを判定
することで、当該オーバーフローがどの出力チャネルに
おいて発生したかを検出することができる。また、累算
器２１０２〜２１０４についても累算器２１０１と同構
成である。ただし、累算器２１０３および２１０４につ
いては、出力ＣＨ９〜ＣＨ１６を対象とするから、その
セレクタ２１１１には、アサイン情報Ａ９〜Ａ１６が供
給され、その出力は外部出力ポート２１９およびインタ
ーフェイス２０４（図３参照）を介して外部回路２６０
に供給される。

【００２６】＜２：動作＞次に、上述した電子楽器の動
作について説明する。図１０は、この電子楽器の主動作
を示すフローチャートである。まず、この電子楽器にお
いて電源スイッチがオンされると、ステップＳａ１にお
いてＣＰＵ１０は、イニシャライズ（初期化）処理を行
なう。この初期化処理には、例えば、ＲＡＭ１２のリセ
ットや、前回の終了処理において外部記憶装置１６にお
いて記憶した設定状態を読み出して、今回における設定
状態としてセットするなどの処理が該当する。次に、Ｃ
ＰＵ１０は、ステップＳａ２において起動要因をチェッ
クする。ここで、この電子楽器における起動要因とは、
次の事由によって発生するものである。すなわち、この
起動要因は、：鍵盤１５における状態が変化した場合に発生する
（ＭＩＤＩにおけるイベント発生と同義）、：パネルスイッチ１３における設定状態が変化した場
合に発生する、：所定の時間毎に周期的に発生する、：電源スイッチのオフ操作により発生する、：〜以外の要因により発生する。なお、、、について各部の状態変化は、各部の状
態をチェックして、その状態をＲＡＭ１２に記憶すると
ともに、前回のチェック時において記憶した各部の状態
を読み出し比較して、その変化があった部分を判別する
ことで、検出が可能である。また、については、シス
テムクロックにより起動可能である。次に、ＣＰＵ１０
は、ステップＳａ３において起動要因が発生していない
と判別すれば、処理手順をステップＳａ２に戻して、起
動要因が発生するまで待機する一方、起動要因が発生す
れば、次のステップＳａ４において当該起動要因が上記
〜のいずれかによるものであるかを判別する。

【００２７】＜２−１：鍵盤処理＞この判別の結果、当
該起動要因がによるものであると判別した場合、ＣＰ
Ｕ１０は、ステップＳａ５において鍵盤処理を実行す
る。かかる鍵盤処理においては、押鍵に対応する押鍵処
理と、離鍵に対応する離鍵処理との２通りがある。前者
の押鍵処理の場合、ＣＰＵ１０は、音源回路２００に対
し、当該押鍵によるキーオンＫＯＮの情報を転送すると
ともに、当該押鍵に係る発音を行なわせるため、６４の
発音チャネルの中から空きとなっている発音チャネルを
１チャネル分、割り当てる。ここで、ＣＰＵ１０は、音
源回路２００の発音チャネルがすべて使用中であるなら
ば、発音が最も進行しているチャネル、あるいは、発音
開始が早くかつ最も音量が小さいチャネルの楽音を消音
させて、強制的に空きチャネルを作り、このチャネルを
当該押鍵に係る発音用に割り当てる。そして、ＣＰＵ１
０は、割り当てた発音チャネルに対応する制御レジスタ
２０１の記憶領域に、指定されている音色対応し、か
つ、前記キーオンの情報で示されるキーコードＫＣ、キ
ータッチＫＴに応じた楽音制御データを書き込む。音源
回路２００では、読出回路２０２が、制御レジスタ２０
１に設定された該楽音制御データに基づいて、波形メモ
リ２５０から、指定された音色の波形データを、当該キ
ーオンＫＯＮに付帯するキーコードＫＣで指定された音
高になるようにアドレスを操作して読み出し、これを音
量変化制御回路２０３が、やはり制御レジスタ２０１に
設定された該楽音制御データに基づいて、キータッチＫ
Ｔで指定された音の大きさとなるように当該波形データ
のエンベロープを制御する。こうして、当該押鍵操作に
対応した楽音信号の発生が開始され、生成された楽音信
号がミキサ２１０に供給される。なお、上述したよう
に、発音チャネルの楽音制御データには、ミキサ２１０
の設定＃１〜＃６４が含まれており、発音開始時に発音
チャネルｎに対応する設定＃（ｎ）も同時に設定され
る。

【００２８】一方、後者の離鍵処理の場合、ＣＰＵ１０
は、音源回路２００に対し、当該離鍵によるキーオフＫ
ＯＦＦの情報を転送する。これにより、音源回路２００
では、読出回路２００が、離鍵された鍵盤に対応した楽
音を生成している発音チャネルを６４の発音チャネルか
らサーチし、発見された場合にはその発音チャネルに対
し当該キーオフＫＯＦＦの対であるキーオンＫＯＮによ
って行なわれている波形データの読出を停止して、楽音
信号の生成を終了させる。なお、かかる鍵盤処理の後
に、ＣＰＵ１０は、再び起動要因をチェックすべく、処
理手順をステップＳａ２に戻す。

【００２９】＜２−１−１：ミキシング動作＞ここで、
楽音信号がミキサ２１０に供給された場合におけるミキ
シング動作について説明する。まず、音量変化制御回路
２０３（図２参照）によって、キータッチＫＴで指定さ
れた音の大きさとなるようにその振幅値が制御された６
４ｃｈの楽音信号は、ミキサ２１０内部のタイムスロッ
ト変換器２１１（図３参照）に入力される。タイムスロ
ット変換器２１１は、図８に示すように、音源出力チャ
ネル６４ｃｈのそれぞれに対応するタイムスロット幅
を、奇数スロットの始点をそのままにして、２／３に圧
縮する。これにより、偶数スロットの次位にはそれぞれ
１個の空きスロットが発生し、全体でみれば、計３２個
の空きスロットが発生する。セレクタ２１２は、これら
の空きスロットに対し、内部ＤＳＰ２０５からの内部Ｄ
ＳＰ出力ｃｈ１〜ｃｈ１６および外部回路２６０から入
力した外部入力ｃｈ１〜ｃｈ１６を選択して順次割り当
てる。こうして、６４個のタイムスロットを圧縮して得
た９６個のタイムスロットに対し、音源出力６４ｃｈ、
内部ＤＳＰ２０５からの出力された１６ｃｈおよび外部
回路２６０から入力した１６チャネルの計９６チャネル
が、それぞれ個々に割り当てられる。

【００３０】次に、乗算器２１５（図３参照）は、図９
に示すように、変換後のタイムスロット１個をさらに８
つに分割した各タイミングにおいて、当該タイムスロッ
トに割り当てられているチャネルの設定＃（ｎ）で定め
られる乗算係数Ｍ１〜Ｍ８を、当該タイムスロットに割
り当てられたチャネルの楽音信号に、それぞれ順次乗算
する。そして、ラッチ回路群２１７（図３参照）は、こ
れら８個の乗算結果をラッチする一方、ラッチ回路２１
６は、当該楽音信号に乗算しないものをラッチする。し
たがって、ラッチ回路群２１７およびラッチ回路２１６
においては、１個のタイムスロットにかかる入力１ｃｈ
分について、その楽音信号に対し乗算係数Ｍ１〜Ｍ８を
乗算したものと乗算しないものとについて計９個の演算
結果がラッチされるので、入力１ｃｈについて、図７に
示した等価回路における選択前の演算結果が得られるこ
ととなる。なお、ラッチ回路群２１７およびラッチ回路
２１６におけるラッチのため、当該累算処理は、次のタ
イムスロットに移行して実行される。

【００３１】次のタイムスロットにおいて、累算器２１
０１のセレクタ２１１１（図４参照）には、タイムスロ
ット１個をさらに８つに分割した、乗算器２１５と同じ
タイミングにおいて、当該チャネルに対応する設定＃
（ｎ）のアサイン情報Ａ１〜Ａ８が順次供給される。こ
のため、セレクタ２１１１は、第１番目のタイミングに
おいて、アサイン情報Ａ１により出力チャネルＣＨ１の
Ｌにアサインされる演算結果を選択する。この選択結果
は、加算器２１１２によって、シフトレジスタ２１１３
のシフト結果と加算されるが、ここで、説明の便宜上、
処理にかかるタイムスロットを１サンプリング期間にお
いて最初ものとすると、ゲート回路２１１４が閉じてい
るので、選択結果には何も加算されない。次の第２番目
のタイミングにおいて、セレクタ２１１１は、アサイン
情報Ａ２よって出力チャネルＣＨ２のＬにアサインされ
る演算結果を選択する一方、シフトレジスタ２１１３
は、格納した内容を１段だけシフトする。以降、第８番
目のタイミングまで、同様な動作を繰り返すことによ
り、シフトレジスタ２１１３には、出力チャネルＣＨ１
〜ＣＨ８のＬにアサインされた選択結果が順次格納され
ることとなる。

【００３２】次に、処理が次のタイムスロットにかかる
と、その第１番目のタイミングでは、シフトレジスタ２
１１３から、前のタイムスロットにおける第１番目のタ
イミングでの選択結果がシフトされ、ゲート回路２１１
４を介して加算器２１１２の他方の入力端に供給され
る。このため、今回のタイムスロットにおける出力チャ
ネルＣＨ１のＬのデータに、前回のタイムスロットにお
ける出力チャネルＣＨ１のＬのデータが累算されること
になる。第２番目〜第８番目のタイミングでも同様であ
る。したがって、今回のタイムスロットにおいて、シフ
トレジスタ２１１３には、前回のタイムスロットにおけ
る出力チャネルＣＨ１〜ＣＨ８のＬの各データを、それ
ぞれのチャネルにおいて累算した結果が格納されること
になる。このような動作が１サンプリング期間における
９６個のタイムスロットについてそれぞれ実行される。
そして、９６個のタイムスロットのすべてについて実行
されると、累算器２１０１のシフトレジスタ２１１３の
各段には、当該サンプリング期間における出力チャネル
ＣＨ１〜ＣＨ８のＬの各累算結果が格納されることとな
る。したがって、これが、当該サンプリング期間におけ
る出力チャネルＣＨ１〜ＣＨ８のＬの各出力としてＤＳ
Ｐ入力ポート２１８を介し、内部ＤＳＰ２０５に供給さ
れる。

【００３３】累算器２１０２についても、累算器２１０
１と同様に動作することで、当該サンプリング期間にお
ける出力チャネルＣＨ１〜ＣＨ８のＲの各累算結果が、
ＤＳＰ入力ポート２１８を介し、内部ＤＳＰ２０５に供
給される。累算器２１０３についても、累算器２１０
１、２１０２と同様に動作する。ただし、各タイムスロ
ットにおける第１番目〜第８番目のタイミングにおいて
は、アサイン情報Ａ９〜Ａ１６よって出力チャネルＣＨ
９〜ＣＨ１６のＬにアサインされる演算結果が選択さ
れ、それら各累算結果が、外部出力ポート２１９および
インターフェイス２０４を介し外部回路２６０に供給さ
れる。累算器２１０４についても、累算器２１０３と同
様に動作することで、当該サンプリング期間における出
力チャネルＣＨ９〜ＣＨ１６のＲの各累算結果が、外部
出力ポート２１９およびインターフェイス２０４を介し
外部回路２６０に供給される。

【００３４】そして、ＤＳＰ入力ポート２１８を介して
内部ＤＳＰ２０５に供給されたＣＨ１〜ＣＨ８は、所定
の効果が付与された後、ＤＳＰ出力ポート２１３を介し
て、その一部がミキサ２１０に再入力される一方、その
一部がＤＡ変換器１７およびサウンドシステム１８を介
して発音される。一方、外部出力ポート２１９およびイ
ンターフェイス２０４を介して外部回路２６０に供給さ
れた出力ＣＨ９〜ＣＨ１６は、やはり所定の効果が付与
された後、インターフェイス２０４および外部入力ポー
ト２１４を介して、ミキサ２１０に再入力される。な
お、Ａ／Ｄ変換器２６１や、ＦＭ音源回路２６３などか
ら楽音信号を入力する場合、入力ＣＨ９〜ＣＨ１６の一
部がその入力用に割り当てられる。また、出力ＣＨ９〜
ＣＨ１６のすべてを常にミキサ２１０から外部回路２６
０に出力する必要はなく、任意である。

【００３５】このようなミキシング動作により、図７に
示した回路が等価的に実行されることとなる。

【００３６】＜２−２：パネルスイッチ処理＞さて、動
作説明を図１０に示したフローチャートに戻す。ステッ
プＳａ４における判別の結果、起動要因がによるもの
であると判別した場合、ＣＰＵ１０は、ステップＳａ６
においてパネルスイッチ処理を実行し、パネルスイッチ
１３の設定状態を認識し、各部における状態を認識した
設定状態に変更する。パネルスイッチには、音色選択ス
イッチ、音色エディットスイッチ、エフェクト選択スイ
ッチ、エフェクトエディットスイッチ、ミキサ制御スイ
ッチ等のスイッチがあり、パネルスイッチ処理では、そ
れらのスイッチ操作に応じて演奏音色の指定、エディッ
ト、内部ＤＳＰ２０５にて同時に実行される複数エフェ
クトの選択あるいは設定、さらに外部回路２６０の入出
力信号のレベル設定等が行なわれる。なお、かかるパネ
ルスイッチ処理の後に、ＣＰＵ１０は、再び、起動要因
をチェックすべく、処理手順をステップＳａ２に戻す。

【００３７】＜２−３：フラグ処理＞また、ステップＳ
ａ４における判別の結果、起動要因がによるものであ
ると判別した場合、ＣＰＵ１０は、ステップＳａ７にお
いて、図１１に示すフラグ処理を実行する。このフラグ
処理は、一定時間間隔で、詳細には、１つのタイムスロ
ットを８つに分割したタイミング毎に実行されるもので
あり、当該タイミングで処理対象となっている出力チャ
ネルにおいてオーバーフローが発生しているか否かを検
出するとともに、発生した場合にはユーザにその旨を表
示部１４に表示する処理である。まず、ＣＰＵ１０は、
ステップＳｂ１において、累算器２１０１〜２１０４の
各加算器において出力される桁溢れ情報をそれぞれ取り
込む。そして、ＣＰＵ１０は、ステップＳｂ２におい
て、取り込んだ桁溢れ情報から、いずれかの累算器にお
いてオーバーフローが発生しているかを判別する。この
判別結果が「Ｙｅｓ」ならば、ＣＰＵ１０はステップＳ
ｂ３において、第１に、当該桁溢れ情報を出力した累算
器と、このフラグ処理を起動したタイミングとから、オ
ーバーフローが発生した出力チャネル（ｊ）を特定す
る。例えば、当該桁溢れ情報が累算器２１０３から出力
され、このフラグ処理の起動タイミングがタイムスロッ
トにおける第２番目のタイミングであるならば、オーバ
ーフローが発生した出力チャネルは、出力ＣＨ１０のＬ
（すなわち、外部回路２６０への外部出力ｃｈ３）であ
る。第２に、ＣＰＵ１０は、表示部１４（図１参照）に
対し、当該出力チャネルｃｈ（ｊ）においてオーバーフ
ローが発生した旨を表示させ、ユーザに対し、当該出力
チャネルｃｈ（ｊ）に対する入力チャネルのレベル設定
を下げるように警告する。第３に、ＣＰＵ１０は、当該
出力チャネルｃｈ（ｊ）に対応して設けられるレジスタ
ＷＴ（ｊ）に初期値ｐをセットする。なお、ここで、説
明の便宜上、外部回路２６０への外部出力ｃｈ１〜ｃｈ
１６を、出力ｃｈ１７〜ｃｈ３２として、内部ＤＳＰ２
０５に供給する内部ＤＳＰ入力ｃｈ１〜ｃｈ１６の続番
と考えることとする。したがって、レジスタＷＴ（ｊ）
としてＷＴ１〜ＷＴ３２がそれぞれ出力ｃｈ１〜ｃｈ３
２に対応することとなる。一方、ステップＳｂ２におけ
る判別結果が「Ｎｏ」ならば、ＣＰＵ１０はステップＳ
ｂ３の処理を実行することなく、処理手順をステップＳ
ｂ４にスキップさせる。

【００３８】次にステップＳｂ４でＣＰＵ１０は、レジ
スタＷＴ１〜ＷＴ３２において、そこにセットされた値
が「０」となっていないものを「１」だけデクリメント
する。すなわち、レジスタＷＴ（ｊ）にセットされた初
期値ｐは、このフラグ処理が起動される毎に「１」だけ
デクリメントされるようになっている。そして、ＣＰＵ
１０はステップＳｂ５において、レジスタＷＴ１〜ＷＴ
３２のうち、デクリメント後において値が「０」となっ
ていないものが存在するか否かを判別し、あればステッ
プＳｂ６において当該レジスタＷＴ（ｊ）に対応する出
力チャネルｃｈ（ｊ）のオーバーフロー表示を消去させ
る。

【００３９】これにより、出力チャネルｃｈ（ｊ）にお
いてオーバーフローが発生した旨の表示は、オーバーフ
ローが発生しなくなった時点から初期値ｐでセットされ
た回数だけフラグ処理が起動されると、その表示が消去
されるようになっている。逆に言えば、初期値ｐは、出
力チャネルにおいてオーバーフローが発生した旨の表示
をオーバーフローが発生しなくなった時点からどのくら
い継続させるかについて、フラグ処理の起動回数で示し
たものである。そして、ステップＳｂ５の判別結果が
「Ｎｏ」であれば、あるいはステップＳｂ６の処理が終
了すると、このフラグ処理をＣＰＵ１０は終了させる。

【００４０】このようなフラグ処理により、ユーザは、
オーバーフローが発生した出力チャネルを認識して、当
該出力チャネルに対する入力チャネルのレベル設定を下
げて、当該オーバーフローに対処することができる。な
お、この実施形態においては、オーバーフローが発生し
た出力チャネルを表示部１４に表示するのみとしている
が、ＣＰＵ１０が当該出力チャネルにおける入力ゲイン
を自動設定して、当該オーバーフローに対し自動的に対
処することとしても良い。

【００４１】＜２−４：終了処理＞さて、動作説明を図
１０に示したフローチャートに戻す。ステップＳａ４に
おける判別の結果、起動要因がによるものであると判
別した場合、ＣＰＵ１０は、ステップＳａ８において、
例えば、各部の設定状態を外部記憶装置１６に保存する
などの終了処理を実行した後、実際に電源を遮断させ
る。これにより電子楽器として動作は終了する。

【００４２】＜２−５：その他の処理＞また、ステップ
Ｓａ４における判別の結果、起動要因がによるもので
あると判別した場合、ＣＰＵ１０は、ステップＳａ９に
おいて、その起動要因に対応する処理を実行した後、処
理手順を再びステップＳａ２に戻す。

【００４３】＜３：ミキサの効果＞さて、このような電
子楽器における内部ＤＳＰ２０５は、楽音信号に対し、
ある１つの音響効果を付与する効果付与手段（エフェク
トブロック）の集合体である。外部回路２６０における
外部ＤＳＰ２６４も同様である。ここで、内部ＤＳＰ２
０５と、外部ＤＳＰ２６４とによって、例えば、図１２
に示すようなエフェクトアルゴリズムを構築する場合に
ついて考えてみる。図１２において、パネルスイッチの
操作に応じて、内部ＤＳＰ２０５に、インサーションエ
フェクト１、ローパスフィルタ、エフェクト１およびエ
フェクト２、イコライザ、の５つのエフェクトが設定さ
れおり、また、外部ＤＳＰ２６４には１つの外部ＤＳＰ
エフェクトが設定されている。そして、ミキサには、Ｄ
ＳＰに対する５つのステレオ出力チャネル〜、およ
び外部ＤＳＰエフェクトに対する１つのステレオ出力チ
ャネルが設定されている。

【００４４】図１２の構成の場合、ミキサ２１０は、図
１３に示すように、内部ＤＳＰ２０５におけるエフェク
トブロックへの入出力と、外部ＤＳＰ２６４へのエフェ
クトブロックの入出力とを同じ位置付けで扱うことがで
きる。このことは、ユーザが所望のエフェクトアルゴリ
ズムを構築する際に、内部ＤＳＰ２０５のエフェクトブ
ロックと外部２６４のエフェクトブロックとを特に意識
して区別する必要がないことを意味する。したがって、
ユーザにとっては、エフェクトアルゴリズムを構築や、
ミキシングの設定をする際の負担を減らすことができ
る。

【００４５】また、内部ＤＳＰ２０５のエフェクトブロ
ックと外部２６４のエフェクトブロックとを区別する必
要がないことは、他の外部ＤＳＰを導入する場合でも、
内部ＤＳＰ２０５や、外部ＤＳＰ２６４と、同じ位置付
けで扱うことができることを意味する。このため、本実
施形態におけるミキサ２１０は、機能拡張をユーザに意
識させずにできるので、さらに複雑なエフェクトブロッ
クも容易に構築することができる。さらに、図１３をみ
ても判るように、ミキサ２１０において、内部の音源出
力と、Ａ／Ｄ変換器２６１を介して供給される外部出力
についても、同じ位置付けで扱うことができる。この意
味においてもエフェクトアルゴリズムの構築や、ミキシ
ングの設定におけるユーザの負担を減らすことができ
る。なお、図１２において、音源出力が同時に異なる音
色を生成しているが、これは、鍵盤１５についてある領
域ではギター音色を、他の領域ではピアノ音色を、それ
ぞれ生成するように設定することが可能である。

【００４６】その場合、６４発音チャネルのうち、ギタ
ー音色の押鍵に応じた発音が割り当てられたチャネルで
は、制御レジスタの対応する領域にギター音色の音色制
御データが設定され、ピアノ音色の押鍵に応じた発音が
割り当てられたチャネルでは、ピアノ音色の音色制御デ
ータが割り当てられる。ピアノ音色を発音中複数チャネ
ルの出力がミキサにより混合され、内部ＤＳＰで実行
されているインサーションエフェクトに供給される。こ
こで、ミキサの設定は、アサイン情報Ａ４で行われ
る。また、ミキサ以外のアサイン情報Ａ（ｊ）には
「０００」すなわち「出力しない」を設定する。

【００４７】一方、ギター音色で発音中の複数チャネル
は、ミキサ（Ａ１）、ミキサ（Ａ２）、ミキサ
（Ａ３）、ミキサ（Ａ９）でミキシングされ、各エフ
ェクトブロックに供給される。外部のＡ／Ｄ変換器２６
１の出力は、ミキサを通じてローパスフィルタに供給
される。また、イコライザの出力は、内部ＤＳＰからＤ
ＡＣ１７へ出力するよう設定されている。制御レジスタ
２０１の設定により、１６個のミキサ出力のうちから任
意の１つを選択し、読出回路を通じて波形メモリに波形
データとして書き込むことが可能である。

【００４８】図１３に示されるように本実施形態では、
Ａ／Ｄ変換器、外部音源、外部ＤＳＰ等の外部回路が、
チップ内部の音源、ＤＳＰと同様に扱うことができるた
め、外部回路の追加により音源回路２００の機能を容易
かつ自由に拡張することができる。また、図１２、１３
においてインサーションエフェクトとは、音色に固有な
エフェクトブロックである。さらに、図１３に示すエフ
ェクトブロックは、一例であり、内部ＤＳＰ２０５にお
いて構築可能なすべてのブロックを示すものではない。
外部ＤＳＰ２６４についても同様である。

【００４９】また、本実施形態におけるミキサ２１０
は、内部回路２０５や外部ＤＳＰ２６４などの出力を累
算する累算器を共用しているので、全体として回路規模
を簡略化を図ることができる。くわえて、ミキサ２１０
によれば、ステレオ単位で楽音信号を処理するようにし
たので、ユーザにとっても、装置にとっても扱いが簡略
化される。例えば、ミキサ２１０においては、入力チャ
ネル１ｃｈに対し、Ｌ、Ｒ信号について４つの乗算結
果、すなわち、８つの乗算結果を求めるが、この演算に
対する乗算係数は、パン情報Ｌ、Ｒおよびレベル情報Ｓ
１〜Ｓ４の計６つで済んでいる。このため、各種の情報
を簡略化することができる。ミキサ２１０の入力側につ
いてのミキシング情報は、設定＃（ｉ）という情報を用
いて共通の態様で設定され、ミキサ２１０の出力側につ
いてのミキシング情報は、アサイン情報Ａ１〜Ａ１６を
用いて共通の態様で設定される。ミキサ２１０の入力側
は、実施形態においては、内部音源、内部ＤＳＰ、外部
入力などがあるが、外部入力は、内部音源、内部ＤＳＰ
からのミキサへの入力と同様に扱うことができ設定が容
易である。また、ミキサ２１０の出力側は、実施形態に
おいては内部ＤＳＰ、外部出力などがあるが、外部出力
は、内部ＤＳＰへのミキサ出力と同様に扱うことができ
設定が容易である。なお、実施形態においては、内部Ｄ
ＳＰを介してＤ／Ａ変換器へミキサ出力が供給される場
合を示したが、これに代えて、ミキサ出力を直接Ｄ／Ａ
変換器へ出力してもよい。この場合においても、内部回
路への出力と同様に扱うことができ、設定が容易であ
る。

【００５０】＜４：その他＞なお、上述した本実施形態
においては、設定＃（ｎ）の情報をパネルスイッチ１３
で設定することとしたが、表示部１４にパネルスイッチ
を模した画面を表示させて、この画面を操作する、いわ
ゆるＧＵＩ（グラフィカル・ユーザ・インターフェイ
ス）により設定することとしても良い。さらに上述した
本実施形態では、鍵盤操作に応じて楽音の発生を制御す
るようになっていたが本発明はそれに限らず、ＭＩＤＩ
端子から入力するノートオン、ノートオフ等のＭＩＤＩ
イベントに応じて制御したり、あるいは、曲データを再
生して再生されたノートオン、ノートオフ等のイベント
に応じて制御するようにしてもよい。また、演奏入力
は、上述した実施例の１パート、２パートの例に限ら
ず、ＭＩＤＩの１６パート、あるいはそれ以上の演奏パ
ートを入力があってもよい。それにより、音色が各パー
ト毎に設定され、複数の音色によるアンサンブル演奏を
行なうことが可能になる。

【００５１】

【発明の効果】以上説明したように本発明によれば、全
体の回路規模を小さく抑え、拡張が容易であり、かつ、
外部入力も容易に扱うことが可能となる。

【図面の簡単な説明】

【図１】本発明を適用した実施形態にかかる電子楽器
の構成を示すブロック図である。

【図２】同実施形態における音源回路の構成を示すブ
ロック図である。

【図３】同音源回路におけるミキサの構成を示すブロ
ック図である。

【図４】同ミキサにおける累算器の構成を示すブロッ
ク図である。

【図５】同ミキサにおける各入出力チャネルを説明す
るためのブロック図である。

【図６】（ａ）は、同ミキサにおける各入力チャネル
を処理するための設定＃（ｎ）の情報を説明するための
図であり、（ｂ）は、同設定＃（ｎ）の情報で定められ
る乗算係数を説明するための図であり、（ｃ）は、同設
定＃（ｎ）のうち、アサイン情報Ａ（ｎ）の内容を説明
するための図表である。

【図７】同ミキサにおけるミキシング処理の等価回路
を示す図である。

【図８】同ミキサにおけるタイムスロット変換の動作
を説明するためのタイミングチャートである。

【図９】同ミキサにおけるミキシング処理の動作を説
明するためのタイミングチャートである。

【図１０】同電子楽器の全体動作を示すフローチャー
トである。

【図１１】同電子楽器のフラグ処理を示すフローチャ
ートである。

【図１２】同ミキサ、内部ＤＳＰおよび外部回路によ
って構築されるエフェクトブロックの一例を示すブロッ
ク図である。

【図１３】同ミキサによる内部ＤＳＰと外部回路との
対等関係を説明するためのブロック図である。

【符号の説明】

１００……ＣＰＵ（検出手段）、２１１……タイムスロ
ット変換器（第１の入力手段、変換手段）、２１２……
セレクタ（２１１、２１２により割当手段）、２１３…
…ＤＳＰ出力ポート、２１４……外部入力ポート（２１
３、２１４いずれも第２の入力手段）、２１５……乗算
器（演算手段）、２１０１〜２１０４……累算器（累積
手段）、２１１１……セレクタ（出力手段）

Claims

【特許請求の範囲】

【請求項１】ｎ（ｎは整数）個のタイムスロットでｎ
チャネルの互いに独立して生成された楽音信号を入力す
る第１の入力手段と、入力された楽音信号におけるｎ個のタイムスロットをｍ
（ｍは、ｍ＞ｎを満たす整数）個のタイムスロットに変
換するとともに、該楽音信号を前記ｍ個のタイムスロッ
トのうちのｎ個に割り当てる変換手段と、最大（ｍ−ｎ）チャネルの楽音信号を入力する第２の入
力手段と、前記第２の入力手段により入力された最大（ｍ−ｎ）チ
ャネルの楽音信号を、前記ｍ個のタイムスロットのうちの残りの（ｍ−ｎ）個
に割り当てる割当手段と、各タイムスロットに割り当てられた楽音信号を入力して
ｍチャネル時分割のミキシング処理を行ない、複数出力
チャネル分の混合信号を生成するミキシング手段と、を具備することを特徴とするミキシング装置。
【請求項２】前記ミキシング装置は、さらに、前記ｍ個のタイムスロットに割り当てられた楽音信号毎
に、それぞれ、ステレオの定位情報と、ｋ（ｋは整数）
個のレベル情報と、ステレオ波形を単位として各出力チ
ャネルの選択情報を指定する指定手段を具備しており、前記ミキシング手段は、前記割り当てられた楽音信号に
対し、前記定位情報と前記ｋ個のレベル情報に基づく２
ｋ個の乗算係数を乗算するとともに、乗算で得られた複
数楽音信号を前記選択情報に基づき出力チャネル毎に選
択的に累算して、複数出力チャネル分の混合楽音信号を
生成することを特徴とする請求項１記載のミキシング装
置。
【請求項３】前記ミキシング装置は、さらに、所定時間おきに、各出力チャネル別に前記ミキシング処
理において桁溢れが生じたか否かを検出し、各チャネル
毎に対応する（表示）処理を実行する検出手段を有す
る、ことを特徴とする請求項１記載のミキシング装置。
【請求項４】前記ミキシング装置は、さらに、前記ｍ
個のタイムスロットに割り当てられた楽音信号に、それ
ぞれ共通態様のミキシング制御情報を指定する指定手段
であり、前記ｎチャネルの楽音が生成開始されるタイミ
ングで、前記ｍ個中のｎ個のミキシング制御情報を指定
すると共に、第２の入力に関する設定操作に応じて、前
記（ｍ−ｎ）チャネルのミキシング制御情報を指定する
前記指定手段を具備する、ことを特徴とする請求項１記載のミキシング装置。
【請求項５】複数の時分割チャネルで楽音信号を発生
する楽音信号発生手段と、入力する楽音信号に対し波形信号処理を施し、信号処理
済みの楽音信号を出力する処理手段と、外部から楽音信号を入力する入力手段と、外部へ楽音信号を出力する出力手段と、ミキシング情報を保持する手段と、前記楽音信号発生手段と前記処理手段と前記入力手段と
から供給される複数楽音信号を入力して前記ミキシング
情報に基づいてミキシング処理を実行し、得られた複数
の混合波形信号を前記処理手段と前記出力手段に出力す
るミキシング手段とを具備する楽器用集積回路であり、前記ミキシング情報は、前記楽音信号発生手段と前記処
理手段と前記入力手段から入力される複数楽音信号につ
いて互いに共通の態様で設定されるとともに、前記処理
手段と前記出力手段へ出力される楽音信号について互い
に共通の態様で設定されることを特徴とする楽器用集積
回路。