JPH1185471A - 演算方法および演算装置 - Google Patents

Abstract

(57)【要約】 【課題】 桁合わせ手段の回路規模を減らし効率良く倍
精度乗算を実現する。 【解決手段】 最上位ビットを符号ビットＳとし、最上
位ビットと最上位ビットより１ビット下位ビットとの間
を小数点位置とする２進固定小数点数体系において、単
精度乗算器を用いて倍精度被乗数の上位ワードＸＨ／下
位ワードＸＬと倍精度乗数の上位ワードＹＨ／下位ワー
ドＹＬとの各々の積を求め、この求めた積について各々
桁合わせ加算を行い倍精度乗算結果を得る際に、倍精度
被乗数の上位ワードＸＨ／下位ワードＸＬと倍精度乗数
の上位ワードＹＨ／下位ワードＹＬとの各々の積を、小
数点位置より上位に少なくとも２つ以上の桁をもつこと
により倍精度ビット幅より少なくとも１ビット多いビッ
ト幅で求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、単精度乗算器を用
いて倍精度乗算を実行する演算方法および演算装置に関
するものである。

【０００２】

【従来の技術】従来の倍精度乗算方式としては、単精度
乗算器を用いて倍精度被乗数の上位ワード／下位ワード
と倍精度乗数の上位ワード／下位ワードの各々の積を求
め、この求めた積について各々桁合わせ加算を行い倍精
度乗算結果を得る方式がある。この方式は、例えば、特
開平８−３０４３９号公報に示されている。この特開平
８−３０４３９号公報に記載の従来例では、倍精度乗数
下位ワードの最上位ビットを保持する手段を設け、倍精
度乗数下位ワードの最上位ビットを倍精度乗数上位ワー
ドの符号化の際に用いることにより、倍精度乗数下位ワ
ードを符号付き２進数として扱っている。また倍精度被
乗数下位ワードの乗算を行うために、被乗数が符号無し
２進数の場合にも乗算が可能な機能を備えた乗算手段を
設けている。この従来例では以上のことにより倍精度乗
算を精度を落とすことなく実現している。

【０００３】

【発明が解決しようとする課題】しかしながら、特開平
８−３０４３９号公報に記載の従来例では、乗算手段で
被乗数を符号無し２進数として扱う際に、その被乗数の
最上位ビットより１ビット上位ビットに正数であること
を示す符号を想定する。そのため乗算結果の符号の桁位
置が符号付き２進数である被乗数との乗算結果と異な
る。そのために倍精度被乗数の上位ワード／下位ワード
と倍精度乗数の上位ワード／下位ワードの各々の積を加
算する際の桁合わせシフト数がそれぞれ異なり、桁合わ
せ手段の回路規模が大きくなるという問題点を有してい
た。

【０００４】本発明は、上記問題点を解決するもので、
桁合わせ手段の回路規模を減らし効率良く倍精度乗算を
実現する演算方法および演算装置を提供することを目的
とする。

【０００５】

【課題を解決するための手段】本発明の演算方法は、最
上位ビットを符号ビットとし、最上位ビットと１ビット
下位のビットの間を小数点位置とする２進固定小数点数
体系において、単精度乗算器を用いて倍精度被乗数の上
位ワード／下位ワードと倍精度乗数の上位ワード／下位
ワードとの各々の積を求め、この求めた積について各々
桁合わせ加算を行い倍精度乗算結果を得る際に、倍精度
被乗数の上位ワード／下位ワードと倍精度乗数の上位ワ
ード／下位ワードとの各々の積を、小数点位置より上位
に少なくとも２つ以上の桁をもつことにより倍精度のビ
ット幅より少なくとも１ビット多いビット幅で求めるこ
とを特徴とする（請求項１）。

【０００６】このように、小数点位置より上位に少なく
とも２つ以上の桁をもつことにより倍精度のビット幅よ
り少なくとも１ビット多いビット幅で求めた各々の積の
桁合わせのためのシフト数は、相対的に同じビット幅に
限定され、桁合わせ手段の回路規模を減らし効率良く倍
精度乗算を実現することができる。ここで、倍精度被乗
数の上位ワード／下位ワードと倍精度乗数の上位ワード
／下位ワードとの各々の積を、小数点位置より上位に少
なくとも３つ以上の桁をもつことにより倍精度のビット
幅より２ビット、３ビット、あるいはそれ以上多いビッ
ト幅で求めることは、１ビット多いビット幅で求めた積
を符号拡張することに他ならず回路規模が大きくなるだ
けなので、通常は小数点位置より上位に２つの桁をもつ
ことにより倍精度のビット幅より１ビット多いビット幅
で求めれば十分である。以下では倍精度被乗数の上位ワ
ード／下位ワードと倍精度乗数の上位ワード／下位ワー
ドとの各々の積を、倍精度のビット幅より１ビット多い
ビット幅で求めるものとして本発明の演算方法を説明す
る。

【０００７】この場合、上記の演算方法では、倍精度被
乗数下位ワードと倍精度乗数下位ワードの積を求める際
には、例えば、倍精度被乗数下位ワード最上位ビットよ
り１ビット上位に正数を示す符号ビットを付加したデー
タと、倍精度乗数下位ワードの最上位ビットを符号ビッ
トとしたデータとの乗算を行い、その乗算結果の最下位
ビットの１ビット下位に値“０”を付加したものを、求
める積として出力する（請求項２）。

【０００８】また、倍精度被乗数上位ワードと倍精度乗
数下位ワードの積を求める際には、例えば、倍精度被乗
数上位ワード最上位ビットの符号ビットを１ビット符号
拡張したデータと、倍精度乗数下位ワードの最上位ビッ
トを符号ビットとしたデータとの乗算を行い、その乗算
結果の最下位ビットの１ビット下位に値“０”を付加し
たものを、求める積として出力する（請求項３）。

【０００９】また、倍精度被乗数下位ワードと倍精度乗
数上位ワードの積を求める際には、例えば、倍精度被乗
数下位ワード最上位ビットより１ビット上位に正数を示
す符号ビットを付加したデータと、倍精度乗数上位ワー
ドの最下位ビットの桁位置に倍精度乗数下位ワードの最
上位ビットと同じ値を持つデータを加えたデータとの乗
算を行い、その乗算結果の最下位ビットの１ビット下位
に値“０”を付加したものを、求める積として出力する
（請求項４）。

【００１０】また、倍精度被乗数上位ワードと倍精度乗
数上位ワードの積を求める際には、例えば、倍精度被乗
数上位ワード最上位ビットの符号ビットを１ビット符号
拡張したデータと、倍精度乗数上位ワードの最下位ビッ
トの桁位置に倍精度乗数下位ワードの最上位ビットと同
じ値を持つデータを加えたデータとの乗算を行い、その
乗算結果の最下位ビットの１ビット下位に値“０”を付
加したものを、求める積として出力する（請求項５）。

【００１１】ここで、通常用いられる単精度乗算器は２
つの単精度数の乗算を行い、乗算結果は倍精度より１ビ
ット少ないビット幅のデータとして得られるが、小数点
位置を揃えることと倍精度のビット幅で結果を出力する
ことのために、乗算結果の最下位ビットの１ビット下位
に値“０”を付加し、倍精度のデータを積として出力す
る。

【００１２】また、倍精度被乗数の上位ワード／下位ワ
ードと倍精度乗数の上位ワード／下位ワードとの各々の
積を求めるための単精度乗算器（請求項２，３，４，
５）は、被乗数の最上位ビットの１ビット上位に符号拡
張するか正数を示す符号ビットを付加するので、乗算結
果は倍精度と同じビット幅になる。しかしながら、符号
拡張や正数を示す符号ビットを付加しても被乗数の小数
点位置は変わらないので、上記の単精度乗算器で求めら
れた乗算結果は、従来の単精度乗算器の乗算結果と比べ
て小数点位置より上位に少なくとも２つ以上の桁をもつ
ことにより１ビット多くデータを持つものとして得られ
ることになる。そして、上記の単精度乗算器は、桁位置
の関係から先に記した様に乗算結果の最下位ビットの１
ビット下位に値“０”を付加し、小数点位置より上位に
２つの桁をもつことにより倍精度ビット幅より１ビット
多いビット幅で積を求める。

【００１３】本発明の演算装置は、２つの符号付き２進
固定小数点数データの乗算を行う単精度乗算器を用いて
倍精度乗算を実行するもので、乗数の最上位ビットを保
持するＭＳＢ保持手段と、ＭＳＢ保持手段の保持データ
および値“０”のうち一方を選択して出力するデータ選
択手段と、乗数とデータ選択手段の出力データとを用い
て乗数を符号化して出力する乗数エンコード手段と、被
乗数判別信号が非能動状態ならば被乗数の最上位ビット
である符号ビットを１ビット符号拡張して乗数エンコー
ド手段の出力データとの乗算結果を求め、被乗数判別信
号が能動状態ならば被乗数最上位ビットの１ビット上位
に正数であることを示す符号ビットを付加して乗数エン
コード手段の出力データとの乗算結果を求め、求めた乗
算結果を小数点位置より上位に少なくとも２つ以上の桁
をもつことにより倍精度のビット幅より少なくとも１ビ
ット多いビット幅で出力する乗算手段と、乗算手段の出
力データを加数とし、倍精度のビット幅より少なくとも
１ビット多いビット幅を持つ被加数との加算を行い、倍
精度のビット幅より少なくとも１ビット多いビット幅を
持つ加算結果を出力する加算手段と、加算手段の出力す
る加算結果を保持する加算結果保持手段と、加算結果保
持手段の保持データおよび値“０”のうち一方を選択
し、桁合わせ処理を行い加算手段の被加数として出力す
る桁合わせ手段とを備えたことを特徴とする（請求項
６）。

【００１４】この構成によれば、乗算手段が小数点位置
より上位に少なくとも２つ以上の桁をもつことにより倍
精度のビット幅より少なくとも１ビット多いビット幅で
乗算結果を出力することにより、各々の乗算結果の桁合
わせのためのシフト数は、相対的に同じビット幅に限定
され、桁合わせ手段の回路規模を減らし効率良く倍精度
乗算を実現することができる。

【００１５】この場合、上記の演算装置では、倍精度乗
算を実行する際のＭＳＢ保持手段の動作として、例え
ば、倍精度乗数下位ワードと倍精度被乗数上位ワード／
下位ワードとの積を求める際に倍精度乗数下位ワードの
最上位ビットを保持するようにしている（請求項７）。
また、上記の演算装置では、倍精度乗算を実行する際の
データ選択手段の動作として、例えば、倍精度乗数下位
ワードと倍精度被乗数上位ワード／下位ワードとの積を
求める際に値“０”を選択出力し、倍精度乗数上位ワー
ドと倍精度被乗数上位ワード／下位ワードとの積を求め
る際にＭＳＢ保持手段が保持している倍精度乗数下位ワ
ードの最上位ビットを選択出力するようにしている（請
求項８）。

【００１６】また、上記の演算装置では、倍精度乗算を
実行する際の乗数エンコード手段の動作として、例え
ば、倍精度乗数下位ワードと倍精度被乗数上位ワード／
下位ワードとの積を求める際に入力される倍精度乗数下
位ワードとデータ選択手段の選択した値“０”の出力デ
ータをブースのアルゴリズムで符号化して出力し、倍精
度乗数上位ワードと倍精度被乗数上位ワード／下位ワー
ドとの積を求める際にデータ選択手段の選択したＭＳＢ
保持手段が保持している倍精度乗数下位ワードの最上位
ビットの出力データをブースのアルゴリズムで符号化し
て出力するようにしている（請求項９）。

【００１７】また、上記の演算装置では、乗算手段が、
例えば被乗数判別信号が能動状態ならば入力される被乗
数が倍精度被乗数の下位ワードであると判別し、被乗数
の最上位ビットの１ビット上位に正数を示す符号ビット
を付加して、乗数エンコード手段の出力データとの部分
積を求め、被乗数判別信号が非能動状態ならば入力され
る被乗数が倍精度被乗数の上位ワードであると判別し、
被乗数の最上位ビットである符号ビットを１ビット符号
拡張して、乗数エンコード手段の出力データとの部分積
を求める部分積生成手段を備えている（請求項１０）。
上記の乗算手段は、部分積生成手段を少なくとも２つ備
え、複数の部分積生成手段の出力データである部分積を
桁位置を合わせて加算し、部分積加算結果の最下位ビッ
トの１ビット下位に値“０”のデータを付加して求める
積として出力するようにしてもよい（請求項１１）。

【００１８】また上記の演算装置では、乗算手段の出力
データを一時保持し、加算手段の加数として出力する乗
算結果保持手段を設け、乗算手段と加算手段とが並列に
動作可能としてもよい（請求項１２）。これにより、演
算時間を短縮することができる。また、上記の演算装置
では、乗数エンコード手段は、入力データである乗数の
最下位ビットを強制的に値“０”にする機能を有してい
てもよく（請求項１３）、乗算手段は、入力データであ
る被乗数の最下位ビットを強制的に値“０”にする機能
を有していてもよい（請求項１４）。

【００１９】本発明では高精度の倍精度乗算を効率良く
実行することを目的としているが、現在実用化されてい
るアプリケーションでは低精度の倍精度乗算で規格が決
められているものがある。例えばデジタル携帯電話など
で用いられる音声符号化処理などがそうである。そこ
で、上述のように、それぞれ乗数と被乗数の最下位ビッ
トを強制的に値“０”にする機能（請求項１３，１４）
を有することにより、低精度の倍精度乗算を用いたアプ
リケーションとの互換性をとることができる。

【００２０】ここで、低精度の倍精度乗算と呼んでいる
のは、倍精度乗算の実行において倍精度乗数下位ワード
や倍精度被乗数下位ワードのデータを用いた乗算を行う
際に、それぞれ倍精度乗数下位ワードや倍精度被乗数下
位ワードを１ビット右シフトし、最上位ビットの桁位置
に正数を示す符号ビットを挿入したデータをあらかじめ
作成して、それらのデータを倍精度乗数下位ワードや倍
精度被乗数下位ワードのデータの代わりに用いて乗算を
行う倍精度乗算である。倍精度乗数と倍精度被乗数の符
号ビットはそれぞれ倍精度乗数上位ワードと倍精度被乗
数上位ワードの最上位ビットにあたり、倍精度乗数下位
ワードと倍精度被乗数下位ワードは符号ビットを持たな
い全てデータビットのデータであることになる。

【００２１】符号付き２進固定小数点数を扱う通常の単
精度乗算器は全てデータビットであるデータを扱える構
成にはなっていない。そこで、倍精度乗数下位ワードと
倍精度被乗数下位ワードはそれぞれ正数のデータである
と考えられるので正数を示す符号ビットを付加すること
を考えるが、そのままではビット幅が単精度のビット幅
より１ビット多くなってしまうので、１ビット右シフト
することにより最下位ビットのデータを切り捨てて単精
度のビット幅に押さえている。つまり、倍精度乗数下位
ワードと倍精度被乗数下位ワードの最下位ビットのデー
タが切り捨てられるので、その分だけ精度が悪くなるこ
とになる。また、この１ビット右シフトにより発生する
桁位置のずれは、倍精度乗数上位ワード／下位ワードと
倍精度被乗数上位ワード／下位ワードのそれぞれの積を
加算するときの桁位置合わせ処理の中で吸収している。

【００２２】また、上記の演算装置では、ＭＳＢ保持手
段は、符号付き２進数である乗数の最上位ビットを保持
する手段に代えて、乗数の最上位ビットおよび値“０”
のうち一方を選択して保持する手段としてもよい（請求
項１５）。これにより、倍精度データと倍精度データの
乗算を行う場合と、倍精度データと単精度データの乗算
を行う場合との命令の共通化が図れ、命令数を削減する
ことができる。

【００２３】

【発明の実施の形態】

〔第１の実施の形態〕以下本発明の第１の実施の形態に
ついて、図面を参照しながら説明する。図１は本発明の
実施の形態における演算装置の構成を示す図である。図
１において、ＭＳＢ保持手段１０は符号付き２進固定小
数点数である乗数の最上位ビットを保持する。データ選
択手段１１はＭＳＢ保持手段１０の出力か値“０”を選
択して出力する。乗数エンコード手段１２は乗数とデー
タ選択手段１１の出力を２次のブースのアルゴリズムで
符号化する。

【００２４】乗算手段１３は符号付き２進固定小数点数
である被乗数と乗数エンコード手段１２の出力と被乗数
判別信号Ｃ１とを入力し、被乗数判別信号Ｃ１が値
“０”で非能動状態ならば被乗数を倍精度被乗数上位ワ
ードと判別し、被乗数の最上位ビットである符号ビット
を１ビット符号拡張して、乗数エンコード手段１２の出
力データとの乗算結果を求める。一方、被乗数判別信号
Ｃ１が値“１”で能動状態ならば被乗数を倍精度被乗数
下位ワードと判別し、被乗数の最上位ビットの１ビット
上位に正数を示す符号として値“０”の符号ビットを付
加して、乗数エンコード手段１２の出力データとの乗算
結果を求める。そして、求めた乗算結果の最下位ビット
の１ビット下位に値“０”のデータを付加したデータ
を、小数点位置より上位に少なくとも２つ以上の桁をも
つことにより倍精度のビット幅より少なくとも１ビット
多いビット幅を持つ積として出力する。

【００２５】ここで、本発明では単精度データと倍精度
データの表現として、最上位ビットが符号ビットであ
り、最上位ビットと最上位ビットより１ビット下位のビ
ットとの間が小数点位置である２進固定小数点数体系を
考えている。通常小数点位置より上位には符号ビットと
なるビットが１つだけ存在する。つまり、上記「小数点
位置より上位に少なくとも２つ以上の桁をもつ」という
表現と「倍精度のビット幅より少なくとも１ビット多い
ビット幅をもつ」という表現は同じことを述べている。

【００２６】加算手段１４は乗算手段１３の出力を加数
とし、小数点位置より上位に少なくとも２つ以上の桁を
もつことにより倍精度のビット幅より少なくとも１ビッ
ト多いビット幅を持つ被加数との加算を行い、小数点位
置より上位に少なくとも２つ以上の桁をもつことにより
倍精度のビット幅より少なくとも１ビット多いビット幅
の加算結果を出力する加算手段である。加算結果保持手
段１５は加算手段１４の出力を保持する。桁合わせ手段
１６は２ビットで表現される桁合わせ制御信号Ｃ２が
（Ｃ２-1，Ｃ２-0）＝（０，１）のとき加算結果保持手
段１５の出力をシフトせずに出力し、桁合わせ制御信号
Ｃ２が（Ｃ２-1，Ｃ２-0）＝（１，０）のとき加算結果
保持手段１５の出力を１６ビット右シフトして出力し、
桁合わせ制御信号Ｃ２が（Ｃ２-1，Ｃ２-0）＝（０，
０）のとき値“０”を選択し出力する。

【００２７】なお、記号Ｃ２-1，Ｃ２-0は、それぞれ桁
合わせ制御信号Ｃ２のビット構成要素を示す。符号２０
は本実施の形態の演算装置で実行される各演算命令のソ
ースとデスティネーションになる記憶手段である。な
お、ここでは、乗算結果保持手段１７および選択手段１
８，１９は存在せず、乗算手段１３の出力が加算手段１
４に直接入力され、加算結果保持手段１５の出力が桁合
わせ手段１６に直接入力されているものとして説明す
る。また、乗算結果保持手段１７および選択手段１８，
１９については後述する。

【００２８】また、図１の中で、乗算エンコード手段１
２に入力される乗数制御信号Ｃ３および乗算手段１３に
入力される被乗数制御信号Ｃ４は、第２の実施の形態に
おいて必要な信号であり、第１の実施の形態では不要で
ある。さらに、ＭＳＢ保持手段１０に入力される値
“０”および保持データ選択信号Ｃ５は、第３の実施の
形態において必要な信号であり、第１の実施の形態では
不要である。

【００２９】以上のように構成された演算装置につい
て、その動作を説明する。簡単のため１６ビット幅の符
号付き２進固定小数点数を単精度データとし、３２ビッ
ト幅の符号付き２進固定小数点数を倍精度データとす
る。倍精度データと倍精度データの乗算を行う場合につ
いて説明するが、倍精度被乗数は上位ワードＸＨと下位
ワードＸＬからなり、倍精度乗数は上位ワードＹＨと下
位ワードＹＬからなるものとする。また、データ選択手
段１１は、ここでは倍精度乗数下位ワードＹＬについて
乗算を行う場合に値“０”を選択し、倍精度乗数上位ワ
ードＹＨについて乗算を行う場合にＭＳＢ保持手段１０
の出力を選択するものとする。また、被乗数判別信号Ｃ
１は、倍精度被乗数下位ワードＸＬについて乗算を行う
場合に値“１”で能動状態となり、倍精度被乗数上位ワ
ードＸＨについて乗算を行う場合に値“０”で非能動状
態となる信号である。

【００３０】まず、倍精度被乗数下位ワードＸＬと倍精
度乗数下位ワードＹＬの積（以下ＸＬ×ＹＬ）を求め
る。倍精度乗数下位ワードＹＬは乗数エンコード手段１
２に入力され、その最上位ビットはＭＳＢ保持手段１０
に保持される。データ選択手段１１は値“０”を選択
し、乗数エンコード手段１２へ出力する。乗数エンコー
ド手段１２は倍精度乗数下位ワードＹＬとデータ選択手
段１１の出力データをブースのアルゴリズムを用いて符
号化し、データ選択手段１１の出力である値“０”は倍
精度乗数下位ワードＹＬの下位２ビットの符号化に用い
られる。被乗数判別信号Ｃ１は値“１”で能動状態であ
り入力された被乗数が倍精度被乗数下位ワードＸＬであ
ることを示す。乗算手段１３は被乗数判別信号Ｃ１によ
り倍精度被乗数下位ワードＸＬの最上位ビットの１ビッ
ト上位に正数であることを示す符号として値“０”の符
号ビットを付加し、乗数エンコード手段１２の出力との
積を求め３３ビット幅で出力する。

【００３１】このとき、桁合わせ制御信号Ｃ２が（Ｃ２
-1，Ｃ２-0）＝（０，０）で、桁合わせ手段１６は値
“０”を選択し出力する。加算手段１４は乗算手段１３
の出力である積ＸＬ×ＹＬと桁合わせ手段１６の出力で
ある値“０”との加算結果を出力する。加算結果保持手
段１５は加算手段１４の出力である積ＸＬ×ＹＬを保持
する。

【００３２】次に、倍精度被乗数上位ワードＸＨと倍精
度乗数下位ワードＹＬの積（以下ＸＨ×ＹＬ）を求め
る。倍精度乗数下位ワードＹＬは倍精度乗数エンコード
手段１２に入力され、その最上位ビットはＭＳＢ保持手
段１０に保持される。データ選択手段１１は値“０”を
選択し、乗数エンコード手段１２へ出力する。乗数エン
コード手段１２は倍精度乗数下位ワードＹＬとデータ選
択手段１１の出力データをブースのアルゴリズムを用い
て符号化し、データ選択手段１１の出力である値“０”
は倍精度乗数下位ワードＹＬの下位２ビットの符号化に
用いられる。被乗数判別信号Ｃ１は値“０”で非能動状
態であり入力された被乗数が倍精度被乗数上位ワードＸ
Ｈであることを示す。乗算手段１３は被乗数判別信号Ｃ
１により倍精度被乗数上位ワードＸＨの最上位ビットで
ある符号ビットを１ビット符号拡張し、乗数エンコード
手段１２の出力との積を求め３３ビット幅で出力する。

【００３３】このとき、桁合わせ制御信号Ｃ２が（Ｃ２
-1，Ｃ２-0）＝（１，０）で、桁合わせ手段１６は加算
結果保持手段１５が保持している積ＸＬ×ＹＬを選択
し、桁合わせのために１６ビット右シフトして出力す
る。加算手段１４は乗算手段１３の出力である積ＸＨ×
ＹＬと桁合わせ手段１６の出力である積ＸＬ×ＹＬとの
加算結果を出力する。加算結果保持手段１５は加算手段
１４の出力であるＸＬ×ＹＬ＋ＸＨ×ＹＬを保持する。

【００３４】次に、倍精度被乗数下位ワードＸＬと倍精
度乗数上位ワードＹＨの積（以下ＸＬ×ＹＨ）を求め
る。倍精度乗数上位ワードＹＨは乗数エンコード手段１
２に入力される。データ選択手段１１はＭＳＢ保持手段
１０の出力を選択し、ＭＳＢ保持手段１０が保持してい
る倍精度乗数下位ワードＹＬの最上位ビットのデータを
乗数エンコード手段１２へ出力する。乗数エンコード手
段１２は倍精度乗数上位ワードＹＨとデータ選択手段１
１の出力データをブースのアルゴリズムを用いて符号化
し、データ選択手段１１の出力である倍精度乗数下位ワ
ードＹＬの最上位ビットのデータは倍精度乗数上位ワー
ドＹＨの下位２ビットの符号化に用いられる。被乗数判
別信号Ｃ１は値“１”で能動状態であり入力された被乗
数が倍精度被乗数下位ワードＸＬであることを示す。乗
算手段１３は被乗数判別信号Ｃ１により倍精度被乗数下
位ワードＸＬの最上位ビットの１ビット上位に正数であ
ることを示す符号として値“０”の符号ビットを付加
し、乗数エンコード手段１２の出力との積を求め３３ビ
ット幅で出力する。

【００３５】このとき、桁合わせ制御信号Ｃ２が（Ｃ２
-1，Ｃ２-0）＝（０，１）で、桁合わせ手段１６は加算
結果保持手段１５が保持しているＸＬ×ＹＬ＋ＸＨ×Ｙ
Ｌを選択し出力する。加算手段１４は乗算手段１３の出
力である積ＸＬ×ＹＨと桁合わせ手段１６の出力である
ＸＬ×ＹＬ＋ＸＨ×ＹＬとの加算結果を出力する。加算
結果保持手段１５は加算手段１４の出力であるＸＬ×Ｙ
Ｌ＋ＸＨ×ＹＬ＋ＸＬ×ＹＨを保持する。

【００３６】最後に、倍精度被乗数上位ワードＸＨと倍
精度乗数上位ワードＹＨの積（以下ＸＨ×ＹＨ）を求め
る。倍精度乗数上位ワードＹＨは乗数エンコード手段１
２に入力される。データ選択手段１１はＭＳＢ保持手段
１０の出力を選択し、ＭＳＢ保持手段１０が保持してい
る倍精度乗数下位ワードＹＬの最上位ビットのデータを
乗数エンコード手段１２へ出力する。乗数エンコード手
段１２は倍精度乗数上位ワードＹＨとデータ選択手段１
１の出力データをブースのアルゴリズムを用いて符号化
し、データ選択手段１１の出力である乗数下位ワードＹ
Ｌの最上位ビットのデータは乗数上位ワードＹＨの下位
２ビットの符号化に用いられる。被乗数判別信号Ｃ１は
値“０”で非能動状態であり入力された被乗数が倍精度
被乗数上位ワードＸＨであることを示す。乗算手段１３
は被乗数判別信号Ｃ１により倍精度被乗数上位ワードＸ
Ｈの最上位ビットである符号ビットを１ビット符号拡張
し、乗数エンコード手段１２の出力との積を求め３３ビ
ット幅で出力する。

【００３７】このとき、桁合わせ制御信号Ｃ２が（Ｃ２
-1，Ｃ２-0）＝（１，０）で、桁合わせ手段１６は加算
結果保持手段１５が保持しているＸＬ×ＹＬ＋ＸＨ×Ｙ
Ｌ＋ＸＬ×ＹＨを選択し、桁合わせのために１６ビット
右シフトして出力する。加算手段１４は乗算手段１３の
出力である積ＸＨ×ＹＨと桁合わせ手段１６の出力であ
るＸＬ×ＹＬ＋ＸＨ×ＹＬ＋ＸＬ×ＹＨの加算を行い加
算結果を出力する。この加算手段１４の出力であるＸＬ
×ＹＬ＋ＸＨ×ＹＬ＋ＸＬ×ＹＨ＋ＸＨ×ＹＨが倍精度
乗算の求める積となる。

【００３８】なお、上記実施の形態において、倍精度被
乗数上位ワードＸＨ／下位ワードＸＬと倍精度乗数上位
ワードＹＨ／下位ワードＹＬとの積をそれぞれ求め桁合
わせ加算を行う際に、倍精度乗数上位ワードＹＨの積を
求める前に少なくとも１つの倍精度乗数下位ワードＹＬ
の積を求めＭＳＢ保持手段１０に倍精度乗数下位ワード
ＹＬの最上位ビットを保持すれば良く、本実施の形態で
は積ＸＨ×ＹＬと積ＸＬ×ＹＨを求める乗算と桁合わせ
加算を行う順序は入れ替わっても良い。倍精度データと
単精度データの乗算は単精度データを倍精度データの下
位ワードのデータが無いものと考え、その倍精度下位ワ
ードの積を求める過程を省けばよく、倍精度データと倍
精度データの乗算と同様にできる。

【００３９】なお、上記説明では、前述したように、乗
算結果保持手段１７および選択手段１８，１９は存在し
ないものとして説明したが、乗算手段１３と加算手段１
４との間に乗算結果を保持する乗算結果保持手段１７を
配置し、乗算処理と加算処理を並列に動作できるように
しても良い。なお、図１に示す選択手段１８，１９は、
それぞれ乗算器と倍精度加算器を単体で動作させる際
に、バスからデータを供給するために使用するものであ
り、本発明には直接関係はない。

【００４０】以下では、本実施の形態における構成要素
の内部構成と動作の詳細について、さらに図２〜図１０
を参照しながら説明する。図２は倍精度乗算実行時の倍
精度乗数のデータ分割を説明するための模式図である。
図２中の波線はそのビットが負の重みを持つビットであ
ることを示す。上段に示してあるデータ列が倍精度乗数
を示している。ここでＹ31〜Ｙ0 は各桁位置のデータを
示しており、最上位ビットであるＹ31が符号ビットであ
り、負の重みを持つ。「負の重みを持つ」という意味
は、そのビットが１ならば値“−１”であることを示
し、そのビットが０ならば値“０”であることを示すと
いうことである。中段に示してあるのは、倍精度乗数を
ブースのアルゴリズムに基づいて変形した場合の模式図
である。ここで、箱で囲まれた３つのデータが１つのブ
ースのエンコード値を示し、それぞれ偶数桁位置に−２
〜＋２範囲の値をとる。ところが、本発明では単精度乗
算器を用いて高精度な倍精度乗算を効率良く行うことを
目的としており、倍精度乗数を一度にブースのアルゴリ
ズムで符号化することができない。そこで、倍精度乗数
上位ワードと下位ワードの境にあるデータに着目する
と、倍精度乗数下位ワードの最上位ビットにあたるＹ15
を倍精度乗数上位ワードの符号化に用いることができれ
ば、倍精度乗数の符号化を上手く実行することができる
ことが分かる。下段が本発明での倍精度乗数のデータ供
給を示している。先に倍精度乗数下位ワードの積を求め
る演算を行い、その際倍精度乗数下位ワードの最上位ビ
ットにあたるＹ15を保持しておく。次に倍精度乗数上位
ワードの積を求める際に、保持していた倍精度乗数下位
ワードの最上位ビットＹ15を倍精度乗数上位ワードの符
号化に用いるのである。ここで、図２中ＹＨとＹＬはそ
れぞれ倍精度乗数上位ワードと下位ワードを示す。

【００４１】図３は倍精度被乗数上位ワードＸＨと倍精
度乗数上位ワードＹＨ／下位ワードＹＬとの乗算実行時
のデータ出力形式を説明するための図である。図３中の
波線はそのビットが負の重みを持つビットであることを
示し、記号Ｓは符号ビットを示すが、マスクされている
Ｓがある場合、マスクされた記号Ｓは符号拡張された符
号ビットを示し、その１ビット下位の記号Ｓは符号ビッ
トではなく符号ビットと同じ値をとるデータビットであ
ることを示すようになる。また、記号０はデータとして
値“０”が付加されていることを示しており、一番上に
示してある２¹，２⁰ ，２^-1，…，２^-31 は各桁位置で
の位取りを示している。

【００４２】ここで、通常の２つの単精度データの乗算
をすると、求める乗算結果は２⁰ の桁位置に符号ビット
を持ち、２^-1から２^-30 の桁位置にデータビットを持つ
３１ビット幅のデータになる。そこで、２^-31 の桁位置
に値“０”を付加し３２ビット幅の倍精度データとして
出力する。本発明では被乗数上位ワードＹＨを１ビット
符号拡張してあり、求める乗算結果は２⁰ の桁位置の符
号ビットを２¹ の桁位置に１ビット符号拡張したものと
して得られる。この結果を３２ビットのビット幅で出力
するならば、先に説明した単精度データの乗算を実行し
たときのデータ出力と整合性をとるために、図３中に
「３２ビット出力」と示している範囲で出力する方が良
い。このとき、２⁰ の桁位置が符号ビットになる。本発
明では、小数点位置より上位に少なくとも２つ以上の桁
をもつことにより倍精度のビット幅より少なくとも１ビ
ット多いビット幅でデータを出力する。ここで、２ビッ
ト、３ビット、あるいはそれ以上多いビット幅で出力す
ることは、１ビット多いビット幅で求めた積を符号拡張
することに他ならず回路規模が大きくなるだけなので、
本実施の形態ではこれ以降、求める積を小数点位置より
上位に少なくとも２つ以上の桁をもつことにより倍精度
のビット幅より１ビット多い３３ビット幅で求めるもの
として説明する。また、図２で示した様に倍精度乗数を
データ分割することにより、倍精度乗数下位ワードＹＬ
の最上位ビットＹ15を負の重みを持つデータとして扱え
るので、倍精度被乗数上位ワードＸＨと倍精度乗数下位
ワードＹＬとの積を求める際に、倍精度乗数下位ワード
ＹＬをそのままブースのアルゴリズムで符号化すること
ができる。一方、倍精度被乗数上位ワードＸＨと倍精度
乗数上位ワードＹＨとの積を求める際は、倍精度乗数上
位ワードＹＨの符号化に倍精度乗数下位ワードＹＬの最
上位ビットＹ15のデータを用いる。以上のことから、図
３中では倍精度乗数下位ワードＹＬは単精度の符号付き
２進固定小数点数と同様の表現にしてあり、倍精度乗数
上位ワードＹＨの乗算の場合は倍精度乗数下位ワードＹ
Ｌの最上位ビットＹ15のデータを図示しなければならな
いが、ここではデータ出力形式を説明するのが目的なの
で簡単のために省いている。

【００４３】図４は倍精度被乗数下位ワードＸＬと倍精
度乗数上位ワードＹＨ／下位ワードＹＬとの乗算実行時
のデータ出力形式を説明するための模式図である。図４
中の波線はそのビットが負の重みを持つビットであるこ
とを示し、記号Ｓは符号ビットを示す。また、記号０は
データとして値“０”が付加されていることを示してお
り、一番上に示してある２¹ ，２⁰ ，２^-1，…，２^-31
は各桁位置での位取りを示している。

【００４４】本発明では、倍精度被乗数下位ワードの最
上位ビットがデータビットになるので１ビット上位に正
数を示す符号として値“０”の符号ビットを付加してお
り、求める乗算結果は２¹ の桁位置が符号ビットであ
り、２⁰ から２^-30 の桁位置にデータビットを持つ３２
ビット幅のデータとして得られる。この結果を３２ビッ
トのビット幅で出力するならば、図４中に「３２ビット
出力」と示している範囲で出力しなければならない。こ
の出力範囲を図３中に示してある「３２ビット出力」の
範囲と比較すると出力する桁位置が１桁ずれていること
が分かる。つまり、「３２ビット出力」する場合は出力
範囲を切り替える手段が必要になることが分かる。一方
本発明では、小数点位置より上位に少なくとも２つ以上
の桁をもつことにより倍精度のビット幅より１ビット多
い３３ビット幅でデータを出力するので、図３中に示し
てある「３３ビット出力」と全く同じ桁位置の関係でデ
ータを出力することができる。ここで、図３の説明の中
でも述べたように２^-31 の桁位置には乗算によって得ら
れるデータがないので、値“０”を付加して出力する。

【００４５】また、図３と同様に倍精度乗数下位ワード
ＹＬは単精度の符号付き２進固定小数点数と同様の表現
にしてあり、倍精度乗数上位ワードＹＨの乗算の場合は
倍精度乗数下位ワードＹＬの最上位ビットＹ15のデータ
を図示しなければならないが、ここではデータ出力形式
を説明するのが目的なので簡単のために省いている。図
５は３２ビット幅で乗算結果を出力する従来の桁合わせ
ビットシフトを説明するための模式図である。図３と図
４で示した様に３２ビット幅でデータを出力すると、倍
精度被乗数上位ワードＸＨの積と倍精度被乗数下位ワー
ドＸＬの積の桁位置の関係が１ビットずれるので、図５
に示してあるように倍精度乗算結果を求める際の桁合わ
せのためのシフト数がそれぞれ異なってしまう。

【００４６】図６は３３ビット幅で乗算結果を出力する
本発明の桁合わせビットシフトを説明するための図であ
る。３３ビット幅でデータを出力すると、倍精度被乗数
上位ワードＸＨの積と倍精度被乗数下位ワードＸＬの積
の桁位置の関係が相対的に同じになるので、図６に示し
てあるように倍精度乗算結果を求める際の桁合わせのた
めのシフト数が相対的に単精度のビット幅に限定される
ことが分かる。したがって、桁合わせ手段１６の回路規
模を、３２ビット幅でデータを出力する従来例と比べて
削減することができる。

【００４７】図７は乗数エンコード手段１２の回路構成
を示す回路図である。図７中の２００は１つのエンコー
ド値を生成するブースエンコード手段を示す。乗数は２
次のブースのアルゴリズムによりエンコードされる。エ
ンコード結果BEi は−２，−１，０，１，２の５つの値
をとり、その値は1Ei ，2Ei およびSEi の３ビットで表
現され、その値の絶対値を2Ei ，1Ei の２ビットで示
し、負のときに１が立つことによりその値の正負をSEi
で示す。ただし、NSEiは部分積を生成する際に使用する
ために出力するSEi の反転信号である。ここで、i は
０，２，４，６，８，１０，１２，１４であり、Ｙ-1は
データ選択手段１１の出力が入力される。

【００４８】図８は乗算手段１３の構成を示すブロック
図である。図８中の符号３００は被乗数拡張手段を示
し、符号３０１は部分積生成手段を示し、符号３０２は
部分積加算手段を示している。被乗数拡張手段３００
は、被乗数判別信号Ｃ１が値“０”をとるときは被乗数
の最上位ビットＸ[15]を出力し、被乗数判別信号Ｃ１が
値“１”をとるときは値“０”を出力する。部分積生成
手段３０１は乗数エンコード手段１２の出力と被乗数拡
張手段３００の出力と被乗数X とからそれぞれ部分積を
生成する。部分積加算手段３０２はそれぞれ部分積生成
手段３０１が生成した部分積の加算を行い乗算結果を求
め、最下位ビットとなるビット０の桁位置には乗算によ
り得られるデータがないので値“０”を付加して出力す
る。

【００４９】図９は乗算手段１３の被乗数拡張手段３０
０と部分積生成手段３０１の回路構成を示す回路図であ
る。図９中の符号３０３は生成される部分積の符号ビッ
トのビット反転を生成する部分積符号ビット反転生成回
路を示し、符号３０４は１ビット当りの部分積生成回路
を示し、符号３０５は補正項ＰＰＨを生成する部分積補
正項生成回路を示している。被乗数の最上位ビットの１
ビット上位に、被乗数判別信号Ｃ１が値“０”のときは
被乗数の符号ビットをそのまま出力し、被乗数判別信号
Ｃ１が値“１”のときは値“０”を出力する。エンコー
ド結果BEi が正のときは符号拡張した被乗数をそのまま
選択し、負のときはビット反転を選択する。複合ゲート
はエンコード結果BEi が１か−１のときは各々のビット
の選択値を出力し、エンコード結果BEi が２か−２のと
きは１ビット下位の選択値を出力し、エンコード結果BE
i が０のときは０を出力する。複合ゲートの出力が生成
される部分積のビットｎの出力ＰＰＯn になる。２の補
数化のための補正項ＰＰＨは制御信号NSEiと2Ei と1Ei
の否定の論理積をとることにより生成される。これはエ
ンコード結果BEi が−１か−２のときに成り立ち、生成
する部分積の最下位ビットの桁位置に出力される。

【００５０】図１０は乗算処理を説明するための模式図
である。図１０中において記号Ｄ，Ｅ，Ｆ，Ｇ，Ｈ，
Ｉ，Ｊ，Ｋは生成される８個の部分積をそれぞれ示して
おり、記号Ｚは被乗数Ｘと乗数Ｙの積である。図１０中
の一番上に示してある２¹ ，２ ⁰ ，２^-1，…，２^-31 は
各桁位置での位取りを示している。また、データを示す
記号の上の傍線はビット反転を示している。ここで、図
１０中に示されている値“１”は符号拡張の替わりに加
算されるデータである。

【００５１】先の傍線で示される各部分積の符号ビット
のビット反転と図１０中に示されている値“１”を加え
ることで、部分積を足しあわせるときに符号ビットの桁
位置を合わせるために行う必要がある符号拡張と同等の
処理を行っている。これは通常良く用いられる方法であ
り、ここでは詳細は説明しない。乗算手段１３では、図
１０に示されているように部分積生成手段３０１によっ
て部分積が生成され、それらは部分積加算手段３０２に
よって加算される。なお、小数点位置の関係で図１０中
の各部分積構成要素に付けてある番号と出力データＺの
構成要素に付けてある番号の関係が１ビットずれてい
る。さらに、それぞれの部分積は２^-31 の桁位置にはデ
ータを持たないのでZ0には常に値“０”が出力される。

【００５２】ここで、乗算手段１３と加算手段１４の間
に乗算結果を保持する乗算結果保持手段１７を配置した
本実施の形態の演算装置で、倍精度データと倍精度デー
タの乗算と、倍精度データと単精度データの乗算を実行
する際の命令を表１に示す。

【００５３】

【表１】表１に示すＡからＤの命令を順次実行すること
により４つの積ＸＬ×ＹＬ、ＸＨ×ＹＬ、ＸＬ×ＹＨ、
ＸＨ×ＹＨを順次求め、これらを桁合わせ加算すること
により倍精度データと倍精度データの乗算は実行され
る。また、表１に示すＥ，Ｆの命令を順次実行すること
により２つの積ＸＬ×ＹＨ、ＸＨ×ＹＨを順次求め、桁
合わせ加算することにより倍精度データと単精度データ
の乗算は実行される。表１はＭＳＢ保持手段１０とデー
タ選択手段１１と乗数エンコード手段１２による乗数エ
ンコード処理と、乗算手段１３による乗算処理と、加算
手段１４と桁合わせ手段１６による加算処理におけるデ
ータの流れと処理内容を示している。ここで、表１中の
Ｒ０はＭＳＢ保持手段１０を示し、Ｒ１は乗算結果保持
手段１７を示し、Ｒ２は加算結果保持手段１５を示して
いる。

【００５４】表１において、それぞれの命令は２サイク
ル命令である。エンコード処理の欄では、ＭＳＢ保持手
段１０へのデータ格納とデータ選択手段１１の選択する
データを示し、括弧内の記述（命令Ｃ，ＤにおけるＹＬ
[15]）はその命令実行時にＭＳＢ保持手段１０に保持さ
れているデータを示している。乗算処理の欄では、乗算
手段１３で求める乗算結果を示している。加算処理の欄
では、桁合わせ手段１６で選択されるデータと桁合わせ
のための１６ビット右シフト処理の有無と、加算手段１
４で求める加算結果を示している。

【００５５】以上のように第１の実施の形態によれば、
乗算手段１３の乗算結果を小数点位置より上位に少なく
とも２つ以上の桁をもつことにより倍精度のビット幅よ
り少なくとも１ビット多いビット幅で出力する、例えば
３３ビット幅で出力することにより、桁合わせのための
シフト数が相対的に単精度のビット幅に限定されるとい
うように、従来例に対し、桁合わせ手段１６の回路規模
が小さくなり、被乗数下位ワードをソースとする乗算を
実行したときに乗算結果を３２ビット精度で出力するた
めに必要な１ビット右シフト手段が不要になる。

【００５６】また、乗算結果保持手段１７を設け、乗算
手段１３と加算手段１４とを並列に動作させることによ
り、演算時間の短縮を図ることができる。 〔第２の実施の形態〕以下本発明の第２の実施の形態に
ついて説明する。第２の実施の形態の構成は、第１の実
施の形態において、乗数エンコード手段１２が、乗数制
御信号Ｃ３が値“１”をとるときに入力される乗数の最
下位ビットを強制的に値“０”に設定する機能を有する
ように構成され、乗算手段１３が、被乗数制御信号Ｃ４
が値“１”をとるときに入力される被乗数の最下位ビッ
トを強制的に値“０”に設定する機能を有するように構
成される。

【００５７】図１１は第２の実施の形態における乗数エ
ンコード手段１２の回路構成を示す図である。図１１中
の符号２０１は乗数制御信号Ｃ３が値“１”をとると
き、乗数の最下位ビットを強制的に値“０”に設定する
乗数制御手段である。この乗数制御手段２０１は、乗数
の最下位ビットであるＹ０と乗数制御信号Ｃ３の論理反
転との論理積をとることにより、乗数制御信号Ｃ３が値
“１”をとるとき、乗数の最下位ビットＹ０を強制的に
値“０”に設定している。

【００５８】図１２は第２の実施の形態における乗算手
段１３の構成を示すブロック図である。図１２中の符号
３０６は被乗数制御信号Ｃ４が値“１”をとるときに、
被乗数の最下位ビットを強制的に値“０”に設定する被
乗数制御手段である。この被乗数制御手段３０６は、被
乗数の最下位ビットであるＸ0 と被乗数制御信号Ｃ４の
論理反転との論理積をとることにより、被乗数制御信号
Ｃ４が値“１”をとるとき被乗数の最下位ビットＸ0 を
強制的に値“０”に設定している。

【００５９】以上のように構成された演算装置につい
て、その動作を説明する。単精度乗算器を用いて倍精度
乗算を行う方法として以下の方法がよく用いられる。そ
れぞれ乗数下位ワードと被乗数下位ワードを単精度の符
号付き２進固定小数点数として扱うために、１ビット右
シフトして最上位ビットに正数を示す符号として値
“０”の符号ビットを付加し、最下位ビットを切り捨て
るのである。このため倍精度データと倍精度データの乗
算結果は３１ビット×３１ビット精度になり、倍精度デ
ータと単精度データの乗算結果は３１ビット×１６ビッ
ト精度になる。

【００６０】第１の実施の形態では、倍精度データと倍
精度データの乗算を３２ビット×３２ビット精度で、倍
精度データと単精度データの乗算を３２ビット×１６ビ
ット精度で実行することができる。この第２の実施の形
態によれば、第１の実施の形態の構成に対し、乗数エン
コード手段１２に乗数制御手段２０１を、乗算手段１３
に被乗数制御手段３０６を設けるというわずかな回路を
付加することにより、３１ビット×３１ビット精度と３
１ビット×１６ビット精度の倍精度乗算を実行できる。

【００６１】第２の実施の形態を用いることにより、本
発明の演算装置は、それぞれ乗数と被乗数の最下位ビッ
トを強制的に値“０”にする機能を有することにより、
低精度の倍精度乗算を用いたアプリケーションとの互換
性をとることができる。 〔第３の実施の形態〕以下本発明の第３の実施の形態に
ついて説明する。

【００６２】第３の実施の形態の構成は、第１の実施の
形態において、ＭＳＢ保持手段１０が、保持データ選択
信号Ｃ５が値“１”をとるときは乗数の最上位ビットを
選択保持し、保持データ選択信号Ｃ５が値“０”をとる
ときは値“０”を選択保持する機能を有するように構成
される。ここで、乗算手段１３と加算手段１４の間に乗
算結果を保持する乗算結果保持手段１７を配置した本実
施の形態の演算装置で、倍精度データと倍精度データの
乗算と、倍精度データと単精度データの乗算を実行する
際の命令を表２に示す。

【００６３】

【表２】表２に示すＡからＤの命令を順次実行すること
により４つの積ＸＬ×ＹＬ、ＸＨ×ＹＬ、ＸＬ×ＹＨ、
ＸＨ×ＹＨを順次求め、これらを桁合わせ加算すること
により倍精度データと倍精度データの乗算は実行され
る。また、表２に示すＡ（Ｅ），Ｄ（Ｆ）の命令を順次
実行することにより２つの積ＸＬ×ＹＨ、ＸＨ×ＹＨを
順次求め、桁合わせ加算することにより倍精度データと
単精度データの乗算は実行される。表２はＭＳＢ保持手
段１０とデータ選択手段１１と乗数エンコード手段１２
による乗数エンコード処理と、乗算手段１３による乗算
処理と、加算手段１４と桁合わせ手段１６による加算処
理におけるデータの流れと処理内容を示している。ここ
で、表２中のＲ０はＭＳＢ保持手段１０を示し、Ｒ１は
乗算結果保持手段１７を示し、Ｒ２は加算結果保持手段
１５を示している。

【００６４】表２において、それぞれの命令は２サイク
ル命令である。エンコード処理の欄では、ＭＳＢ保持手
段１０へのデータ格納とデータ選択手段１１の選択する
データを示し、括弧内の記述（命令Ｃ，ＤにおけるＹＬ
[15]と命令Ｄ（Ｆ）における０）はその命令実行時にＭ
ＳＢ保持手段１０に保持されているデータを示してい
る。乗算処理の欄では、乗算手段１３で求める乗算結果
を示している。加算処理の欄では、桁合わせ手段１６で
選択されるデータと桁合わせのための１６ビット右シフ
ト処理の有無と、加算手段１４で求める加算結果を示し
ている。

【００６５】ここで、先に示した表１と比較すると、表
２では、命令Ａで、ＭＳＢ保持手段１０に格納するデー
タを値“０”にしている。このことにより、命令Ａと命
令Ｄの組み合わせで倍精度データと単精度データの乗算
を実現することができる。したがって、第３の実施の形
態によれば、倍精度データと倍精度データの乗算と、倍
精度データと単精度データの乗算とを実行するために必
要な命令数を命令の共通化によって削減できる。

【００６６】

【発明の効果】本発明の演算方法によれば、小数点位置
より上位に少なくとも２つ以上の桁をもつことにより倍
精度のビット幅より少なくとも１ビット多いビット幅で
求めた各々の積の桁合わせのためのシフト数は、相対的
に同じビット幅に限定され、桁合わせ手段の回路規模を
減らし効率良く倍精度乗算を実現することができる。

【００６７】本発明の演算装置によれば、乗算手段が小
数点位置より上位に少なくとも２つ以上の桁をもつこと
によって倍精度のビット幅より少なくとも１ビット多い
ビット幅で乗算結果を出力することにより、各々の乗算
結果の桁合わせのためのシフト数は、相対的に同じビッ
ト幅に限定され、桁合わせ手段の回路規模を減らし効率
良く倍精度乗算を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の演算装置の構成を
示すブロック図である。

【図２】倍精度乗数のデータ分割を説明するための模式
図である。

【図３】被乗数上位ワードと乗数上位ワード／下位ワー
ドとの積のデータ出力形式を説明するための模式図であ
る。

【図４】被乗数下位ワードと乗数上位ワード／下位ワー
ドとの積のデータ出力形式を説明するための模式図であ
る。

【図５】従来の桁合わせビットシフトを説明するための
模式図である。

【図６】本発明の第１の実施の形態の桁合わせビットシ
フトを説明するための模式図である。

【図７】乗数エンコード手段の回路構成を示す回路図で
ある。

【図８】乗算手段の構成を示すブロック図である。

【図９】乗算手段の被乗数拡張手段と部分積生成手段の
回路構成を示す回路図である。

【図１０】乗算処理を説明するための模式図である。

【図１１】本発明の第２の実施の形態における乗数エン
コード手段の回路構成を示す回路図である。

【図１２】本発明の第２の実施の形態における乗算手段
の構成を示すブロック図である。

【符号の説明】

１０ ＭＳＢ保持手段 １１ データ選択手段 １２ 乗数縁コード手段 １３ 乗算手段 １４ 加算手段 １５ 加算結果保持手段 １６ 桁合わせ手段 １７ 乗算結果選択手段 １８，１９ 選択手段 ２０ 記憶手段 ２００ ブースエンコード手段 ２０１ 乗数制御手段 ３００ 被乗数拡張手段 ３０１ 部分積生成手段 ３０２ 部分積加算手段 ３０３ 部分積符号ビット反転生成回路 ３０４ 部分積生成回路 ３０５ 部分積補正項生成回路 ３０６ 被乗数制御手段

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年９月１０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正内容】

【００５３】

【表１】 表１に示すＡからＤの命令を順次実行することにより４
つの積ＸＬ×ＹＬ、ＸＨ×ＹＬ、ＸＬ×ＹＨ、ＸＨ×Ｙ
Ｈを順次求め、これらを桁合わせ加算することにより倍
精度データと倍精度データの乗算は実行される。また、
表１に示すＥ，Ｆの命令を順次実行することにより２つ
の積ＸＬ×ＹＨ、ＸＨ×ＹＨを順次求め、桁合わせ加算
することにより倍精度データと単精度データの乗算は実
行される。表１はＭＳＢ保持手段１０とデータ選択手段
１１と乗算エンコード手段１２による乗数エンコード処
理と、乗算手段１３による乗算処理と、加算手段１４と
桁合わせ手段１６による加算処理におけるデータの流れ
と処理内容を示している。ここで、表１中のＲ０はＭＳ
Ｂ保持手段１０を示し、Ｒ１は乗算結果保持手段１７を
示し、Ｒ２は加算結果保持手段１５を示している。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００６３

【補正方法】変更

【補正内容】

【００６３】

【表２】 表２に示すＡからＤの命令を順次実行することにより４
つの積ＸＬ×ＹＬ、ＸＨ×ＹＬ、ＸＬ×ＹＨ、ＸＨ×Ｙ
Ｈを順次求め、これらを桁合わせ加算することにより倍
精度データと倍精度データの乗算は実行される。また、
表２に示すＡ（Ｅ），Ｄ（Ｆ）の命令を順次実行するこ
とにより２つの積ＸＬ×ＹＨ、ＸＨ×ＹＨを順次求め、
桁合わせ加算することにより倍精度データと単精度デー
タの乗算は実行される。表２はＭＳＢ保持手段１０とデ
ータ選択手段１１と乗算エンコード手段１２による乗数
エンコード処理と、乗算手段１３による乗算処理と、加
算手段１４と桁合わせ手段１６による加算処理における
データの流れと処理内容を示している。ここで、表２中
のＲ０はＭＳＢ保持手段１０を示し、Ｒ１は乗算結果保
持手段１７を示し、Ｒ２は加算結果保持手段１５を示し
ている。

Claims (15)

【特許請求の範囲】
1. 【請求項１】 最上位ビットを符号ビットとし、前記最
   上位ビットと前記最上位ビットより１ビット下位ビット
   との間を小数点位置とする２進固定小数点数体系におい
   て、単精度乗算器を用いて倍精度被乗数の上位ワード／
   下位ワードと倍精度乗数の上位ワード／下位ワードとの
   各々の積を求め、この求めた積について各々桁合わせ加
   算を行い倍精度乗算結果を得る演算方法であって、 前記倍精度被乗数の上位ワード／下位ワードと倍精度乗
   数の上位ワード／下位ワードとの各々の積を、小数点位
   置より上位に少なくとも２つ以上の桁をもつことにより
   倍精度ビット幅より少なくとも１ビット多いビット幅で
   求めることを特徴とする演算方法。
2. 【請求項２】 前記単精度乗算器は前記倍精度被乗数の
   下位ワードと前記倍精度乗数の下位ワードの積を求める
   際に、 前記倍精度被乗数の下位ワード最上位ビットの１ビット
   上位に正数であることを示す符号ビットを持つ、単精度
   ビット幅より１ビット多いビット幅のデータと、 前記倍精度乗数の下位ワード最上位ビットを符号ビット
   とした、単精度ビット幅のデータとの乗算を行い、 倍精度ビット幅を持つ乗算結果の最下位ビットの１ビッ
   ト下位に値“０”のデータを付加し、倍精度ビット幅よ
   り１ビット多いビット幅のデータを前記倍精度被乗数の
   下位ワードと前記倍精度乗数の下位ワードの積として出
   力することを特徴とする請求項１に記載の演算方法。
3. 【請求項３】 前記単精度乗算器は前記倍精度被乗数の
   上位ワードと前記倍精度乗数の下位ワードの積を求める
   際に、 前記倍精度被乗数の上位ワード最上位ビットの符号ビッ
   トを１ビット符号拡張した、単精度ビット幅より１ビッ
   ト多いビット幅のデータと、 前記倍精度乗数の下位ワード最上位ビットを符号ビット
   とした、単精度ビット幅のデータとの乗算を行い、 倍精度ビット幅を持つ乗算結果の最下位ビットの１ビッ
   ト下位に値“０”のデータを付加し、倍精度ビット幅よ
   り１ビット多いビット幅のデータを前記倍精度被乗数の
   上位ワードと前記倍精度乗数の下位ワードの積として出
   力することを特徴とする請求項１に記載の演算方法。
4. 【請求項４】 前記単精度乗算器は前記倍精度被乗数の
   下位ワードと前記倍精度乗数の上位ワードの積を求める
   際に、 前記倍精度被乗数の下位ワード最上位ビットの１ビット
   上位に正数であることを示す符号ビットを持つ、単精度
   ビット幅より１ビット多いビット幅のデータと、 前記倍精度乗数の上位ワード最下位ビットの桁位置に前
   記倍精度乗数の下位ワード最上位ビットと同じ値を持つ
   データを加えた、単精度ビット幅のデータとの乗算を行
   い、 倍精度ビット幅を持つ乗算結果の最下位ビットの１ビッ
   ト下位に値“０”のデータを付加し、倍精度ビット幅よ
   り１ビット多いビット幅のデータを前記倍精度被乗数の
   下位ワードと前記倍精度乗数の上位ワードの積として出
   力することを特徴とする請求項１に記載の演算方法。
5. 【請求項５】 前記単精度乗算器は前記倍精度被乗数の
   上位ワードと前記倍精度乗数の上位ワードの積を求める
   際に、 前記倍精度被乗数の上位ワード最上位ビットの符号ビッ
   トを１ビット符号拡張した、単精度ビット幅より１ビッ
   ト多いビット幅のデータと、 前記倍精度乗数の上位ワード最下位ビットの桁位置に前
   記倍精度乗数の下位ワード最上位ビットと同じ値を持つ
   データを加えた、単精度ビット幅のデータとの乗算を行
   い、 倍精度ビット幅を持つ乗算結果の最下位ビットの１ビッ
   ト下位に値“０”のデータを付加し、倍精度ビット幅よ
   り１ビット多いビット幅のデータを前記倍精度被乗数の
   上位ワードと前記倍精度乗数の上位ワードの積として出
   力することを特徴とする請求項１に記載の演算方法。
6. 【請求項６】 ２つの符号付き２進固定小数点数データ
   の乗算を行う単精度乗算器を用いて倍精度乗算を実行す
   る演算装置であって、 乗数の最上位ビットを保持するＭＳＢ保持手段と、 前記ＭＳＢ保持手段の保持データおよび値“０”のうち
   一方を選択して出力するデータ選択手段と、 前記乗数と前記データ選択手段の出力データとを用いて
   前記乗数を符号化して出力する乗数エンコード手段と、 被乗数と前記乗数エンコード手段の出力データと被乗数
   判別信号とを入力し、前記被乗数判別信号が非能動状態
   ならば前記被乗数の最上位ビットである符号ビットを１
   ビット符号拡張して、前記乗数エンコード手段の出力デ
   ータとの乗算結果を求め、前記被乗数判別信号が能動状
   態ならば前記被乗数の最上位ビットの１ビット上位に正
   数であることを示す符号ビットを付加して、前記乗数エ
   ンコード手段の出力データとの乗算結果を求め、求めた
   乗算結果を小数点位置より上位に少なくとも２つ以上の
   桁をもつことにより倍精度のビット幅より少なくとも１
   ビット多いビット幅で出力する乗算手段と、 前記乗算手段の出力データを加数とし、小数点位置より
   上位に少なくとも２つ以上の桁をもつことにより倍精度
   のビット幅より少なくとも１ビット多いビット幅を持つ
   被加数との加算を行い、小数点位置より上位に少なくと
   も２つ以上の桁をもつことにより倍精度のビット幅より
   少なくとも１ビット多いビット幅を持つ加算結果を出力
   する加算手段と、 前記加算手段の出力する加算結果を保持する加算結果保
   持手段と、 前記加算結果保持手段の保持データおよび値“０”のう
   ち一方を選択し、桁合わせ処理を行い前記加算手段の被
   加数として出力する桁合わせ手段とを設けたことを特徴
   とする演算装置。
7. 【請求項７】 ＭＳＢ保持手段は、倍精度乗算の実行に
   おいて倍精度乗数下位ワードと倍精度被乗数上位ワード
   ／下位ワードとの積を求める際に倍精度乗数下位ワード
   の最上位ビットを保持することを特徴とする請求項６記
   載の演算装置。
8. 【請求項８】 データ選択手段は、倍精度乗算の実行に
   おいて倍精度乗数下位ワードと倍精度被乗数上位ワード
   ／下位ワードとの積を求める際に値“０”を選択出力
   し、倍精度乗数上位ワードと倍精度被乗数上位ワード／
   下位ワードとの積を求める際に前記ＭＳＢ保持手段が保
   持している倍精度乗数下位ワードの最上位ビットを選択
   出力すること特徴とする請求項６記載の演算装置。
9. 【請求項９】 乗数エンコード手段は、倍精度乗算の実
   行において倍精度乗数下位ワードと倍精度被乗数上位ワ
   ード／下位ワードとの積を求める際に入力される倍精度
   乗数下位ワードと前記データ選択手段の選択した値
   “０”の出力データをブースのアルゴリズムで符号化し
   て出力し、倍精度乗数上位ワードと倍精度被乗数上位ワ
   ード／下位ワードとの積を求める際に前記データ選択手
   段が選択した前記ＭＳＢ保持手段が保持している倍精度
   乗数下位ワードの最上位ビットの出力データをブースの
   アルゴリズムで符号化して出力することを特徴とする請
   求項６記載の演算装置。
10. 【請求項１０】 乗算手段は、倍精度乗算の実行におい
    て前記被乗数判別信号が能動状態ならば入力される被乗
    数が倍精度被乗数の下位ワードであると判別し、前記被
    乗数の最上位ビットの１ビット上位に正数を示す符号ビ
    ットを付加して、前記乗数エンコード手段の出力データ
    との部分積を求め、前記被乗数判別信号が非能動状態な
    らば入力される被乗数が倍精度被乗数の上位ワードであ
    ると判別し、前記被乗数の最上位ビットである符号ビッ
    トを１ビット符号拡張して、前記乗数エンコード手段の
    出力データとの部分積を求める部分積生成手段を備える
    ことを特徴とする請求項６記載の演算装置。
11. 【請求項１１】 乗算手段は、前記部分積生成手段を少
    なくとも２つ備え、複数の前記部分積生成手段の出力デ
    ータである部分積を桁位置を合わせて加算し、加算結果
    の最下位ビットの１ビット下位に値“０”のデータを付
    加して求める積として出力することを特徴とする請求項
    ６記載の演算装置。
12. 【請求項１２】 乗算手段の出力データを一時保持し、
    加算手段の加数として出力する乗算結果保持手段を設
    け、前記乗算手段と前記加算手段とが並列に動作可能と
    したことを特徴とする請求項６記載の演算装置。
13. 【請求項１３】 乗数エンコード手段は、入力データで
    ある乗数の最下位ビットを強制的に値“０”にする機能
    を有したことを特徴とする請求項６記載の演算装置。
14. 【請求項１４】 乗算手段は、入力データである被乗数
    の最下位ビットを強制的に値“０”にする機能を有した
    ことを特徴とする請求項６記載の演算装置。
15. 【請求項１５】 ＭＳＢ保持手段は、乗数の最上位ビッ
    トを保持する手段に代えて、前記乗数の最上位ビットお
    よび値“０”のうち一方を選択して保持する手段とした
    ことを特徴とする請求項６記載の演算装置。