JPH1185509A - 動的に条件を変更する比較命令を有するデータ処理装置 - Google Patents
動的に条件を変更する比較命令を有するデータ処理装置Info
- Publication number
- JPH1185509A JPH1185509A JP9246836A JP24683697A JPH1185509A JP H1185509 A JPH1185509 A JP H1185509A JP 9246836 A JP9246836 A JP 9246836A JP 24683697 A JP24683697 A JP 24683697A JP H1185509 A JPH1185509 A JP H1185509A
- Authority
- JP
- Japan
- Prior art keywords
- condition code
- condition
- flag
- value
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】比較命令を有するデータ処理装置において、比
較命令の機能を動的に変更できるようにすることを目的
としている。 【解決手段】比較対象の１個または複数個のデータおよ
び比較条件を入力して条件コードを出力する条件コード
生成部と、ソフトウェアでその内容を設定可能なフラグ
と、フラグが特定の値のとき条件コードを変更する命令
と、フラグの値に応じて条件コードを変更する手段を設
ける。
較命令の機能を動的に変更できるようにすることを目的
としている。 【解決手段】比較対象の１個または複数個のデータおよ
び比較条件を入力して条件コードを出力する条件コード
生成部と、ソフトウェアでその内容を設定可能なフラグ
と、フラグが特定の値のとき条件コードを変更する命令
と、フラグの値に応じて条件コードを変更する手段を設
ける。
Description
【０００１】
【発明の属する技術分野】本発明は、比較命令の機能を
動的に変更できるようにしたデータ処理装置に関する。
動的に変更できるようにしたデータ処理装置に関する。
【０００２】
【従来の技術】従来の一般的な比較命令は、図９に示す
ような回路で実現されている。図９において、１は条件
コード生成部、２は命令デコーダ、ｓ１〜ｓ５は各種の
信号（線）である。命令コードが信号線ｓ５を通じて命
令デコーダ２に与えられると、命令デコーダ２は比較条
件をデコードして信号線ｓ４に出力する。条件コード生
成部１は、信号線ｓ１およびｓ２から与えられる２個の
オペランドを信号線ｓ４で与えられる条件の下で比較し
て、条件が成立したならば「１」を、不成立ならば
「０」を、信号線ｓ３に出力する。信号線ｓ３の値が条
件コードとなる。
ような回路で実現されている。図９において、１は条件
コード生成部、２は命令デコーダ、ｓ１〜ｓ５は各種の
信号（線）である。命令コードが信号線ｓ５を通じて命
令デコーダ２に与えられると、命令デコーダ２は比較条
件をデコードして信号線ｓ４に出力する。条件コード生
成部１は、信号線ｓ１およびｓ２から与えられる２個の
オペランドを信号線ｓ４で与えられる条件の下で比較し
て、条件が成立したならば「１」を、不成立ならば
「０」を、信号線ｓ３に出力する。信号線ｓ３の値が条
件コードとなる。
【０００３】一般的なプロセサが備える比較命令は、次
の２種類のいずれかに属する。第一のものは、２個のオ
ペランド（Ａ，Ｂとする）を入力し、ＡとＢの大小関係
や同一性などを与えられた条件の下で比較して、その結
果を１ビットの条件コードとして出力するものである。
第二のものは、１個のオペランド（Ａとする）を入力
し、Ａの符号（正負あるいはゼロ）を判定して、その結
果を１ビットの条件コードとして出力するものである。
いずれの場合も、条件は命令コード中の特定の領域のビ
ットパターンとして与えられるのが普通である。
の２種類のいずれかに属する。第一のものは、２個のオ
ペランド（Ａ，Ｂとする）を入力し、ＡとＢの大小関係
や同一性などを与えられた条件の下で比較して、その結
果を１ビットの条件コードとして出力するものである。
第二のものは、１個のオペランド（Ａとする）を入力
し、Ａの符号（正負あるいはゼロ）を判定して、その結
果を１ビットの条件コードとして出力するものである。
いずれの場合も、条件は命令コード中の特定の領域のビ
ットパターンとして与えられるのが普通である。
【０００４】図１０に前者の場合の典型的な例を示す。
図１０はＡとＢの大小関係と比較条件によって定まる条
件コードをまとめたものである。条件ＥＱはＡとＢが等
しい、ＮＥはＡとＢが異なる、ＧＴはＡがＢより大き
い、ＧＥはＡがＢ以上である、ＬＴはＡがＢより小さ
い、ＬＥはＡがＢ以下である、という意味になる。条件
ＴはＡ，Ｂの値に関わらず常に条件コードが「１」にな
り、条件ＦはＡ，Ｂの値に関わらず常に条件コードが
「０」となる。Ｔ，Ｆを採用していないプロセサもあ
る。
図１０はＡとＢの大小関係と比較条件によって定まる条
件コードをまとめたものである。条件ＥＱはＡとＢが等
しい、ＮＥはＡとＢが異なる、ＧＴはＡがＢより大き
い、ＧＥはＡがＢ以上である、ＬＴはＡがＢより小さ
い、ＬＥはＡがＢ以下である、という意味になる。条件
ＴはＡ，Ｂの値に関わらず常に条件コードが「１」にな
り、条件ＦはＡ，Ｂの値に関わらず常に条件コードが
「０」となる。Ｔ，Ｆを採用していないプロセサもあ
る。
【０００５】図１１に後者の場合の典型的な例を示す。
図１１はＡの値の符号と比較条件によって定まる条件コ
ードをまとめたものである。条件ＺはＡがゼロ、ＮＺは
Ａがゼロでない、ＰＯＳはＡがゼロより大きい、ＰＯＳ
ＺはＡがゼロ以上である、ＮＥＧはＡがゼロより小さ
い、ＮＥＧＺはＡがゼロ以下である、という意味にな
る。条件ＴはＡの値に関わらず常に条件コードが「１」
となり、条件ＦはＡの値に関わらず常に条件コードが
「０」になる。Ｔ，Ｆを採用していないプロセサもあ
る。
図１１はＡの値の符号と比較条件によって定まる条件コ
ードをまとめたものである。条件ＺはＡがゼロ、ＮＺは
Ａがゼロでない、ＰＯＳはＡがゼロより大きい、ＰＯＳ
ＺはＡがゼロ以上である、ＮＥＧはＡがゼロより小さ
い、ＮＥＧＺはＡがゼロ以下である、という意味にな
る。条件ＴはＡの値に関わらず常に条件コードが「１」
となり、条件ＦはＡの値に関わらず常に条件コードが
「０」になる。Ｔ，Ｆを採用していないプロセサもあ
る。
【０００６】後者は前者におけるＡとＢの差分に対して
符号判定をしていると捉えれば、前者と本質的に同じで
ある。本明細書の以降の部分では前者を前提に記述を行
っていくが、すべての内容は後者についても容易に適応
可能である。
符号判定をしていると捉えれば、前者と本質的に同じで
ある。本明細書の以降の部分では前者を前提に記述を行
っていくが、すべての内容は後者についても容易に適応
可能である。
【０００７】
【発明が解決しようとする課題】上述したような比較命
令は、個々の命令動作が命令コードによってユニークに
定まってしまうため、例えば同一プログラムが複数回呼
ばれる度に違う条件で比較を行いたい要求があった場
合、プログラム中に比較命令を複数用意して使い分ける
といった制御方法を採らざるを得なくなるという問題点
がある。
令は、個々の命令動作が命令コードによってユニークに
定まってしまうため、例えば同一プログラムが複数回呼
ばれる度に違う条件で比較を行いたい要求があった場
合、プログラム中に比較命令を複数用意して使い分ける
といった制御方法を採らざるを得なくなるという問題点
がある。
【０００８】図１４は、従来技術によるフローチャート
の例を示す図である。ステップ１（ＳＴ１）は第一の比
較条件で判定すべきか否かを判定するステップ、ステッ
プ２（ＳＴ２）は第一の比較命令による処理ステップ、
ステップ３（ＳＴ３）は第二の比較条件で判定すべきか
否かを判定するステップ、ステップ４（ＳＴ４）は第二
の比較命令による処理ステップ、ステップ５（ＳＴ５）
は第Ｎの比較条件で判定すべきか否かを判定するステッ
プ、ステップ６（ＳＴ６）は第Ｎの比較命令による処理
ステップ、ステップ７は各比較命令による処理の結果、
条件が成立したか否かを判定するステップ、ステップ８
（ＳＴ８）は条件不成立時の処理ステップ、ステップ９
（ＳＴ９）は条件成立時の処理ステップである。Ｎ種類
の条件判定のいずれを適用するかが、動的に可変に定ま
るため、Ｎ種類の比較命令のいずれかを選択する必要が
ある。その結果、動的ステップ数、プログラムサイズと
も増大することになる。
の例を示す図である。ステップ１（ＳＴ１）は第一の比
較条件で判定すべきか否かを判定するステップ、ステッ
プ２（ＳＴ２）は第一の比較命令による処理ステップ、
ステップ３（ＳＴ３）は第二の比較条件で判定すべきか
否かを判定するステップ、ステップ４（ＳＴ４）は第二
の比較命令による処理ステップ、ステップ５（ＳＴ５）
は第Ｎの比較条件で判定すべきか否かを判定するステッ
プ、ステップ６（ＳＴ６）は第Ｎの比較命令による処理
ステップ、ステップ７は各比較命令による処理の結果、
条件が成立したか否かを判定するステップ、ステップ８
（ＳＴ８）は条件不成立時の処理ステップ、ステップ９
（ＳＴ９）は条件成立時の処理ステップである。Ｎ種類
の条件判定のいずれを適用するかが、動的に可変に定ま
るため、Ｎ種類の比較命令のいずれかを選択する必要が
ある。その結果、動的ステップ数、プログラムサイズと
も増大することになる。
【０００９】より具体的な一例として３次元コンピュー
タグラフィクス処理における問題点の１つを説明する。
３次元コンピュータグラフィクス処理においては、オブ
ジェクトが置かれた座標空間（モデリング空間）から、
それらを表示するスクリーン上の座標空間への座標変換
の計算が重要なステップとなる。座標計算では、オブジ
ェクトの表面を３角形ポリゴンに分割して、その際に、
３辺のうち１辺を共有した隣り合うポリゴンを連続させ
て、図１２（ａ）に示すようなストリップ型もしくは図
１２（ｂ）に示すようなファン型の形状をしたポリゴン
群として表現することが多い。
タグラフィクス処理における問題点の１つを説明する。
３次元コンピュータグラフィクス処理においては、オブ
ジェクトが置かれた座標空間（モデリング空間）から、
それらを表示するスクリーン上の座標空間への座標変換
の計算が重要なステップとなる。座標計算では、オブジ
ェクトの表面を３角形ポリゴンに分割して、その際に、
３辺のうち１辺を共有した隣り合うポリゴンを連続させ
て、図１２（ａ）に示すようなストリップ型もしくは図
１２（ｂ）に示すようなファン型の形状をしたポリゴン
群として表現することが多い。
【００１０】ここで、図１３（ａ）に示すような３次元
物体画像の表面に設定された１つのポリゴンに関して、
その表示面が表からみたものなのか、それとも裏からみ
たものかを判定するためには、図１３（ｂ）に示すよう
にその３角形の３つの頂点の座標値（ｘ0 、ｙ0 、
ｚ0 ）、（ｘ1 、ｙ1 、ｚ1 ）、（ｘ2 、ｙ2 、ｚ2 ）
を求めてこれらの座標値に関して所定の計算を行う。そ
してその結果の値から表／裏を判定するわけであるが、
ストリップ型ポリゴンの場合はその計算結果が正または
ゼロのとき表と判定され、ファン型の場合は計算結果が
負またはゼロのとき表と判定される。このように、表示
画面の表／裏判定用の１つのプログラムであっても、違
う条件での比較のために比較命令が複数必要になるとい
う問題点がある。
物体画像の表面に設定された１つのポリゴンに関して、
その表示面が表からみたものなのか、それとも裏からみ
たものかを判定するためには、図１３（ｂ）に示すよう
にその３角形の３つの頂点の座標値（ｘ0 、ｙ0 、
ｚ0 ）、（ｘ1 、ｙ1 、ｚ1 ）、（ｘ2 、ｙ2 、ｚ2 ）
を求めてこれらの座標値に関して所定の計算を行う。そ
してその結果の値から表／裏を判定するわけであるが、
ストリップ型ポリゴンの場合はその計算結果が正または
ゼロのとき表と判定され、ファン型の場合は計算結果が
負またはゼロのとき表と判定される。このように、表示
画面の表／裏判定用の１つのプログラムであっても、違
う条件での比較のために比較命令が複数必要になるとい
う問題点がある。
【００１１】本発明はこの問題点に着目し、比較命令の
機能を動的に変更できる手段を提供することを目的とす
る。
機能を動的に変更できる手段を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明は、ソフトウェア
で設定／変更が可能なフラグおよび、そのフラグによっ
て条件コード生成部の動作を制御する手段を設けること
により、課題の解決を図るものである。本発明の第１の
態様は、以下の構成を有する。
で設定／変更が可能なフラグおよび、そのフラグによっ
て条件コード生成部の動作を制御する手段を設けること
により、課題の解決を図るものである。本発明の第１の
態様は、以下の構成を有する。
【００１３】比較対象の１個または複数個のデータおよ
び比較条件を入力して条件コードを出力する条件コード
生成部と、ソフトウェアでその内容を設定可能なフラグ
と、そのフラグが特定の値を表示している場合には条件
コード生成部から出力される条件コードを変更すること
を指示する命令と、その命令が入力された場合に、フラ
グの値に応じて条件コード生成部から出力される条件コ
ードを変更して条件コードレジスタに格納する手段とを
そなえる。
び比較条件を入力して条件コードを出力する条件コード
生成部と、ソフトウェアでその内容を設定可能なフラグ
と、そのフラグが特定の値を表示している場合には条件
コード生成部から出力される条件コードを変更すること
を指示する命令と、その命令が入力された場合に、フラ
グの値に応じて条件コード生成部から出力される条件コ
ードを変更して条件コードレジスタに格納する手段とを
そなえる。
【００１４】本発明の第２の態様は、以下の構成を有す
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なレジスタと、
そのレジスタの値と装置内の別のリソースの値を入力し
てフラグを生成する手段と、そのフラグ生成手段により
生成されるフラグが特定の値を表示している場合には条
件コード生成部から出力される条件コードを変更するこ
とを指示する命令と、その命令が入力された場合に、フ
ラグの値に応じて条件コード生成部から出力される条件
コードを変更して条件コードレジスタに格納する手段と
をそなえる。
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なレジスタと、
そのレジスタの値と装置内の別のリソースの値を入力し
てフラグを生成する手段と、そのフラグ生成手段により
生成されるフラグが特定の値を表示している場合には条
件コード生成部から出力される条件コードを変更するこ
とを指示する命令と、その命令が入力された場合に、フ
ラグの値に応じて条件コード生成部から出力される条件
コードを変更して条件コードレジスタに格納する手段と
をそなえる。
【００１５】本発明の第３の態様は、以下の構成を有す
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なフラグと、そ
のフラグが特定の値を表示している場合には比較条件を
変更することを指示する命令と、その命令が入力された
場合に、フラグの値に応じて条件コード生成部へ入力す
る比較条件を変更する手段とをそなえる。
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なフラグと、そ
のフラグが特定の値を表示している場合には比較条件を
変更することを指示する命令と、その命令が入力された
場合に、フラグの値に応じて条件コード生成部へ入力す
る比較条件を変更する手段とをそなえる。
【００１６】本発明の第４の態様は、以下の構成を有す
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なレジスタと、
そのレジスタの値と装置内の別のリソースの値を入力し
てフラグを生成する手段と、そのフラグ生成手段により
生成されるフラグが特定の値を表示している場合には比
較条件を変更することを指示する命令と、その命令が入
力された場合に、フラグの値に応じて条件コード生成部
へ入力する比較条件を変更する手段とをそなえる。
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なレジスタと、
そのレジスタの値と装置内の別のリソースの値を入力し
てフラグを生成する手段と、そのフラグ生成手段により
生成されるフラグが特定の値を表示している場合には比
較条件を変更することを指示する命令と、その命令が入
力された場合に、フラグの値に応じて条件コード生成部
へ入力する比較条件を変更する手段とをそなえる。
【００１７】本発明の第５の態様は、以下の構成を有す
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なフラグと、そ
のフラグが特定の値を表示している場合には条件コード
生成部から出力される条件コードを変更することを指示
する命令と、その命令が入力された場合に、フラグの値
に応じて条件コード生成部から出力される条件コードを
変更して条件コードレジスタに格納する手段と、少なく
とも、条件コードレジスタへ格納されるべき条件コード
と、フラグの値とから新たなフラグの値を生成し、フラ
グに設定する手段とをそなえる。
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なフラグと、そ
のフラグが特定の値を表示している場合には条件コード
生成部から出力される条件コードを変更することを指示
する命令と、その命令が入力された場合に、フラグの値
に応じて条件コード生成部から出力される条件コードを
変更して条件コードレジスタに格納する手段と、少なく
とも、条件コードレジスタへ格納されるべき条件コード
と、フラグの値とから新たなフラグの値を生成し、フラ
グに設定する手段とをそなえる。
【００１８】本発明の第６の態様は、以下の構成を有す
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なフラグと、そ
のフラグが特定の値を表示している場合には比較条件を
変更することを指示する命令と、その命令が入力された
場合に、フラグの値に応じて条件コード生成部へ入力す
る比較条件を変更する手段と、少なくとも、条件コード
生成部から出力される条件コードと、フラグの値とから
新たなフラグの値を生成し、フラグに設定する手段とを
そなえる。
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なフラグと、そ
のフラグが特定の値を表示している場合には比較条件を
変更することを指示する命令と、その命令が入力された
場合に、フラグの値に応じて条件コード生成部へ入力す
る比較条件を変更する手段と、少なくとも、条件コード
生成部から出力される条件コードと、フラグの値とから
新たなフラグの値を生成し、フラグに設定する手段とを
そなえる。
【００１９】本発明の第７の態様は、以下の構成を有す
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なレジスタと、
そのレジスタの表す条件にもとづいて比較を行うことを
指示する命令と、その命令が入力された場合に、条件コ
ード生成部に入力する比較条件をレジスタの値に置き換
える手段とをそなえる。
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なレジスタと、
そのレジスタの表す条件にもとづいて比較を行うことを
指示する命令と、その命令が入力された場合に、条件コ
ード生成部に入力する比較条件をレジスタの値に置き換
える手段とをそなえる。
【００２０】本発明の第８の態様は、以下の構成を有す
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なレジスタと、
そのレジスタの表す条件にもとづいて比較を行うことを
指示する命令と、その命令が入力された場合に、条件コ
ード生成部に入力する比較条件をレジスタの値に置き換
える手段と、少なくとも、条件コード生成部から出力さ
れる条件コードと、レジスタの値とから新たなレジスタ
の値を生成し、レジスタに設定する手段とをそなえる。
る。比較対象の１個または複数個のデータおよび比較条
件を入力して条件コードを出力する条件コード生成部
と、ソフトウェアでその内容を設定可能なレジスタと、
そのレジスタの表す条件にもとづいて比較を行うことを
指示する命令と、その命令が入力された場合に、条件コ
ード生成部に入力する比較条件をレジスタの値に置き換
える手段と、少なくとも、条件コード生成部から出力さ
れる条件コードと、レジスタの値とから新たなレジスタ
の値を生成し、レジスタに設定する手段とをそなえる。
【００２１】本発明によるフローチャートの例を図１５
に示す。ステップ１（ＳＴ１）は条件の設定を行うステ
ップ（必要な場合に行われるステップ）、ステップ２
（ＳＴ２）は動的に条件を変える比較命令の処理ステッ
プ、ステップ３（ＳＴ３）は条件が成立したか否かを判
定するステップ、ステップ４（ＳＴ４）は条件不成立時
の処理ステップ、ステップ５（ＳＴ５）は条件成立時の
処理ステップである。本発明における図１５の例では、
比較命令が１つで済み、動的ステップ数、プログラムサ
イズとも小さくすることができる。
に示す。ステップ１（ＳＴ１）は条件の設定を行うステ
ップ（必要な場合に行われるステップ）、ステップ２
（ＳＴ２）は動的に条件を変える比較命令の処理ステッ
プ、ステップ３（ＳＴ３）は条件が成立したか否かを判
定するステップ、ステップ４（ＳＴ４）は条件不成立時
の処理ステップ、ステップ５（ＳＴ５）は条件成立時の
処理ステップである。本発明における図１５の例では、
比較命令が１つで済み、動的ステップ数、プログラムサ
イズとも小さくすることができる。
【００２２】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態を説明する。図１は本発明の１実施例を
示す。図１において、１は条件コード生成部、２は命令
デコーダ、３はソフトウェアで設定可能な１ビットのフ
ラグ、４は排他的論理和ゲート、５はセレクタ、ｓ１〜
ｓ８は各種の信号（線）である。
明の実施の形態を説明する。図１は本発明の１実施例を
示す。図１において、１は条件コード生成部、２は命令
デコーダ、３はソフトウェアで設定可能な１ビットのフ
ラグ、４は排他的論理和ゲート、５はセレクタ、ｓ１〜
ｓ８は各種の信号（線）である。
【００２３】命令コードが信号線ｓ５を通じて命令デコ
ーダ２に与えられると、命令デコーダ２は比較条件をデ
コードして信号線ｓ４に出力する。条件コード生成部１
は信号線ｓ１およびｓ２から与えられる２個のオペラン
ドを信号線ｓ４で与えられる条件の下で比較して、条件
が成立したならば「１」を、不成立ならば「０」を、信
号線ｓ３に出力する。ここで、本実施例で使用される比
較命令の中には、「フラグ３の値が「１」の場合に、条
件コードを反転させて設定する比較命令」があり、信号
ｓ７は当該比較命令であるか否かを識別するためにデコ
ーダが出力する信号である。当該比較命令の場合、信号
ｓ７は「１」となり、当該比較命令ではない場合、信号
ｓ７は「０」となる。
ーダ２に与えられると、命令デコーダ２は比較条件をデ
コードして信号線ｓ４に出力する。条件コード生成部１
は信号線ｓ１およびｓ２から与えられる２個のオペラン
ドを信号線ｓ４で与えられる条件の下で比較して、条件
が成立したならば「１」を、不成立ならば「０」を、信
号線ｓ３に出力する。ここで、本実施例で使用される比
較命令の中には、「フラグ３の値が「１」の場合に、条
件コードを反転させて設定する比較命令」があり、信号
ｓ７は当該比較命令であるか否かを識別するためにデコ
ーダが出力する信号である。当該比較命令の場合、信号
ｓ７は「１」となり、当該比較命令ではない場合、信号
ｓ７は「０」となる。
【００２４】信号ｓ７はセレクタ５に対するセレクト信
号となり、信号ｓ７が「０」の場合は、信号ｓ３の値が
セレクタ５の出力信号ｓ８となり、信号ｓ７が「１」の
場合は、排他的論理和ゲート４の出力値がセレクタ５の
出力信号ｓ８となる。セレクタ５の出力信号ｓ８は図示
しない条件コードレジスタに格納される。本実施例で使
用される「フラグ３の値が「１」の場合に、条件コード
を反転させて設定する比較命令」が発行された場合、
（１）フラグ３の値が「１」の場合には条件コード生成
部１で生成された条件コード（信号ｓ３）は排他的論理
和ゲート４により反転され、その結果がセレクタ５を経
由して最終的な条件コード（信号ｓ８）となり、（２）
フラグ３の値が「０」の場合には条件コード生成部１で
生成された条件コード（信号ｓ３）は排他的論理和ゲー
ト４により反転されず、そのままの形でセレクタ５を経
由して最終的な条件コード（信号ｓ８）となる。
号となり、信号ｓ７が「０」の場合は、信号ｓ３の値が
セレクタ５の出力信号ｓ８となり、信号ｓ７が「１」の
場合は、排他的論理和ゲート４の出力値がセレクタ５の
出力信号ｓ８となる。セレクタ５の出力信号ｓ８は図示
しない条件コードレジスタに格納される。本実施例で使
用される「フラグ３の値が「１」の場合に、条件コード
を反転させて設定する比較命令」が発行された場合、
（１）フラグ３の値が「１」の場合には条件コード生成
部１で生成された条件コード（信号ｓ３）は排他的論理
和ゲート４により反転され、その結果がセレクタ５を経
由して最終的な条件コード（信号ｓ８）となり、（２）
フラグ３の値が「０」の場合には条件コード生成部１で
生成された条件コード（信号ｓ３）は排他的論理和ゲー
ト４により反転されず、そのままの形でセレクタ５を経
由して最終的な条件コード（信号ｓ８）となる。
【００２５】図２は本発明の他の実施例を示す。図２に
おいて、１は条件コード生成部、２は命令デコーダ、４
は排他的論理和ゲート、５はセレクタ、６はソフトウェ
アで設定可能なレジスタ、７は論理回路、ｓ１〜ｓ９は
各種の信号（線）である。図１に示す前述した実施例と
の相違は、図１のフラグ３の代わりに、ソフトウェアで
設定可能なレジスタ６と論理回路７が設けられているこ
と、および比較命令の１つとして「レジスタ６の内容で
定まる条件が成立している場合に、条件コードを反転さ
せて設定する比較命令」が用意されていることである。
おいて、１は条件コード生成部、２は命令デコーダ、４
は排他的論理和ゲート、５はセレクタ、６はソフトウェ
アで設定可能なレジスタ、７は論理回路、ｓ１〜ｓ９は
各種の信号（線）である。図１に示す前述した実施例と
の相違は、図１のフラグ３の代わりに、ソフトウェアで
設定可能なレジスタ６と論理回路７が設けられているこ
と、および比較命令の１つとして「レジスタ６の内容で
定まる条件が成立している場合に、条件コードを反転さ
せて設定する比較命令」が用意されていることである。
【００２６】信号ｓ７は当該比較命令であるか否かを識
別するためにデコーダが出力する信号である。当該比較
命令の場合、信号ｓ７は「１」となり、当該比較命令で
はない場合、信号ｓ７は「０」となる。レジスタ６の内
容で定まる条件をここでは具体的に定めないが、例えば
特定のレジスタ、あるいはレジスタ群の値がある条件を
満たしている、というようなものである。論理回路７は
レジスタ６の内容で定まる条件の成立をチェックする回
路であり、条件成立ならば信号線ｓ６に「１」が、条件
不成立ならば信号線ｓ６に「０」が出力される。信号線
ｓ９は、論理回路７が行う条件判定に必要な資源（リソ
ース）がレジスタ６以外に必要な場合に、それらを読み
込むための信号線である。
別するためにデコーダが出力する信号である。当該比較
命令の場合、信号ｓ７は「１」となり、当該比較命令で
はない場合、信号ｓ７は「０」となる。レジスタ６の内
容で定まる条件をここでは具体的に定めないが、例えば
特定のレジスタ、あるいはレジスタ群の値がある条件を
満たしている、というようなものである。論理回路７は
レジスタ６の内容で定まる条件の成立をチェックする回
路であり、条件成立ならば信号線ｓ６に「１」が、条件
不成立ならば信号線ｓ６に「０」が出力される。信号線
ｓ９は、論理回路７が行う条件判定に必要な資源（リソ
ース）がレジスタ６以外に必要な場合に、それらを読み
込むための信号線である。
【００２７】図２の実施例におけるその他の部分の構成
および動作は、図１の実施例と同様である。すなわち、
信号ｓ７はセレクタ５に対するセレクト信号となり、信
号ｓ７が「０」の場合は、信号ｓ３の値がセレクタ５の
出力信号ｓ８となり、信号ｓ７が「１」の場合は、排他
的論理和ゲート４の出力値がセレクタ５の出力信号ｓ８
となる。セレクタ５の出力信号ｓ８は図示しない条件コ
ードレジスタに格納される。
および動作は、図１の実施例と同様である。すなわち、
信号ｓ７はセレクタ５に対するセレクト信号となり、信
号ｓ７が「０」の場合は、信号ｓ３の値がセレクタ５の
出力信号ｓ８となり、信号ｓ７が「１」の場合は、排他
的論理和ゲート４の出力値がセレクタ５の出力信号ｓ８
となる。セレクタ５の出力信号ｓ８は図示しない条件コ
ードレジスタに格納される。
【００２８】本実施例で使用される「レジスタ６の内容
で定まる条件が成立している場合に、条件コードを反転
させて設定する比較命令」が発行された場合、（１）レ
ジスタ６の内容で定まる条件が成立している場合には条
件コード生成部１で生成された条件コード（信号ｓ３）
は排他的論理和ゲート４により反転され、その結果がセ
レクタ５を経由して最終的な条件コード（信号ｓ８）と
なり、（２）レジスタ６の内容で定まる条件が成立して
いない場合には条件コード生成部１で生成された条件コ
ード（信号ｓ３）は排他的論理和ゲート４により反転さ
れず、そのままの形でセレクタ５を経由して最終的な条
件コード（信号ｓ８）となる。
で定まる条件が成立している場合に、条件コードを反転
させて設定する比較命令」が発行された場合、（１）レ
ジスタ６の内容で定まる条件が成立している場合には条
件コード生成部１で生成された条件コード（信号ｓ３）
は排他的論理和ゲート４により反転され、その結果がセ
レクタ５を経由して最終的な条件コード（信号ｓ８）と
なり、（２）レジスタ６の内容で定まる条件が成立して
いない場合には条件コード生成部１で生成された条件コ
ード（信号ｓ３）は排他的論理和ゲート４により反転さ
れず、そのままの形でセレクタ５を経由して最終的な条
件コード（信号ｓ８）となる。
【００２９】図３は本発明の他の実施例を示す。図３に
おいて、１は条件コード生成部、２は命令デコーダ、３
はソフトウェアで設定可能な１ビットのフラグ、８は論
理回路、ｓ１〜ｓ６およびｓ４’は各種の信号（線）で
ある。図１に示す実施例との相違は、フラグ３の値と信
号ｓ４が論理回路８に入力され、論理回路８の出力が信
号ｓ４の代わりにｓ４’として条件コード生成部１に入
力されていること、および条件コード生成部１の出力が
そのまま最終的な条件コードとなることである。
おいて、１は条件コード生成部、２は命令デコーダ、３
はソフトウェアで設定可能な１ビットのフラグ、８は論
理回路、ｓ１〜ｓ６およびｓ４’は各種の信号（線）で
ある。図１に示す実施例との相違は、フラグ３の値と信
号ｓ４が論理回路８に入力され、論理回路８の出力が信
号ｓ４の代わりにｓ４’として条件コード生成部１に入
力されていること、および条件コード生成部１の出力が
そのまま最終的な条件コードとなることである。
【００３０】本実施例では、比較命令の１つとして「フ
ラグ３の値が「１」の場合に、比較条件を変化させる比
較命令」が用意されている。この比較命令の用途の典型
的な例としては、比較するデータの大小関係の逆転（す
なわち、条件ＧＴとＬＴ、ＧＥとＬＥを入れ換える）な
どが考えられる。本実施例の上記比較命令が実行される
際には、フラグ３が「１」の場合に、信号Ｓ４が比較条
件の変化に応じた値に論理回路８によって変換され、信
号ｓ４’として出力されることになる。
ラグ３の値が「１」の場合に、比較条件を変化させる比
較命令」が用意されている。この比較命令の用途の典型
的な例としては、比較するデータの大小関係の逆転（す
なわち、条件ＧＴとＬＴ、ＧＥとＬＥを入れ換える）な
どが考えられる。本実施例の上記比較命令が実行される
際には、フラグ３が「１」の場合に、信号Ｓ４が比較条
件の変化に応じた値に論理回路８によって変換され、信
号ｓ４’として出力されることになる。
【００３１】なお、条件コード生成部１の動作は図１の
実施例の場合と同様である。図４は本発明の他の実施例
を示す。図４において、１は条件コード生成部、２は命
令デコーダ、６はソフトウェアで設定可能なレジスタ、
７は論理回路、８は論理回路、ｓ１〜ｓ６、ｓ４’、ｓ
９は各種の信号（線）である。
実施例の場合と同様である。図４は本発明の他の実施例
を示す。図４において、１は条件コード生成部、２は命
令デコーダ、６はソフトウェアで設定可能なレジスタ、
７は論理回路、８は論理回路、ｓ１〜ｓ６、ｓ４’、ｓ
９は各種の信号（線）である。
【００３２】前述した図２の実施例において、図１の実
施例のフラグ３を、レジスタ６と論理回路７の組合せに
置き換えたのと同様に、図４の本実施例は、図３の実施
例のフラグ３を、レジスタ６と論理回路７の組合せに置
き換えたものである。図４の本実施例では、比較命令の
１つとして「レジスタ６の内容で定まる条件が成立して
いる場合に比較条件を変化させる比較命令」が用意され
ている。図３の実施例の動作との相違は、図３ではフラ
グ３の値が論理回路８に入力されているが、図４では論
理回路７の出力が論理回路８に入力されていることだけ
であり、それ以外の図４の動作は図３の動作と同様であ
る。
施例のフラグ３を、レジスタ６と論理回路７の組合せに
置き換えたのと同様に、図４の本実施例は、図３の実施
例のフラグ３を、レジスタ６と論理回路７の組合せに置
き換えたものである。図４の本実施例では、比較命令の
１つとして「レジスタ６の内容で定まる条件が成立して
いる場合に比較条件を変化させる比較命令」が用意され
ている。図３の実施例の動作との相違は、図３ではフラ
グ３の値が論理回路８に入力されているが、図４では論
理回路７の出力が論理回路８に入力されていることだけ
であり、それ以外の図４の動作は図３の動作と同様であ
る。
【００３３】図５は本発明の他の実施例を示す。図５に
おいて、１は条件コード生成部、２は命令デコーダ、３
はソフトウェアで設定可能な１ビットのフラグ、４は排
他的論理和ゲート、５はセレクタ、９は論理回路、ｓ１
〜ｓ８、ｓ１０は各種の信号（線）である。図５におい
て、論理回路９および論理回路９への入力信号線、論理
回路９からの出力信号線を除いた部分の構成は、図１の
実施例と同一であり、図１の実施例と同じ動作を実行す
る。
おいて、１は条件コード生成部、２は命令デコーダ、３
はソフトウェアで設定可能な１ビットのフラグ、４は排
他的論理和ゲート、５はセレクタ、９は論理回路、ｓ１
〜ｓ８、ｓ１０は各種の信号（線）である。図５におい
て、論理回路９および論理回路９への入力信号線、論理
回路９からの出力信号線を除いた部分の構成は、図１の
実施例と同一であり、図１の実施例と同じ動作を実行す
る。
【００３４】図１の実施例との相違点は、フラグ３の値
を動的に変更する回路を付加したことである。フラグ３
の変更値は、論理回路９で計算される。論理回路９への
入力には少なくともフラグ３自身の値、最終的に生成さ
れる条件コードｓ８があり、それ以外に装置内の他のリ
ソースからの入力があってもよい。図５では、他のリソ
ースからの入力を信号ｓ１０で表している。
を動的に変更する回路を付加したことである。フラグ３
の変更値は、論理回路９で計算される。論理回路９への
入力には少なくともフラグ３自身の値、最終的に生成さ
れる条件コードｓ８があり、それ以外に装置内の他のリ
ソースからの入力があってもよい。図５では、他のリソ
ースからの入力を信号ｓ１０で表している。
【００３５】このように構成することにより、フラグ３
の値を動的に変更することが可能となる。図６は本発明
の他の実施例を示す。図６において、１は条件コード生
成部、２は命令デコーダ、３はソフトウェアで設定可能
な１ビットのフラグ、８は論理回路、９は論理回路、ｓ
１〜ｓ６およびｓ４’、ｓ１０は各種の信号（線）であ
る。
の値を動的に変更することが可能となる。図６は本発明
の他の実施例を示す。図６において、１は条件コード生
成部、２は命令デコーダ、３はソフトウェアで設定可能
な１ビットのフラグ、８は論理回路、９は論理回路、ｓ
１〜ｓ６およびｓ４’、ｓ１０は各種の信号（線）であ
る。
【００３６】図６において、論理回路９および論理回路
９への入力信号線、論理回路９からの出力信号線を除い
た部分の構成は、図３の実施例と同一であり、図３の実
施例と同じ動作を実行する。図３の実施例との相違点
は、フラグ３の値を動的に変更する回路を付加したこと
である。フラグ３の変更値は、論理回路９で計算され
る。論理回路９への入力には少なくともフラグ３自身の
値、条件コード生成部１の出力である条件コードｓ３が
あり、それ以外に装置内の他のリソースからの入力があ
ってもよい。図６では、他のリソースからの入力を信号
ｓ１０で表している。
９への入力信号線、論理回路９からの出力信号線を除い
た部分の構成は、図３の実施例と同一であり、図３の実
施例と同じ動作を実行する。図３の実施例との相違点
は、フラグ３の値を動的に変更する回路を付加したこと
である。フラグ３の変更値は、論理回路９で計算され
る。論理回路９への入力には少なくともフラグ３自身の
値、条件コード生成部１の出力である条件コードｓ３が
あり、それ以外に装置内の他のリソースからの入力があ
ってもよい。図６では、他のリソースからの入力を信号
ｓ１０で表している。
【００３７】このように構成することにより、フラグ３
の値を動的に変更することが可能となり、例えば、「１
回実行される度に比較条件がＬＴとＧＴの交互に置き換
わる命令」が実現できる。図７は本発明の他の実施例を
示す。図７において、１は条件コード生成部、２は命令
デコーダ、１０はソフトウェアで設定可能なレジスタ、
１１はセレクタ、ｓ１〜ｓ５、ｓ４’、ｓ１１は各種の
信号（線）である。
の値を動的に変更することが可能となり、例えば、「１
回実行される度に比較条件がＬＴとＧＴの交互に置き換
わる命令」が実現できる。図７は本発明の他の実施例を
示す。図７において、１は条件コード生成部、２は命令
デコーダ、１０はソフトウェアで設定可能なレジスタ、
１１はセレクタ、ｓ１〜ｓ５、ｓ４’、ｓ１１は各種の
信号（線）である。
【００３８】図７に示す本実施例では、比較命令の１つ
として「レジスタ１０に設定された値で定まる比較を行
う比較命令」が用意されている。すなわち、従来は命令
コード中に存在した、ＬＴ，ＧＴ，ＥＱ等を指定するパ
ターンをソフトウェアでレジスタ１０に設定して、動的
に比較条件を変更できるようにしたものである。上記命
令をデコードすると、命令デコーダ２からの信号線ｓ１
１が「１」となり、命令デコーダ２からの通常の比較条
件を表す信号線ｓ４の代わりにレジスタ１０の内容がセ
レクタ１１により選択され、比較条件信号ｓ４’となっ
て条件コード生成部１に入力される。
として「レジスタ１０に設定された値で定まる比較を行
う比較命令」が用意されている。すなわち、従来は命令
コード中に存在した、ＬＴ，ＧＴ，ＥＱ等を指定するパ
ターンをソフトウェアでレジスタ１０に設定して、動的
に比較条件を変更できるようにしたものである。上記命
令をデコードすると、命令デコーダ２からの信号線ｓ１
１が「１」となり、命令デコーダ２からの通常の比較条
件を表す信号線ｓ４の代わりにレジスタ１０の内容がセ
レクタ１１により選択され、比較条件信号ｓ４’となっ
て条件コード生成部１に入力される。
【００３９】図８は本発明の他の実施例を示す。図８に
おいて、１は条件コード生成部、２は命令デコーダ、９
は論理回路、１０はソフトウェアで設定可能なレジス
タ、１１はセレクタ、ｓ１〜ｓ５、ｓ４’、ｓ１０、ｓ
１１は各種の信号（線）である。図８において、論理回
路９および論理回路９への入力信号線、論理回路９から
の出力信号線を除いた部分の構成は、図７の実施例と同
一であり、図７の実施例と同じ動作を実行する。
おいて、１は条件コード生成部、２は命令デコーダ、９
は論理回路、１０はソフトウェアで設定可能なレジス
タ、１１はセレクタ、ｓ１〜ｓ５、ｓ４’、ｓ１０、ｓ
１１は各種の信号（線）である。図８において、論理回
路９および論理回路９への入力信号線、論理回路９から
の出力信号線を除いた部分の構成は、図７の実施例と同
一であり、図７の実施例と同じ動作を実行する。
【００４０】図７の実施例との相違点は、レジスタ１０
の値を動的に変更する回路を付加したことである。レジ
スタ１０の変更値は、論理回路９で計算される。論理回
路９への入力には少なくともレジスタ１０自身の値、条
件コード生成部１の出力である条件コードｓ３があり、
それ以外に装置内の他のリソースからの入力があっても
よい。図８では、他のリソースからの入力を信号ｓ１０
で表している。
の値を動的に変更する回路を付加したことである。レジ
スタ１０の変更値は、論理回路９で計算される。論理回
路９への入力には少なくともレジスタ１０自身の値、条
件コード生成部１の出力である条件コードｓ３があり、
それ以外に装置内の他のリソースからの入力があっても
よい。図８では、他のリソースからの入力を信号ｓ１０
で表している。
【００４１】このように構成することにより、レジスタ
１０の値を動的に変更することが可能となる。
１０の値を動的に変更することが可能となる。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
比較命令の機能を動的に変更できるようにしたので、プ
ログラムステップ中における比較命令自体の数を減少さ
せることが可能となり、それによりプログラムステップ
数の減少が図れ、処理の高速化に寄与するという顕著な
効果が得られる。
比較命令の機能を動的に変更できるようにしたので、プ
ログラムステップ中における比較命令自体の数を減少さ
せることが可能となり、それによりプログラムステップ
数の減少が図れ、処理の高速化に寄与するという顕著な
効果が得られる。
【図１】本発明の１実施例を示す図である。
【図２】本発明の他の実施例を示す図である。
【図３】本発明の他の実施例を示す図である。
【図４】本発明の他の実施例を示す図である。
【図５】本発明の他の実施例を示す図である。
【図６】本発明の他の実施例を示す図である。
【図７】本発明の他の実施例を示す図である。
【図８】本発明の他の実施例を示す図である。
【図９】従来の回路構成を示す図である。
【図１０】２個のオペランドの比較条件の一例を示す図
である。
である。
【図１１】１個のオペランドの比較条件の一例を示す図
である。
である。
【図１２】３次元コンピュータグラフィクス処理におけ
る問題点を説明するための図である。
る問題点を説明するための図である。
【図１３】３次元コンピュータグラフィクス処理におけ
る問題点を説明するための図である。
る問題点を説明するための図である。
【図１４】従来技術によるフローチャートの例を示す図
である。
である。
【図１５】本発明によるフローチャートの例を示す図で
ある。
ある。
１ 条件コード生成部 ２ 命令デコーダ ３ フラグ ４ 排他的論理和ゲート ５ セレクタ
Claims (8)
- 【請求項１】 比較対象の１個または複数個のデータお
よび比較条件を入力して条件コードを出力する条件コー
ド生成部と、 ソフトウェアでその内容を設定可能なフラグと、 前記フラグが特定の値を表示している場合には前記条件
コード生成部から出力される条件コードを変更すること
を指示する命令と、 前記命令が入力された場合に、前記フラグの値に応じて
前記条件コード生成部から出力される条件コードを変更
して条件コードレジスタに格納する手段とをそなえたこ
とを特徴とするデータ処理装置。 - 【請求項２】 比較対象の１個または複数個のデータお
よび比較条件を入力して条件コードを出力する条件コー
ド生成部と、 ソフトウェアでその内容を設定可能なレジスタと、 前記レジスタの値と装置内の別のリソースの値を入力し
てフラグを生成する手段と、 前記フラグ生成手段により生成されるフラグが特定の値
を表示している場合には前記条件コード生成部から出力
される条件コードを変更することを指示する命令と、 前記命令が入力された場合に、前記フラグの値に応じて
前記条件コード生成部から出力される条件コードを変更
して条件コードレジスタに格納する手段とをそなえたこ
とを特徴とするデータ処理装置。 - 【請求項３】 比較対象の１個または複数個のデータお
よび比較条件を入力して条件コードを出力する条件コー
ド生成部と、 ソフトウェアでその内容を設定可能なフラグと、 前記フラグが特定の値を表示している場合には比較条件
を変更することを指示する命令と、 前記命令が入力された場合に、前記フラグの値に応じて
前記条件コード生成部へ入力する比較条件を変更する手
段とをそなえたことを特徴とするデータ処理装置。 - 【請求項４】 比較対象の１個または複数個のデータお
よび比較条件を入力して条件コードを出力する条件コー
ド生成部と、 ソフトウェアでその内容を設定可能なレジスタと、 前記レジスタの値と装置内の別のリソースの値を入力し
てフラグを生成する手段と、 前記フラグ生成手段により生成されるフラグが特定の値
を表示している場合には比較条件を変更することを指示
する命令と、 前記命令が入力された場合に、前記フラグの値に応じて
前記条件コード生成部へ入力する比較条件を変更する手
段とをそなえたことを特徴とするデータ処理装置。 - 【請求項５】 比較対象の１個または複数個のデータお
よび比較条件を入力して条件コードを出力する条件コー
ド生成部と、 ソフトウェアでその内容を設定可能なフラグと、 前記フラグが特定の値を表示している場合には前記条件
コード生成部から出力される条件コードを変更すること
を指示する命令と、 前記命令が入力された場合に、前記フラグの値に応じて
前記条件コード生成部から出力される条件コードを変更
して条件コードレジスタに格納する手段と、 少なくとも、前記条件コードレジスタへ格納されるべき
条件コードと、前記フラグの値とから新たなフラグの値
を生成し、前記フラグに設定する手段とをそなえたこと
を特徴とするデータ処理装置。 - 【請求項６】 比較対象の１個または複数個のデータお
よび比較条件を入力して条件コードを出力する条件コー
ド生成部と、 ソフトウェアでその内容を設定可能なフラグと、 前記フラグが特定の値を表示している場合には比較条件
を変更することを指示する命令と、 前記命令が入力された場合に、前記フラグの値に応じて
前記条件コード生成部へ入力する比較条件を変更する手
段と、 少なくとも、前記条件コード生成部から出力される条件
コードと、前記フラグの値とから新たなフラグの値を生
成し、前記フラグに設定する手段とをそなえたことを特
徴とするデータ処理装置。 - 【請求項７】 比較対象の１個または複数個のデータお
よび比較条件を入力して条件コードを出力する条件コー
ド生成部と、 ソフトウェアでその内容を設定可能なレジスタと、 前記レジスタの表す条件にもとづいて比較を行うことを
指示する命令と、 前記命令が入力された場合に、前記条件コード生成部に
入力する比較条件を前記レジスタの値に置き換える手段
とをそなえたことを特徴とするデータ処理装置。 - 【請求項８】 比較対象の１個または複数個のデータお
よび比較条件を入力して条件コードを出力する条件コー
ド生成部と、 ソフトウェアでその内容を設定可能なレジスタと、 前記レジスタの表す条件にもとづいて比較を行うことを
指示する命令と、 前記命令が入力された場合に、前記条件コード生成部に
入力する比較条件を前記レジスタの値に置き換える手段
と、 少なくとも、前記条件コード生成部から出力される条件
コードと、前記レジスタの値とから新たなレジスタの値
を生成し、前記レジスタに設定する手段とをそなえたこ
とを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246836A JPH1185509A (ja) | 1997-09-11 | 1997-09-11 | 動的に条件を変更する比較命令を有するデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246836A JPH1185509A (ja) | 1997-09-11 | 1997-09-11 | 動的に条件を変更する比較命令を有するデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185509A true JPH1185509A (ja) | 1999-03-30 |
Family
ID=17154426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9246836A Withdrawn JPH1185509A (ja) | 1997-09-11 | 1997-09-11 | 動的に条件を変更する比較命令を有するデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185509A (ja) |
-
1997
- 1997-09-11 JP JP9246836A patent/JPH1185509A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5657671B2 (ja) | テセレーションエンジン及びそのアプリケーション | |
| US20040008201A1 (en) | Method and system for providing a flexible and efficient processor for use in graphics processing | |
| US6166743A (en) | Method and system for improved z-test during image rendering | |
| EP3465606B1 (en) | Per-shader preamble for graphics processing | |
| CN101261729B (zh) | 在分布式图形处理单元内管理多重执行绪的系统与方法 | |
| JP2883784B2 (ja) | マイクロコンピュータ | |
| JPH07501639A (ja) | ピクセル変更ユニット | |
| EP0909415B1 (en) | Method and apparatus for performing an operation multiple times in response to a single instruction | |
| US7821521B2 (en) | Methods and systems for legacy graphics emulation | |
| WO1997034224A9 (en) | Method and apparatus for performing an operation multiple times in response to a single instruction | |
| US8558833B1 (en) | System and method for symmetric parameterization of independently tessellated patches | |
| US6470440B1 (en) | Vector compare and maximum/minimum generation apparatus and method therefor | |
| US5966142A (en) | Optimized FIFO memory | |
| US20200090397A1 (en) | Variable precision computing system | |
| US6298365B1 (en) | Method and system for bounds comparator | |
| US6499046B1 (en) | Saturation detection apparatus and method therefor | |
| JP4637640B2 (ja) | 図形描画装置 | |
| US20050154773A1 (en) | Data processing apparatus and method for performing data processing operations on floating point data elements | |
| JPH07295787A (ja) | 演算処理装置 | |
| JP2565495B2 (ja) | デ−タ処理システム | |
| US5999200A (en) | Method and apparatus for automatically controlling the destination of a graphics command in a register file | |
| JPH04291685A (ja) | クリップ・テスタ回路及びクリップ・テスト方法 | |
| US20230377265A1 (en) | Systems for Efficiently Rendering Vector Objects | |
| JPH1185509A (ja) | 動的に条件を変更する比較命令を有するデータ処理装置 | |
| JPH10293853A (ja) | クリップ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |