JPH1185708A - ソフトウェアの同期実行方法 - Google Patents
ソフトウェアの同期実行方法Info
- Publication number
- JPH1185708A JPH1185708A JP9247031A JP24703197A JPH1185708A JP H1185708 A JPH1185708 A JP H1185708A JP 9247031 A JP9247031 A JP 9247031A JP 24703197 A JP24703197 A JP 24703197A JP H1185708 A JPH1185708 A JP H1185708A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- rtc
- synchronization
- counter
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 リアルタイムクロックに同期してデータの授
受が行われ、かつ、データ授受が高速に実行されるマル
チプロセッサーシステムのソフトウェア同期実行方法を
提供する。 【解決手段】 複数のＣＰＵシステム１、２、３に入力
するリアルタイムクロックＲＴＣ５と、これに同期して
システム内部で発生する周期の短いクロックを有し、短
いクロックの割込みに同期してセマフォビットによる共
通メモリー４の書き込みおよび読み出しを行うものであ
る。
受が行われ、かつ、データ授受が高速に実行されるマル
チプロセッサーシステムのソフトウェア同期実行方法を
提供する。 【解決手段】 複数のＣＰＵシステム１、２、３に入力
するリアルタイムクロックＲＴＣ５と、これに同期して
システム内部で発生する周期の短いクロックを有し、短
いクロックの割込みに同期してセマフォビットによる共
通メモリー４の書き込みおよび読み出しを行うものであ
る。
Description
【０００１】本発明は、マルチプロセッサー方式で構成
されるプログラマブルコントローラの共通ＲＡＭのアク
セス方式に関する。
されるプログラマブルコントローラの共通ＲＡＭのアク
セス方式に関する。
【０００２】
【従来の技術】従来、共通ＲＡＭを用いたシステムでは
共通ＲＡＭにデータを書込んだ後に、転送先のＣＰＵに
割込みをかけデータの取込みを促していた。又は、リア
ルタイムクロック（以下、「／ＲＴＣ」と言う。）に同
期してデータの授受を行うといった手法がとられてい
た。／ＲＴＣの単独同期による処理は安定な動作が可能
である反面、低速度のために転送の遅れが大きいので、
高速処理が要求される分散システムによるマルチＣＰＵ
方式のプログラマブルコントローラ等においては問題が
あったため、従来より／ＲＴＣに同期してシステム内で
周期の短い高速のクロックを生成し、高速化する試みは
各種提案されている。図５はそうした従来のクロック高
速化の提案の一つであり、出願人本人による特開平７−
５６８６２号の「マルチプロセッサシステムの同期化方
式」におけるカウンタ同期回路のブロック図である。カ
ウンタ１０は＊ＲＴＣよりも高速で周期の短いクロック
パルスＣＰをカウントし、オーバーフローするとＲＣピ
ンから割込み信号＊ＩＮＴＬを出力する。一方、ＣＰＵ
のリアルタイムクロックによる周期Ｔ１０の割込み信号
＊ＲＴＣがカウンターのロードピンＬＤに入力して、カ
ウンタ１０のカウント値を０にプリセットすると共に、
割込み信号としてバス上へ送出される。従って、カウン
ター１０はオーバーフローとプリセットを交互に繰り返
し、所定周期Ｔ２の速い割込み信号＊ＩＮＴＬを生成す
る。この割込み信号＊ＲＴＣの周期Ｔ１０と、割込み信
号＊ＩＮＴＬの周期Ｔ２０との周期比は、図６に示すよ
うにＴ１０／Ｔ２０＝整数値Ｎに等しくなるように予め
設定されているから、割込み信号＊ＩＮＴＬのＮ周期に
一度の割合で割込み信号＊ＲＴＣと＊ＩＮＴＬが同時に
出力することになるはずである。ところが、実際には２
つの割込み信号が同時に出力する同期化周期の期間に２
つの割込み信号の間にしばしば図（Ｂ）のような＊ＲＴ
Ｃと＊ＩＮＴＬに位相ずれが発生することが起こり、割
込み信号が２つ現れるいわゆる二重割込みが発生してし
まった。これを避けるために、例えば、＊ＲＴＣの周期
Ｔ１０が８ｍｓで割込み信号＊ＩＮＴＬの周期Ｔ２０は
これを内挿する２ｍｓとすると、割込み信号＊ＲＴＣの
パルス幅を４μｓ程度にパルス幅調整回路３０により拡
張している。
共通ＲＡＭにデータを書込んだ後に、転送先のＣＰＵに
割込みをかけデータの取込みを促していた。又は、リア
ルタイムクロック（以下、「／ＲＴＣ」と言う。）に同
期してデータの授受を行うといった手法がとられてい
た。／ＲＴＣの単独同期による処理は安定な動作が可能
である反面、低速度のために転送の遅れが大きいので、
高速処理が要求される分散システムによるマルチＣＰＵ
方式のプログラマブルコントローラ等においては問題が
あったため、従来より／ＲＴＣに同期してシステム内で
周期の短い高速のクロックを生成し、高速化する試みは
各種提案されている。図５はそうした従来のクロック高
速化の提案の一つであり、出願人本人による特開平７−
５６８６２号の「マルチプロセッサシステムの同期化方
式」におけるカウンタ同期回路のブロック図である。カ
ウンタ１０は＊ＲＴＣよりも高速で周期の短いクロック
パルスＣＰをカウントし、オーバーフローするとＲＣピ
ンから割込み信号＊ＩＮＴＬを出力する。一方、ＣＰＵ
のリアルタイムクロックによる周期Ｔ１０の割込み信号
＊ＲＴＣがカウンターのロードピンＬＤに入力して、カ
ウンタ１０のカウント値を０にプリセットすると共に、
割込み信号としてバス上へ送出される。従って、カウン
ター１０はオーバーフローとプリセットを交互に繰り返
し、所定周期Ｔ２の速い割込み信号＊ＩＮＴＬを生成す
る。この割込み信号＊ＲＴＣの周期Ｔ１０と、割込み信
号＊ＩＮＴＬの周期Ｔ２０との周期比は、図６に示すよ
うにＴ１０／Ｔ２０＝整数値Ｎに等しくなるように予め
設定されているから、割込み信号＊ＩＮＴＬのＮ周期に
一度の割合で割込み信号＊ＲＴＣと＊ＩＮＴＬが同時に
出力することになるはずである。ところが、実際には２
つの割込み信号が同時に出力する同期化周期の期間に２
つの割込み信号の間にしばしば図（Ｂ）のような＊ＲＴ
Ｃと＊ＩＮＴＬに位相ずれが発生することが起こり、割
込み信号が２つ現れるいわゆる二重割込みが発生してし
まった。これを避けるために、例えば、＊ＲＴＣの周期
Ｔ１０が８ｍｓで割込み信号＊ＩＮＴＬの周期Ｔ２０は
これを内挿する２ｍｓとすると、割込み信号＊ＲＴＣの
パルス幅を４μｓ程度にパルス幅調整回路３０により拡
張している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、前者の共通ＲＡＭにデータを書込んだ後に転
送先のＣＰＵに割込みをかけデータの取込みを促す方式
では、割込みの発生がランダムになり処理が乱れてバグ
の発生が起こったり、実行処理の推測制御も不可能であ
るという問題があった。また、後者の場合は割込み信号
＊ＩＮＴＬの高速化も周期が２ｍｓ程度では共通ＲＡＭ
のセマフォ処理等の対応には不十分であり、二重割込み
を避けるため二つの信号の周期比Ｔ１０／Ｔ２０より、
その都度信号＊ＲＴＣのパルス幅を演算して調整すると
いうのも、回路が複雑になり手間がかかるという問題が
あった。そこで、本発明は、ＣＰＵのリアルタイムクロ
ック／ＲＴＣに同期して共通ＲＡＭのデータ授受が行わ
れるようにシステムを単純化してバグの発生を抑え、信
頼性の高い同期方式によつてソフトの実行タイミングを
適確に捉えることができるソフトウェアーの同期実行方
法を提供することを目的としている。
来例では、前者の共通ＲＡＭにデータを書込んだ後に転
送先のＣＰＵに割込みをかけデータの取込みを促す方式
では、割込みの発生がランダムになり処理が乱れてバグ
の発生が起こったり、実行処理の推測制御も不可能であ
るという問題があった。また、後者の場合は割込み信号
＊ＩＮＴＬの高速化も周期が２ｍｓ程度では共通ＲＡＭ
のセマフォ処理等の対応には不十分であり、二重割込み
を避けるため二つの信号の周期比Ｔ１０／Ｔ２０より、
その都度信号＊ＲＴＣのパルス幅を演算して調整すると
いうのも、回路が複雑になり手間がかかるという問題が
あった。そこで、本発明は、ＣＰＵのリアルタイムクロ
ック／ＲＴＣに同期して共通ＲＡＭのデータ授受が行わ
れるようにシステムを単純化してバグの発生を抑え、信
頼性の高い同期方式によつてソフトの実行タイミングを
適確に捉えることができるソフトウェアーの同期実行方
法を提供することを目的としている。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、複数のＣＰＵシステムに
入力するリアルタイムクロックＲＴＣと、これに同期し
て前記各ＣＰＵシステム内部で発生する周期の短いクロ
ックとを有し、前記短いクロックの割込みに同期して共
通メモリーの書き込みおよび読み出しを行うことを特徴
としている。また、請求項２に記載の発明は、前記ソフ
トウェアの同期実行方法において、前記周期の短いクロ
ックの割込み時にセマフォを立て通常のプログラムでこ
れを確認して事後の処理を実行することにより複数のＣ
ＰＵの同期を可能にすることを特徴としている。また、
請求項３に記載の発明は、前記ソフトウェアの同期実行
方法において、前記リアルタイムクロックＲＴＣを同期
のためカウンターにロードする際に、ロードするデータ
はカウンターの中間的な値とし、前記カウンターのオー
バーフローの値は前記リアルタイムクロックＲＴＣに同
期して発生する周期の短いクロックを含むことを特徴と
している。上記構成によれば、／ＲＴＣによるデータの
転送よりも高速の転送が可能で／ＲＴＣに同期したクロ
ックを各ＣＰＵモジュール内部で作成して、この短周期
のクロックでＣＰＵに対して割込みを発生し割込みに同
期してデータの転送を行うことにより、マルチプロセッ
サシステムの高速処理が必要とされるＲＡＭセマフォの
操作も、信頼性の高い同期処理によって支障なく遂行可
能になり、二重割込みの発生も避けることができる。
め、請求項１に記載の発明は、複数のＣＰＵシステムに
入力するリアルタイムクロックＲＴＣと、これに同期し
て前記各ＣＰＵシステム内部で発生する周期の短いクロ
ックとを有し、前記短いクロックの割込みに同期して共
通メモリーの書き込みおよび読み出しを行うことを特徴
としている。また、請求項２に記載の発明は、前記ソフ
トウェアの同期実行方法において、前記周期の短いクロ
ックの割込み時にセマフォを立て通常のプログラムでこ
れを確認して事後の処理を実行することにより複数のＣ
ＰＵの同期を可能にすることを特徴としている。また、
請求項３に記載の発明は、前記ソフトウェアの同期実行
方法において、前記リアルタイムクロックＲＴＣを同期
のためカウンターにロードする際に、ロードするデータ
はカウンターの中間的な値とし、前記カウンターのオー
バーフローの値は前記リアルタイムクロックＲＴＣに同
期して発生する周期の短いクロックを含むことを特徴と
している。上記構成によれば、／ＲＴＣによるデータの
転送よりも高速の転送が可能で／ＲＴＣに同期したクロ
ックを各ＣＰＵモジュール内部で作成して、この短周期
のクロックでＣＰＵに対して割込みを発生し割込みに同
期してデータの転送を行うことにより、マルチプロセッ
サシステムの高速処理が必要とされるＲＡＭセマフォの
操作も、信頼性の高い同期処理によって支障なく遂行可
能になり、二重割込みの発生も避けることができる。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。図１は、本発明の実施の形態
に係るマルチプロセッサーシステムの構成図であり、図
２は、図１に示すシステムにおけるクロックのタイミン
グチャートであり、図３は、図２に示すクロックを生成
するカウンター同期回路のブロック図であり、図４は、
図３に示すクロックのタイミングチャートである。図１
において、マルチプロセッサー方式のプログラマブルコ
ントローラは、通常コネクタのみを配置したバックボー
ド６に、共通ＲＡＭ４を搭載し、更に各ＣＰＵ１、ＣＰ
Ｕ２、ＣＰＵ３を搭載した基板を装着して、各ＣＰＵか
ら共通ＲＡＭに対してセマフォによりメモリ領域の要求
（セット）、解放（クリア）の操作を行うＲＡＭセマフ
ォ・システム等を構成している。つぎに動作について説
明する。バックボード６にはマスターとなるＣＰＵ１か
ら基本的なリアルタイムクロック／ＲＴＣ５を出力し、
他のＣＰＵ２、ＣＰＵ３に入力させている。各ＣＰＵモ
ジュール内部では、図２に示すような／ＲＴＣ５に同期
した周期の短い割込み信号／ＲＴＤを作成する。先の図
５に示した従来例は、いわば／ＲＴＤが／ＲＴＣからず
れるのをパルス幅を広げて防止するようにしたものであ
る。本発明では、／ＲＴＤの周期を短くしてメモリーの
転送に十分な時間Ｔ２を／ＲＴＤの割込み周期とし、／
ＲＴＣの周期Ｔ１が４ｍｓとすればＴ２は２５０μｓ程
度に高速にして、共通ＲＡＭシステムに追従できるよう
にしている。こうした高速の／ＲＴＤを使用して、例え
ば、図２で頭の／ＲＴＣの次の／ＲＴＤ（Ｔ３時点）に
同期してＣＰＵ１は共通ＲＡＭ４にデータを書き込み、
共通ＲＡＭ４の中のセマフォビットを立てセットする。
このセマフォビットはＣＰＵ１からＣＰＵ２へのデータ
が共通ＲＡＭ４に書込まれていることを示すセマフォで
ある。従って、次の／ＲＴＤつまりＴ４の時点でＣＰＵ
２はセマフォビットをチェックし、共通ＲＡＭの内容を
取込んでセマフォビットをクリアする。これによってＣ
ＰＵ間のデータ転送は／ＲＴＣに結果的に同期して、か
つ高速に実行される。この場合の同期回路は、図３に示
すように、図５に示した従来回路の割込み信号／ＩＮＴ
Ｌ等に比較すれば、ＲＡＭセマフォに追従できるように
はるかに高速なクロック／ＲＴＤを生成し、二重割込み
防止方式もパルス幅を広げる方式ではなく、同期引き込
み点遅延方式による二重割込み防止策を採用して信頼性
を高めるように改善している。本発明のカウンター同期
回路は、高速パルス／ＲＴＤが２５０μｓの周期であ
り、１ＭＨｚのクロックを２５０分の１にする８ビット
のカウンターでは２５６をカウントしてしまうので、オ
ーバーフローでカウンター７に０００６Ｈをロードして
２５６−６＝２５０カウンターとする。つまりカウンタ
ー７の最上段カウンタに０００６Ｈをセットして、ＯＯ
Ｏ６Ｈスタートのカウントを行うようにする。このカウ
ントを繰り返すことにより、／ＲＴＤは２５０μｓ周期
のクロックを出力する。この２５０μｓ周期の／ＲＴＤ
を最下段のカウンターにより１６分周処理を行って各Ｃ
ＰＵ内部で他の処理に使用する、／ＲＴＣと同一周期４
ｍｓのクロック／ｉＲＴＣを作成する。外部の／ＲＴＣ
とは８μｓの差が生じているが問題にはならない。本発
明では、同期引き込み点をオーバーフロー点から離して
セットすることによって、同期化周期の範囲で生ずる二
重割込みを防止する。つまり、従来は２つのクロックの
同期引き込みをオーバーフロー点（同期化周期）で行っ
ていたものを、同期引き込み点をオーバーフロー点から
何ビットかずらして、カウンターの中間的な値とするも
のである。具体的には、図４に示すように、／ＲＴＣを
カウンター７にロードしているが、この場合／ＲＴＣが
ロードするデータを０００ＥＨとするとカウンター１が
ほぼこの値の時に０００ＥＨとなり、オーバーフロー点
からずれた位置で引き込み動作が行われる。これによっ
て二重割込みが防止されて、／ＲＴＣと／ＲＴＤの同期
も確立する。なお、同期引込み点０００ＥＨはここに限
定するものではなく、周期比Ｔ１／Ｔ２より最適値を選
択すればよい。ここまでは、ラックのバックボードに複
数のＣＰＵモジュールを装着して構成したマルチプロセ
ッサーシステムの例について説明したが、これに限定す
るものではなく、ツイストケーブルや同軸ケーブルある
いはリモートチャンネル等の各種ネットワークを介して
接続される専用プログラミング装置、ＦＡモニタ装置、
汎用パソコン等を取込むような他の形態の分散システム
への適用も可能である。
て図を参照して説明する。図１は、本発明の実施の形態
に係るマルチプロセッサーシステムの構成図であり、図
２は、図１に示すシステムにおけるクロックのタイミン
グチャートであり、図３は、図２に示すクロックを生成
するカウンター同期回路のブロック図であり、図４は、
図３に示すクロックのタイミングチャートである。図１
において、マルチプロセッサー方式のプログラマブルコ
ントローラは、通常コネクタのみを配置したバックボー
ド６に、共通ＲＡＭ４を搭載し、更に各ＣＰＵ１、ＣＰ
Ｕ２、ＣＰＵ３を搭載した基板を装着して、各ＣＰＵか
ら共通ＲＡＭに対してセマフォによりメモリ領域の要求
（セット）、解放（クリア）の操作を行うＲＡＭセマフ
ォ・システム等を構成している。つぎに動作について説
明する。バックボード６にはマスターとなるＣＰＵ１か
ら基本的なリアルタイムクロック／ＲＴＣ５を出力し、
他のＣＰＵ２、ＣＰＵ３に入力させている。各ＣＰＵモ
ジュール内部では、図２に示すような／ＲＴＣ５に同期
した周期の短い割込み信号／ＲＴＤを作成する。先の図
５に示した従来例は、いわば／ＲＴＤが／ＲＴＣからず
れるのをパルス幅を広げて防止するようにしたものであ
る。本発明では、／ＲＴＤの周期を短くしてメモリーの
転送に十分な時間Ｔ２を／ＲＴＤの割込み周期とし、／
ＲＴＣの周期Ｔ１が４ｍｓとすればＴ２は２５０μｓ程
度に高速にして、共通ＲＡＭシステムに追従できるよう
にしている。こうした高速の／ＲＴＤを使用して、例え
ば、図２で頭の／ＲＴＣの次の／ＲＴＤ（Ｔ３時点）に
同期してＣＰＵ１は共通ＲＡＭ４にデータを書き込み、
共通ＲＡＭ４の中のセマフォビットを立てセットする。
このセマフォビットはＣＰＵ１からＣＰＵ２へのデータ
が共通ＲＡＭ４に書込まれていることを示すセマフォで
ある。従って、次の／ＲＴＤつまりＴ４の時点でＣＰＵ
２はセマフォビットをチェックし、共通ＲＡＭの内容を
取込んでセマフォビットをクリアする。これによってＣ
ＰＵ間のデータ転送は／ＲＴＣに結果的に同期して、か
つ高速に実行される。この場合の同期回路は、図３に示
すように、図５に示した従来回路の割込み信号／ＩＮＴ
Ｌ等に比較すれば、ＲＡＭセマフォに追従できるように
はるかに高速なクロック／ＲＴＤを生成し、二重割込み
防止方式もパルス幅を広げる方式ではなく、同期引き込
み点遅延方式による二重割込み防止策を採用して信頼性
を高めるように改善している。本発明のカウンター同期
回路は、高速パルス／ＲＴＤが２５０μｓの周期であ
り、１ＭＨｚのクロックを２５０分の１にする８ビット
のカウンターでは２５６をカウントしてしまうので、オ
ーバーフローでカウンター７に０００６Ｈをロードして
２５６−６＝２５０カウンターとする。つまりカウンタ
ー７の最上段カウンタに０００６Ｈをセットして、ＯＯ
Ｏ６Ｈスタートのカウントを行うようにする。このカウ
ントを繰り返すことにより、／ＲＴＤは２５０μｓ周期
のクロックを出力する。この２５０μｓ周期の／ＲＴＤ
を最下段のカウンターにより１６分周処理を行って各Ｃ
ＰＵ内部で他の処理に使用する、／ＲＴＣと同一周期４
ｍｓのクロック／ｉＲＴＣを作成する。外部の／ＲＴＣ
とは８μｓの差が生じているが問題にはならない。本発
明では、同期引き込み点をオーバーフロー点から離して
セットすることによって、同期化周期の範囲で生ずる二
重割込みを防止する。つまり、従来は２つのクロックの
同期引き込みをオーバーフロー点（同期化周期）で行っ
ていたものを、同期引き込み点をオーバーフロー点から
何ビットかずらして、カウンターの中間的な値とするも
のである。具体的には、図４に示すように、／ＲＴＣを
カウンター７にロードしているが、この場合／ＲＴＣが
ロードするデータを０００ＥＨとするとカウンター１が
ほぼこの値の時に０００ＥＨとなり、オーバーフロー点
からずれた位置で引き込み動作が行われる。これによっ
て二重割込みが防止されて、／ＲＴＣと／ＲＴＤの同期
も確立する。なお、同期引込み点０００ＥＨはここに限
定するものではなく、周期比Ｔ１／Ｔ２より最適値を選
択すればよい。ここまでは、ラックのバックボードに複
数のＣＰＵモジュールを装着して構成したマルチプロセ
ッサーシステムの例について説明したが、これに限定す
るものではなく、ツイストケーブルや同軸ケーブルある
いはリモートチャンネル等の各種ネットワークを介して
接続される専用プログラミング装置、ＦＡモニタ装置、
汎用パソコン等を取込むような他の形態の分散システム
への適用も可能である。
【０００６】
【発明の効果】以上説明したように、本発明によれば、
基本的な／ＲＴＣによるデータ転送よりも速く、かつ、
／ＲＴＣに同期したクロックを各ＣＰＵモジュール内部
で作成し、これによりＣＰＵに対し割込みを発生して、
この割込みに同期してデータの転送を行うように構成し
たので、バックボードに割込み用の信号を複数流すこと
無く、／ＲＴＣに同期してデータの授受が行われるので
システムが単純化されバグの発生を抑えて、ソフトの実
行タイミングを適確に捉えることが可能になる。
基本的な／ＲＴＣによるデータ転送よりも速く、かつ、
／ＲＴＣに同期したクロックを各ＣＰＵモジュール内部
で作成し、これによりＣＰＵに対し割込みを発生して、
この割込みに同期してデータの転送を行うように構成し
たので、バックボードに割込み用の信号を複数流すこと
無く、／ＲＴＣに同期してデータの授受が行われるので
システムが単純化されバグの発生を抑えて、ソフトの実
行タイミングを適確に捉えることが可能になる。
【図１】本発明の実施の形態に係るマルチプロセッサー
システムの構成図である。
システムの構成図である。
【図２】図１に示すシステムにおけるクロックのタイミ
ングチャートである。
ングチャートである。
【図３】図２に示すクロックを生成するカウンター回路
のブロック図である。
のブロック図である。
【図４】図３に示すクロックのタイミングチャートであ
る。
る。
【図５】従来のカウンター回路のブロック図である。
【図６】図５に示すクロックのタイミングチャートであ
る。
る。
１ ＣＰＵ１ ２ ＣＰＵ２ ３ ＣＰＵ３ ４ 共通ＲＡＭ ５ ＲＴＣ ６ バックボード ７ カウンター
Claims (3)
- 【請求項１】 複数のＣＰＵシステムに入力するリアル
タイムクロックＲＴＣと、これに同期して前記各ＣＰＵ
システム内部で発生する周期の短いクロックとを有し、
前記短いクロックの割込みに同期して共通メモリーの書
き込みおよび読み出しを行うことを特徴とするソフトウ
ェアの同期実行方法。 - 【請求項２】 前記ソフトウェアの同期実行方法におい
て、 前記周期の短いクロックの割込み時にセマフォを立て通
常のプログラムでこれを確認して事後の処理を実行する
ことにより複数のＣＰＵの同期を可能にすることを特徴
とする請求項１記載のソフトウェアの同期実行方法。 - 【請求項３】 前記ソフトウェアの同期実行方法におい
て、 前記リアルタイムクロックＲＴＣを同期のためカウンタ
ーにロードする際に、ロードするデータはカウンターの
中間的な値とし、前記カウンターのオーバーフローの値
は前記リアルタイムクロックＲＴＣに同期して発生する
周期の短いクロックを含むことを特徴とする請求項１記
載のソフトウェアの同期実行方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247031A JPH1185708A (ja) | 1997-09-11 | 1997-09-11 | ソフトウェアの同期実行方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247031A JPH1185708A (ja) | 1997-09-11 | 1997-09-11 | ソフトウェアの同期実行方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185708A true JPH1185708A (ja) | 1999-03-30 |
Family
ID=17157388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9247031A Pending JPH1185708A (ja) | 1997-09-11 | 1997-09-11 | ソフトウェアの同期実行方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185708A (ja) |
-
1997
- 1997-09-11 JP JP9247031A patent/JPH1185708A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1325286C (en) | Method and apparatus for interfacing a system control unit for a multi-processor system with input/output units | |
| US5233615A (en) | Interrupt driven, separately clocked, fault tolerant processor synchronization | |
| US5960458A (en) | Shared memory system | |
| US6021457A (en) | Method and an apparatus for minimizing perturbation while monitoring parallel applications | |
| TWI757033B (zh) | 跨時脈域之中斷控制裝置與中斷控制方法 | |
| JPS6043546B2 (ja) | デ−タ転送異常処理方式 | |
| JPH1185708A (ja) | ソフトウェアの同期実行方法 | |
| US5507004A (en) | Communication control system for either providing blank areas or overwriting areas in a receiving RAM depending on deficient or execess word counts in received frames | |
| US6463551B1 (en) | Debug circuit and microcomputer incorporating debug circuit | |
| US6175257B1 (en) | Integrated circuit comprising a master circuit working at a first frequency to control slave circuits working at a second frequency | |
| JP3314791B2 (ja) | マルチプロセッサシステムの同期化方式 | |
| JP7482751B2 (ja) | レジスタ制御装置 | |
| JP3072168B2 (ja) | メモリ動作調停回路 | |
| JP2756445B2 (ja) | 非同期回路リセット方式 | |
| JPH0110653Y2 (ja) | ||
| KR0144535B1 (ko) | 하이파이 플러스 버스의 고속 데이타 전송 방법 | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| EP0454096B1 (en) | Interrupt control circuit and microcomputer system comprising the same | |
| KR950008393B1 (ko) | 멀티프로세스 시스템 아비터지연회로 | |
| JPH076049A (ja) | 多重プロセッサにおける割込み同期化方式 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JPS5911424A (ja) | 割込み入力信号処理回路 | |
| JPH0564827B2 (ja) | ||
| KR200298423Y1 (ko) | 다수 프로세서의 주변 장치 액세스를 위한 조정 논리회로 | |
| CN121742597A (zh) | 一种多模冗余计算机系统级别的时间同步方法及同步装置 |