JPH118601A - デジタル放送の受信機 - Google Patents
デジタル放送の受信機Info
- Publication number
- JPH118601A JPH118601A JP9158344A JP15834497A JPH118601A JP H118601 A JPH118601 A JP H118601A JP 9158344 A JP9158344 A JP 9158344A JP 15834497 A JP15834497 A JP 15834497A JP H118601 A JPH118601 A JP H118601A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronization
- circuits
- data
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 デジタル放送の受信機において、むだな電力
消費を抑える。 【解決手段】 受信したデジタル信号に同期がとれてい
るかどうかを検出する検出回路２３を設ける。この検出
回路２３の検出信号により制御され、同期がとれている
ときのみ、デコーダ回路１６以降の回路１６〜１８にク
ロックを供給する回路２５を設ける。同期がとれていな
いときには、デコーダ回路１６以降の回路１６〜１８の
クロックによる動作を停止させる。
消費を抑える。 【解決手段】 受信したデジタル信号に同期がとれてい
るかどうかを検出する検出回路２３を設ける。この検出
回路２３の検出信号により制御され、同期がとれている
ときのみ、デコーダ回路１６以降の回路１６〜１８にク
ロックを供給する回路２５を設ける。同期がとれていな
いときには、デコーダ回路１６以降の回路１６〜１８の
クロックによる動作を停止させる。
Description
【０００１】
【発明の属する技術分野】この発明は、デジタルオーデ
ィオ放送の受信機に適用して好適なデジタル放送の受信
機に関する。
ィオ放送の受信機に適用して好適なデジタル放送の受信
機に関する。
【０００２】
【従来の技術】ヨーロッパでは、Ｅｕｒｅｋａ１４７規
格にしたがったＤＡＢ（デジタルオーディオ放送）が実
施されているが、その送信側における信号処理は次のと
おりである。 (1) 最大で64チャンネルのデジタルオーディオデータ
を、チャンネルごとにＭＰＥＧオーディオのレイヤIIに
よりデータ圧縮する。 (2) (1) 項の結果の各チャンネルのデータに、畳み込み
符号化および時間軸のインターリーブにより誤り訂正用
のエンコード処理を行う。 (3) (2) 項の結果を１つのチャンネルに多重化する。こ
のとき、ＰＡＤなどの補助的なデータも付加する。 (4) (3) 項の結果を、周波数軸でインターリーブ処理す
るとともに、同期用のシンボルを付加する。 (5) (4) の結果をＯＦＤＭ処理（直交周波数分割多重処
理）し、さらにＤ／Ａ変換する。 (6) (5) 項の結果によりキャリア信号をＱＰＳＫ変調
（直交変調）し、このＱＰＳＫ信号を送信する。
格にしたがったＤＡＢ（デジタルオーディオ放送）が実
施されているが、その送信側における信号処理は次のと
おりである。 (1) 最大で64チャンネルのデジタルオーディオデータ
を、チャンネルごとにＭＰＥＧオーディオのレイヤIIに
よりデータ圧縮する。 (2) (1) 項の結果の各チャンネルのデータに、畳み込み
符号化および時間軸のインターリーブにより誤り訂正用
のエンコード処理を行う。 (3) (2) 項の結果を１つのチャンネルに多重化する。こ
のとき、ＰＡＤなどの補助的なデータも付加する。 (4) (3) 項の結果を、周波数軸でインターリーブ処理す
るとともに、同期用のシンボルを付加する。 (5) (4) の結果をＯＦＤＭ処理（直交周波数分割多重処
理）し、さらにＤ／Ａ変換する。 (6) (5) 項の結果によりキャリア信号をＱＰＳＫ変調
（直交変調）し、このＱＰＳＫ信号を送信する。
【０００３】
【発明が解決しようとする課題】この発明は、例えば上
記のようなデジタル放送を受信する受信機において、む
だな電力の消費を抑えようとするものである。
記のようなデジタル放送を受信する受信機において、む
だな電力の消費を抑えようとするものである。
【０００４】
【課題を解決するための手段】このため、この発明にお
いては、受信したデジタル信号に同期がとれているかど
うかを検出する検出回路と、この検出回路の検出信号に
より制御され、上記同期がとれているときのみ、デコー
ダ回路以降の回路にクロックを供給する回路とを有し、
上記同期がとれていないときには、上記デコーダ回路以
降の回路のクロックによる動作を停止させるようにした
デジタル放送の受信機とするものである。したがって、
デコーダ回路以降の回路は、同期がとれているときのみ
正常に動作し、同期がとれていないときには、動作を停
止する。
いては、受信したデジタル信号に同期がとれているかど
うかを検出する検出回路と、この検出回路の検出信号に
より制御され、上記同期がとれているときのみ、デコー
ダ回路以降の回路にクロックを供給する回路とを有し、
上記同期がとれていないときには、上記デコーダ回路以
降の回路のクロックによる動作を停止させるようにした
デジタル放送の受信機とするものである。したがって、
デコーダ回路以降の回路は、同期がとれているときのみ
正常に動作し、同期がとれていないときには、動作を停
止する。
【０００５】
【発明の実施の形態】図１において、ＤＡＢの放送波信
号がアンテナ１１により受信され、この受信信号が、ス
ーパーヘテロダイン形式に構成されたフロントエンド回
路１２に供給されて中間周波信号に変換され、この中間
周波信号がＡ／Ｄコンバータ回路１３に供給されてデジ
タル信号とされる。
号がアンテナ１１により受信され、この受信信号が、ス
ーパーヘテロダイン形式に構成されたフロントエンド回
路１２に供給されて中間周波信号に変換され、この中間
周波信号がＡ／Ｄコンバータ回路１３に供給されてデジ
タル信号とされる。
【０００６】そして、このデジタル中間周波信号が直交
復調回路１４に供給されてベースバンドのデータが復調
され、このデータがバッファ用のＲＡＭ２１に順次書き
込まれるとともに、このＲＡＭ２１に書き込まれたデー
タがＦＦＴ回路１５に取り込まれてＯＦＤＭ復調が行わ
れ、この復調されたデータがＲＡＭ２１に順次書き込ま
れていく。
復調回路１４に供給されてベースバンドのデータが復調
され、このデータがバッファ用のＲＡＭ２１に順次書き
込まれるとともに、このＲＡＭ２１に書き込まれたデー
タがＦＦＴ回路１５に取り込まれてＯＦＤＭ復調が行わ
れ、この復調されたデータがＲＡＭ２１に順次書き込ま
れていく。
【０００７】次に、このＲＡＭ２１に書き込まれたデー
タがビタビデコーダ回路１６に取り込まれてデインター
リーブおよびエラー訂正が行われる。また、このとき、
システム制御用のマイクロコンピュータ４０からデコー
ダ回路１６に所定の選択信号が供給されて選局（番組選
択）が行われ、目的とするチャンネルのデータが選択さ
れ、そのデータがＲＡＭ２１に順次書き込まれる。
タがビタビデコーダ回路１６に取り込まれてデインター
リーブおよびエラー訂正が行われる。また、このとき、
システム制御用のマイクロコンピュータ４０からデコー
ダ回路１６に所定の選択信号が供給されて選局（番組選
択）が行われ、目的とするチャンネルのデータが選択さ
れ、そのデータがＲＡＭ２１に順次書き込まれる。
【０００８】そして、このＲＡＭ２１に書き込まれたデ
ータがデータ伸長回路１７に取り込まれて目的のチャン
ネルのデジタルオーディオデータがもとのデータにデー
タ伸長され、このデータ伸長されたデジタルオーディオ
データがＤ／Ａコンバータ回路１８に供給されてアナロ
グオーディオ信号にＤ／Ａ変換され、この信号が端子１
９に取り出される。
ータがデータ伸長回路１７に取り込まれて目的のチャン
ネルのデジタルオーディオデータがもとのデータにデー
タ伸長され、このデータ伸長されたデジタルオーディオ
データがＤ／Ａコンバータ回路１８に供給されてアナロ
グオーディオ信号にＤ／Ａ変換され、この信号が端子１
９に取り出される。
【０００９】また、ビタビデコーダ回路１６によりＲＡ
Ｍ２１に書き込まれたデータが、ＲＤＩ回路２２に取り
込まれて所定の転送フォーマットのデータとされ、この
データが端子２９に出力されるとともに、マイクロコン
ピュータ４０に供給される。
Ｍ２１に書き込まれたデータが、ＲＤＩ回路２２に取り
込まれて所定の転送フォーマットのデータとされ、この
データが端子２９に出力されるとともに、マイクロコン
ピュータ４０に供給される。
【００１０】さらに、例えばＤＳＰにより再生同期回路
２３が構成されてフロントエンド回路１２のＡＦＣが行
われるとともに、ＦＦＴ回路１５における時間同期など
の処理が実行され、周波数軸上のキャリア同期および時
間軸上のシンボル同期が取られる。なお、このとき、Ｒ
ＡＭ２１が、再生同期回路２３のバッファ用およびワー
クエリア用として使用される。
２３が構成されてフロントエンド回路１２のＡＦＣが行
われるとともに、ＦＦＴ回路１５における時間同期など
の処理が実行され、周波数軸上のキャリア同期および時
間軸上のシンボル同期が取られる。なお、このとき、Ｒ
ＡＭ２１が、再生同期回路２３のバッファ用およびワー
クエリア用として使用される。
【００１１】また、クロック形成回路２４により周波数
が例えば24ＭHzのクロックCKが形成され、このクロック
CKが回路１３〜１５、２３にそれぞれ供給されるととも
に、アンド回路２５を通じて回路１６〜１８、２２にそ
れぞれ供給される。
が例えば24ＭHzのクロックCKが形成され、このクロック
CKが回路１３〜１５、２３にそれぞれ供給されるととも
に、アンド回路２５を通じて回路１６〜１８、２２にそ
れぞれ供給される。
【００１２】さらに、この場合、再生同期回路２３にお
いて、キャリア同期の周波数オフセットおよびシンボル
同期の時間軸オフセットの大きさが検出され、両オフセ
ットの大きさが所定値以内のときには“Ｈ”となり、ど
ちらか一方でも所定値を越えるときには“Ｌ”となる検
出信号Ｓ23が取り出される。すなわち、検出信号Ｓ23
は、同期回路２３がロックしているときには、“Ｈ”と
なり、ロックしていないときには、“Ｌ”となる信号で
ある。そして、この検出信号Ｓ23がアンド回路２５に供
給される。
いて、キャリア同期の周波数オフセットおよびシンボル
同期の時間軸オフセットの大きさが検出され、両オフセ
ットの大きさが所定値以内のときには“Ｈ”となり、ど
ちらか一方でも所定値を越えるときには“Ｌ”となる検
出信号Ｓ23が取り出される。すなわち、検出信号Ｓ23
は、同期回路２３がロックしているときには、“Ｈ”と
なり、ロックしていないときには、“Ｌ”となる信号で
ある。そして、この検出信号Ｓ23がアンド回路２５に供
給される。
【００１３】このような構成によれば、同期回路２３が
受信したデータにロックしているときには、Ｓ23＝
“Ｈ”なので、クロックCKがアンド回路２５を通じて回
路１６〜１８、２２にも供給される。したがって、回路
１６〜１８、２２が上述のように正常に動作し、端子１
９、２９に所望の出力信号を得ることができる。
受信したデータにロックしているときには、Ｓ23＝
“Ｈ”なので、クロックCKがアンド回路２５を通じて回
路１６〜１８、２２にも供給される。したがって、回路
１６〜１８、２２が上述のように正常に動作し、端子１
９、２９に所望の出力信号を得ることができる。
【００１４】しかし、同期回路２３が受信したデータに
ロックしていないときには、Ｓ23＝“Ｌ”なので、クロ
ックCKはアンド回路２５により阻止され、回路１６〜１
８、２２には供給されない。したがって、回路１６〜１
８、２２は動作を停止するので、これら回路１６〜１
８、２２の電力消費が低減し、すなわち、節電が行われ
る。
ロックしていないときには、Ｓ23＝“Ｌ”なので、クロ
ックCKはアンド回路２５により阻止され、回路１６〜１
８、２２には供給されない。したがって、回路１６〜１
８、２２は動作を停止するので、これら回路１６〜１
８、２２の電力消費が低減し、すなわち、節電が行われ
る。
【００１５】なお、この場合、端子１９、２９に出力信
号を得ることはできないが、この場合には、もともと同
期回路２３がロックしていないので、回路１６〜１８、
２２にクロックCKを供給しても端子１９、２９には出力
信号を得られないので、回路１６〜１８、２２を停止さ
せても問題はない。
号を得ることはできないが、この場合には、もともと同
期回路２３がロックしていないので、回路１６〜１８、
２２にクロックCKを供給しても端子１９、２９には出力
信号を得られないので、回路１６〜１８、２２を停止さ
せても問題はない。
【００１６】むしろ、同期回路２３がロックしていない
のに、回路１６〜１８を動作させると、エラー検出やエ
ラー訂正などが誤動作し、その結果、端子１９に異音と
して再生させるオーディオ信号が出力されることがある
が、上述の受信機においては、同期回路２３がロックし
ていないときには、回路１６〜１８は動作を停止してい
るので、異音の信号の出力されることがない。
のに、回路１６〜１８を動作させると、エラー検出やエ
ラー訂正などが誤動作し、その結果、端子１９に異音と
して再生させるオーディオ信号が出力されることがある
が、上述の受信機においては、同期回路２３がロックし
ていないときには、回路１６〜１８は動作を停止してい
るので、異音の信号の出力されることがない。
【００１７】図２に示す受信機においては、回路１３〜
１８、２２、２３に供給されるクロックの周波数を、そ
れらの回路において必要とされる最低の周波数とする場
合である。
１８、２２、２３に供給されるクロックの周波数を、そ
れらの回路において必要とされる最低の周波数とする場
合である。
【００１８】すなわち、図２において、ＤＡＢの放送波
信号がアンテナ１１により受信され、この受信信号がフ
ロントエンド回路１２に供給されて中間周波信号に変換
され、この中間周波信号がＡ／Ｄコンバータ回路１３に
供給されてデジタル信号とされる。そして、このデジタ
ル信号が直交復調回路１４に供給されてベースバンドの
データが復調され、このデータがＦＦＴ回路１５に供給
されてＯＦＤＭ復調され、そのＯＦＤＭ復調されたデー
タがビタビデコーダ回路１６に供給されてデインターリ
ーブおよびエラー訂正が行われる。
信号がアンテナ１１により受信され、この受信信号がフ
ロントエンド回路１２に供給されて中間周波信号に変換
され、この中間周波信号がＡ／Ｄコンバータ回路１３に
供給されてデジタル信号とされる。そして、このデジタ
ル信号が直交復調回路１４に供給されてベースバンドの
データが復調され、このデータがＦＦＴ回路１５に供給
されてＯＦＤＭ復調され、そのＯＦＤＭ復調されたデー
タがビタビデコーダ回路１６に供給されてデインターリ
ーブおよびエラー訂正が行われる。
【００１９】また、このとき、システム制御用のマイク
ロコンピュータ４０からデコーダ回路１６に所定の選択
信号が供給されて選局（番組選択）が行われ、目的とす
るチャンネルのデジタルオーディオデータが選択され、
この選択されたデータ伸長回路１７に供給されてＭＰＥ
Ｇデータ伸長が行われる。
ロコンピュータ４０からデコーダ回路１６に所定の選択
信号が供給されて選局（番組選択）が行われ、目的とす
るチャンネルのデジタルオーディオデータが選択され、
この選択されたデータ伸長回路１７に供給されてＭＰＥ
Ｇデータ伸長が行われる。
【００２０】こうして、データ伸長回路１７からは、目
的とするチャンネルのデジタルオーディオデータがもと
のデータにデータ伸長されて取り出される。そして、こ
の取り出されたデジタルオーディオデータがＤ／Ａコン
バータ回路１８に供給されてアナログオーディオ信号に
Ｄ／Ａ変換され、この信号が端子１９に取り出される。
的とするチャンネルのデジタルオーディオデータがもと
のデータにデータ伸長されて取り出される。そして、こ
の取り出されたデジタルオーディオデータがＤ／Ａコン
バータ回路１８に供給されてアナログオーディオ信号に
Ｄ／Ａ変換され、この信号が端子１９に取り出される。
【００２１】さらに、ビタビデコーダ回路１６からデー
タの一部がＲＤＩ回路２２に供給されて所定の転送フォ
ーマットのデータとされ、このデータが端子２９に出力
されるとともに、マイクロコンピュータ４０に供給され
る。また、例えばＤＳＰにより再生同期回路２３が構成
されてフロントエンド回路１２のＡＦＣが行われるとと
もに、ＦＦＴ回路１５における同期などの処理が実行さ
れる。
タの一部がＲＤＩ回路２２に供給されて所定の転送フォ
ーマットのデータとされ、このデータが端子２９に出力
されるとともに、マイクロコンピュータ４０に供給され
る。また、例えばＤＳＰにより再生同期回路２３が構成
されてフロントエンド回路１２のＡＦＣが行われるとと
もに、ＦＦＴ回路１５における同期などの処理が実行さ
れる。
【００２２】なお、以上の処理において、回路１４〜１
７、２２、２３には、ＲＡＭ２１に代わってＲＡＭ３４
〜３７、３２、３３がそれぞれ接続され、これらＲＡＭ
３４〜３７、３２、３３が、ＲＡＭ２１のように、それ
らの接続された回路のデータ処理時のバッファあるいは
ワークエリアとして使用されるとともに、次段へデータ
を受け渡すときのバッファとして使用される。
７、２２、２３には、ＲＡＭ２１に代わってＲＡＭ３４
〜３７、３２、３３がそれぞれ接続され、これらＲＡＭ
３４〜３７、３２、３３が、ＲＡＭ２１のように、それ
らの接続された回路のデータ処理時のバッファあるいは
ワークエリアとして使用されるとともに、次段へデータ
を受け渡すときのバッファとして使用される。
【００２３】また、クロック形成回路２４において、回
路１３〜１８、２２、２３のクロックCK13〜CK18、CK2
2、CK23が形成され、クロックCK13〜CK15、CK23が回路
１３〜１５、２３にそれぞれ供給されるとともに、クロ
ックCK16〜CK18、CK22がアンド回路２５を通じて回路１
６〜１８、２２にそれぞれ供給される（実際には、アン
ド回路２５は、クロックCK16〜CK18、CK22がそれぞれ供
給される４つのアンド回路となるが、図２においては、
紙面の都合で、アンド回路２５で代表して示してい
る）。
路１３〜１８、２２、２３のクロックCK13〜CK18、CK2
2、CK23が形成され、クロックCK13〜CK15、CK23が回路
１３〜１５、２３にそれぞれ供給されるとともに、クロ
ックCK16〜CK18、CK22がアンド回路２５を通じて回路１
６〜１８、２２にそれぞれ供給される（実際には、アン
ド回路２５は、クロックCK16〜CK18、CK22がそれぞれ供
給される４つのアンド回路となるが、図２においては、
紙面の都合で、アンド回路２５で代表して示してい
る）。
【００２４】そして、この場合、クロックCK13〜CK18、
CK22、CK23の周波数は、これらクロックが供給される各
回路１３〜１８、２２にとって必要な最低の周波数とさ
れる。例えば、 CK14＝４ＭHz、CK15＝24ＭHz、CK16＝12ＭHz、CK17＝３
ＭHz CK22＝３ＭHz、CK23＝12ＭHz とされる。
CK22、CK23の周波数は、これらクロックが供給される各
回路１３〜１８、２２にとって必要な最低の周波数とさ
れる。例えば、 CK14＝４ＭHz、CK15＝24ＭHz、CK16＝12ＭHz、CK17＝３
ＭHz CK22＝３ＭHz、CK23＝12ＭHz とされる。
【００２５】さらに、再生同期回路２３からロック検出
信号Ｓ23が取り出されてアンド回路２５に供給される。
また、例えば鎖線で囲った回路１４〜１７、２２〜２
５、３２〜３７が、ＬＳＩ１０に１チップＩＣ化され
る。
信号Ｓ23が取り出されてアンド回路２５に供給される。
また、例えば鎖線で囲った回路１４〜１７、２２〜２
５、３２〜３７が、ＬＳＩ１０に１チップＩＣ化され
る。
【００２６】このような構成によれば、同期回路２３が
受信したデータにロックしているときには、Ｓ23＝
“Ｈ”なので、クロックCK16〜CK18、CK22がアンド回路
２５を通じて回路１６〜１８、２２にも供給される。し
たがって、回路１６〜１８、２２が上述のように正常に
動作し、端子１９、２９に所望の出力信号を得ることが
できる。
受信したデータにロックしているときには、Ｓ23＝
“Ｈ”なので、クロックCK16〜CK18、CK22がアンド回路
２５を通じて回路１６〜１８、２２にも供給される。し
たがって、回路１６〜１８、２２が上述のように正常に
動作し、端子１９、２９に所望の出力信号を得ることが
できる。
【００２７】しかし、同期回路２３が受信したデータに
ロックしていないときには、Ｓ23＝“Ｌ”なので、クロ
ックCK16〜CK18、CK22はアンド回路２５により阻止さ
れ、回路１６〜１８、２２には供給されない。したがっ
て、回路１６〜１８、２２は動作を停止するので、これ
ら回路１６〜１８、２２の電力消費が低減し、節電が行
われる。
ロックしていないときには、Ｓ23＝“Ｌ”なので、クロ
ックCK16〜CK18、CK22はアンド回路２５により阻止さ
れ、回路１６〜１８、２２には供給されない。したがっ
て、回路１６〜１８、２２は動作を停止するので、これ
ら回路１６〜１８、２２の電力消費が低減し、節電が行
われる。
【００２８】さらに、図２のＬＳＩ１０によれば、回路
１４〜１７、２２、２３がＬＳＩ化されていると、それ
らのクロックCK14〜CK17、CK22、CK23がＬＳＩ１０の中
をはいまわることになるが、これらのクロックCK14〜CK
23の周波数は、クロックCK15を除いて、上記のように、
図１のクロックCKの周波数24ＭHzの１／８〜１／２とさ
れている。したがって、これらクロックCK14〜CK23がＬ
ＳＩ１０の中をはいまわっても、ロスは小さくなり、ク
ロックCK14〜CK23により消費される電力が少なくなる。
１４〜１７、２２、２３がＬＳＩ化されていると、それ
らのクロックCK14〜CK17、CK22、CK23がＬＳＩ１０の中
をはいまわることになるが、これらのクロックCK14〜CK
23の周波数は、クロックCK15を除いて、上記のように、
図１のクロックCKの周波数24ＭHzの１／８〜１／２とさ
れている。したがって、これらクロックCK14〜CK23がＬ
ＳＩ１０の中をはいまわっても、ロスは小さくなり、ク
ロックCK14〜CK23により消費される電力が少なくなる。
【００２９】また、高い周波数のクロックがＬＳＩ１０
の中をはいまわらないので、そのクロックの飛び込みに
よるトラブルを低減することができる。
の中をはいまわらないので、そのクロックの飛び込みに
よるトラブルを低減することができる。
【００３０】なお、上述においては、周波数オフセット
および時間軸オフセットの大きさが、再生同期回路２３
において検出されるとしたが、その検出回路を再生同期
回路２３と別体として検出信号Ｓ23を得ることもでき
る。また、上述においては、この発明をＤＡＢ受信機の
受信回路に適用した場合であるが、デジタル放送の受信
機であれば、この発明を適用することができる。
および時間軸オフセットの大きさが、再生同期回路２３
において検出されるとしたが、その検出回路を再生同期
回路２３と別体として検出信号Ｓ23を得ることもでき
る。また、上述においては、この発明をＤＡＢ受信機の
受信回路に適用した場合であるが、デジタル放送の受信
機であれば、この発明を適用することができる。
【００３１】
【発明の効果】この発明によれば、デジタル放送の受信
機において、むだな電力消費を抑えることができる。ま
た、同期がロックしていないときに、異音の信号の出力
されることがない。
機において、むだな電力消費を抑えることができる。ま
た、同期がロックしていないときに、異音の信号の出力
されることがない。
【図１】この発明の一形態を示す系統図である。
【図２】この発明の他の形態を示す系統図である。
１０…ＬＳＩ、１２…フロントエンド回路、１３…Ａ／
Ｄコンバータ回路、１４…直交復調回路、１５…ＦＦＴ
回路、１６…ビタビデコーダ回路、１７…データ伸長回
路、１８…Ｄ／Ａコンバータ回路、２２…ＲＤＩ回路、
２３…再生同期回路、２４…クロック形成回路、２５…
アンド回路、４０…マイクロコンピュータ、CK、CK13〜
CK18、CK22およびCK23…クロック
Ｄコンバータ回路、１４…直交復調回路、１５…ＦＦＴ
回路、１６…ビタビデコーダ回路、１７…データ伸長回
路、１８…Ｄ／Ａコンバータ回路、２２…ＲＤＩ回路、
２３…再生同期回路、２４…クロック形成回路、２５…
アンド回路、４０…マイクロコンピュータ、CK、CK13〜
CK18、CK22およびCK23…クロック
Claims (2)
- 【請求項１】受信したデジタル信号に同期がとれている
かどうかを検出する検出回路と、 この検出回路の検出信号により制御され、上記同期がと
れているときのみ、デコーダ回路以降の回路にクロック
を供給する回路とを有し、 上記同期がとれていないときには、上記デコーダ回路以
降の回路のクロックによる動作を停止させるようにした
デジタル放送の受信機。 - 【請求項２】請求項１に記載のデジタル放送の受信機に
おいて、 受信したデジタル信号を、復調回路、エラー訂正回路お
よびデータ伸長回路に順次供給してもとのデジタルデー
タを得るとともに、 上記受信したデジタル信号の周波数軸上のキャリア同期
および時間軸上のシンボル同期を再生同期回路において
検出するようにしたデジタル放送の受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15834497A JP3800265B2 (ja) | 1997-06-16 | 1997-06-16 | デジタル放送受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15834497A JP3800265B2 (ja) | 1997-06-16 | 1997-06-16 | デジタル放送受信機 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH118601A true JPH118601A (ja) | 1999-01-12 |
| JPH118601A5 JPH118601A5 (ja) | 2004-12-16 |
| JP3800265B2 JP3800265B2 (ja) | 2006-07-26 |
Family
ID=15669599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15834497A Expired - Fee Related JP3800265B2 (ja) | 1997-06-16 | 1997-06-16 | デジタル放送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800265B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066959A (ja) * | 2004-08-24 | 2006-03-09 | Sharp Corp | デジタル放送受信装置 |
| JP2007202078A (ja) * | 2006-01-30 | 2007-08-09 | Sharp Corp | Ｏｆｄｍ復調装置、ｏｆｄｍ復調装置の動作方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
| JP2008537655A (ja) * | 2005-03-11 | 2008-09-18 | クゥアルコム・インコーポレイテッド | Ｏｆｄｍシステムでの高速フーリエ変換処理 |
| JP2009153220A (ja) * | 2009-04-06 | 2009-07-09 | Thomson Licensing | 直交周波数分割多重（ｏｆｄｍ）レシーバのための集中バッファアーキテクチャ |
| JP2009533005A (ja) * | 2006-04-04 | 2009-09-10 | クゥアルコム・インコーポレイテッド | ワイヤレス通信におけるｉｆｆｔ処理 |
| US7697410B2 (en) | 2002-07-31 | 2010-04-13 | Thomson Licensing | Centralized buffer architecture for an orthogonal frequency division multiplexing (OFDM) receiver |
| US8612504B2 (en) | 2006-04-04 | 2013-12-17 | Qualcomm Incorporated | IFFT processing in wireless communications |
-
1997
- 1997-06-16 JP JP15834497A patent/JP3800265B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7697410B2 (en) | 2002-07-31 | 2010-04-13 | Thomson Licensing | Centralized buffer architecture for an orthogonal frequency division multiplexing (OFDM) receiver |
| JP2006066959A (ja) * | 2004-08-24 | 2006-03-09 | Sharp Corp | デジタル放送受信装置 |
| JP2008537655A (ja) * | 2005-03-11 | 2008-09-18 | クゥアルコム・インコーポレイテッド | Ｏｆｄｍシステムでの高速フーリエ変換処理 |
| JP2007202078A (ja) * | 2006-01-30 | 2007-08-09 | Sharp Corp | Ｏｆｄｍ復調装置、ｏｆｄｍ復調装置の動作方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
| JP2009533005A (ja) * | 2006-04-04 | 2009-09-10 | クゥアルコム・インコーポレイテッド | ワイヤレス通信におけるｉｆｆｔ処理 |
| US8543629B2 (en) | 2006-04-04 | 2013-09-24 | Qualcomm Incorporated | IFFT processing in wireless communications |
| US8612504B2 (en) | 2006-04-04 | 2013-12-17 | Qualcomm Incorporated | IFFT processing in wireless communications |
| JP2009153220A (ja) * | 2009-04-06 | 2009-07-09 | Thomson Licensing | 直交周波数分割多重（ｏｆｄｍ）レシーバのための集中バッファアーキテクチャ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3800265B2 (ja) | 2006-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7990934B2 (en) | Low power digital media broadcast receiver with time division | |
| Taura et al. | A digital audio broadcasting (DAB) receiver | |
| US5950112A (en) | Satelite broadcast tuner capable of processing both QPSK modulation signal and FM signal | |
| CN100369396C (zh) | 带内频道数字音频广播的混频方法及am和fm发送和接收器 | |
| EP0959574B1 (en) | Power saving system in a broadcast receiver, comprising an intermittent power supply to certain circuits only during periods when relevant data is being received | |
| JP3734839B2 (ja) | 移動体通信システム | |
| JP2001054028A (ja) | デジタル放送受信機のチャンネルデコーダ | |
| KR20020020790A (ko) | 범지구 측위 시스템 수신기 | |
| EP1011203B1 (en) | Receiver and method of reception | |
| EP1071221A1 (en) | Method to reduce the power consumption of radio receiver | |
| JPH118601A (ja) | デジタル放送の受信機 | |
| JPWO1999065149A1 (ja) | 受信機及び受信方法 | |
| JPH11112462A (ja) | デジタル放送の受信機 | |
| CA2297873A1 (en) | Receiver and receiving method | |
| JP2000101666A (ja) | デジタル衛星放送受信機 | |
| JPH114275A (ja) | Ｌｓｉ | |
| JP2003218833A (ja) | Ｏｆｄｍ受信装置 | |
| JPH118601A5 (ja) | ||
| JP4506426B2 (ja) | Ｃｏｆｄｍ変調方式受信機及び隣接チャネル妨害排除方法 | |
| JP2003264523A (ja) | ダイレクトコンバージョン受信機 | |
| JPH1155168A (ja) | 受信機のアンテナ・ダイバーシティ方法 | |
| JP2010141424A (ja) | 受信装置 | |
| JP2001237731A (ja) | デジタル音声放送受信装置 | |
| JP2004032648A (ja) | ダイバーシティ受信機 | |
| JP2001024721A (ja) | 共用化受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060418 |
|
| LAPS | Cancellation because of no payment of annual fees |