JPH1188162A5 - 内部クロック信号発生回路装置および内部クロック信号発生方法 - Google Patents
内部クロック信号発生回路装置および内部クロック信号発生方法Info
- Publication number
- JPH1188162A5 JPH1188162A5 JP1998130546A JP13054698A JPH1188162A5 JP H1188162 A5 JPH1188162 A5 JP H1188162A5 JP 1998130546 A JP1998130546 A JP 1998130546A JP 13054698 A JP13054698 A JP 13054698A JP H1188162 A5 JPH1188162 A5 JP H1188162A5
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- internal clock
- frequency
- signal
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (10)
- 外部クロック信号に応答して内部クロック信号を生成するための回路装置であって、
前記外部クロック信号および前記内部クロック信号に応答して、前記外部クロック信号の位相と前記内部クロック信号の位相の差を表わす位相調整信号を生成するための位相調整回路と、
前記外部クロック信号と前記内部クロック信号に応答して、前記外部クロック信号の周波数と前記内部クロック信号の周波数の差を表わす周波数調整信号を生成するための周波数調整回路と、
前記位相調整信号および前記周波数調整信号に応答して、制御信号を生成するための制御値計算器と、
前記制御信号に応答して、前記内部クロック信号を前記制御信号に応じて変化する内部クロック周波数で生成するための信号制御発振器とを含む、内部クロック信号発生回路。 - 前記周波数調整回路は、前記外部クロック信号および前記内部クロック信号に応答して、前記内部クロック信号の瞬間周波数と前記外部クロック信号の瞬間周波数との差を示す周波数誤差信号の瞬時値を生成するための周波数検出器を含む、請求項1に記載の内部クロック信号発生回路装置。
- 前記周波数調整回路は、前記外部クロック信号および前記内部クロック信号に応答して、前記内部クロック信号が第1の論理レベルにある半サイクルにおいて、前記外部クロック信号の周期の数を数えるための第1のカウンタを含む、請求項1に記載の内部クロック発生回路装置。
- 前記周波数調整回路は、前記内部クロック信号が供給されて、所定の数で分周された内部クロック信号の周波数に等しい周波数の分周内部クロック信号を生成するための第1の分周器を含む、請求項1記載の内部クロック発生回路装置。
- 前記周波数調整回路により行われる粗い周波数調整および前記位相調整回路により行われる位相調整に加えて、前記外部クロック信号を受けて、前記外部クロック信号に従って前記信号制御発振器の周波数の微調整を実現するための微調整回路をさらに含む、請求項1に記載の内部クロック発生回路装置。
- 動作状態指示信号に応答して、前記内部クロック発生回路の一部の構成要素の動作を停止させる動作制御回路をさらに含む、請求項1に記載の内部クロック発生回路装置。
- 前記動作状態指示信号は、互いに消費電流が異なる複数の動作状態のいずれかを指定する、請求項6に記載の内部クロック発生回路装置。
- 前記内部クロック発生回路装置は、前記信号制御発振器からの内部クロック信号をバッファ処理して最終内部クロック信号を生成するクロックバッファ回路をさらに備え、
前記動作制御回路は、第1の動作状態においては前記位相調整回路および前記クロックバッファ回路の動作を停止させ、前記第1の動作状態と異なる第2の動作状態においては、前記クロックバッファ回路および前記位相調整回路の一方の動作を停止させる、請求項6記載の内部クロック発生回路装置。 - 外部クロック信号と同期した内部クロック信号を生成するための方法であって、
前記内部クロック信号の位相を前記外部クロック信号の位相と比較して、前記内部クロック信号と前記外部クロック信号との間の位相および周波数の差を表わす位相調整信号を生成するステップと、
前記位相を比較するステップとは独立して、前記内部クロック信号の周波数を前記外部クロック新語の周波数と比較して、前記内部クロック信号の周波数と前記外部クロック信号の周波数との差を表わす周波数調整信号を生成するステップと、
前記位相調整信号および前記周波数調整信号を表わす制御信号を生成するステップと、
信号制御発振器を前記制御信号によって制御して、前記外部クロック信号と同期した前記内部クロック信号を生成するステップとを含む、内部クロック信号発生方法。 - 前記位相を比較するステップと前記周波数を比較するステップとは、別々の回路により行なわれる、請求項9に記載の内部クロック信号発生方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/130,606 US6337589B1 (en) | 1997-09-11 | 1998-08-07 | Phase-lock loop with independent phase and frequency adjustments |
| US09/987,261 US6525578B2 (en) | 1997-09-11 | 2001-11-14 | Phase-lock loop with independent phase and frequency adjustments |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92792697A | 1997-09-11 | 1997-09-11 | |
| US08/927926 | 1997-09-11 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH1188162A JPH1188162A (ja) | 1999-03-30 |
| JPH1188162A5 true JPH1188162A5 (ja) | 2005-09-29 |
| JP4083868B2 JP4083868B2 (ja) | 2008-04-30 |
Family
ID=25455466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13054698A Expired - Lifetime JP4083868B2 (ja) | 1997-09-11 | 1998-05-13 | 内部クロック信号発生回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4083868B2 (ja) |
| KR (1) | KR19990029170A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2360152A (en) * | 2000-03-10 | 2001-09-12 | Rover Group | Control circuit arrangements |
| JP3590026B2 (ja) | 2002-01-16 | 2004-11-17 | 株式会社東芝 | 電圧制御発振回路、及びこれを有する半導体集積回路 |
| JP4718387B2 (ja) * | 2006-07-27 | 2011-07-06 | 旭化成エレクトロニクス株式会社 | 周波数比較回路、pll周波数シンセサイザテスト回路及びそのテスト方法 |
| JP6715790B2 (ja) * | 2017-03-03 | 2020-07-01 | 日立オートモティブシステムズ株式会社 | 基準電流源回路 |
| KR102536639B1 (ko) * | 2018-08-14 | 2023-05-26 | 에스케이하이닉스 주식회사 | 메모리 장치의 버퍼 제어 회로 |
-
1998
- 1998-04-28 KR KR1019980015155A patent/KR19990029170A/ko active Pending
- 1998-05-13 JP JP13054698A patent/JP4083868B2/ja not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5771264A (en) | Digital delay lock loop for clock signal frequency multiplication | |
| JP3932396B2 (ja) | 混合型遅延固定ループ回路及びそのクロック信号同期方法 | |
| US5796673A (en) | Delay locked loop implementation in a synchronous dynamic random access memory | |
| US7046060B1 (en) | Method and apparatus compensating for frequency drift in a delay locked loop | |
| US5087829A (en) | High speed clock distribution system | |
| KR100696957B1 (ko) | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 | |
| JPH06350440A (ja) | 半導体集積回路 | |
| US6266780B1 (en) | Glitchless clock switch | |
| KR102105139B1 (ko) | 클럭 지연 검출회로 및 이를 이용하는 반도체 장치 | |
| JPH11259167A (ja) | 同期化されたクロック信号を生成するための方法及び装置 | |
| JPH11306759A (ja) | クロック信号遅延装置 | |
| KR20020039350A (ko) | 신호 에지 사이의 간격을 측정하는 장치 | |
| JPH09512935A (ja) | 高精度クロック分配回路 | |
| KR100532973B1 (ko) | 메모리 장치의 데이타 출력 드라이버 제어 장치 | |
| JPH04268811A (ja) | タイミングジェネレータ | |
| JPH1188162A5 (ja) | 内部クロック信号発生回路装置および内部クロック信号発生方法 | |
| CN105280220A (zh) | 改善dram存储器自刷新退出的dll锁定过程电路和锁定方法 | |
| US8395946B2 (en) | Data access apparatus and associated method for accessing data using internally generated clocks | |
| US20050259505A1 (en) | System and method for maintaining device operation during clock signal adjustments | |
| JP2719226B2 (ja) | 情報処理システム | |
| JPH0464431B2 (ja) | ||
| US6380776B1 (en) | Electrical signal synchronization | |
| JP2776925B2 (ja) | クロック信号供給装置及び電子計算機 | |
| US6891417B2 (en) | Circuits and methods for alignment of signals in integrated circuits | |
| JPH0812574B2 (ja) | 集積回路装置 |