JPH1189217A - 同期制御方法、同期制御装置及び無停電電源装置 - Google Patents
同期制御方法、同期制御装置及び無停電電源装置Info
- Publication number
- JPH1189217A JPH1189217A JP9238657A JP23865797A JPH1189217A JP H1189217 A JPH1189217 A JP H1189217A JP 9238657 A JP9238657 A JP 9238657A JP 23865797 A JP23865797 A JP 23865797A JP H1189217 A JPH1189217 A JP H1189217A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase difference
- signal
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Measuring Phase Differences (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】
【課題】 交流信号の歪み、不平衡の影響を受けること
のない、同期制御装置をマイクロプロセッサ等を用いた
ソフトウェアにより構成する。 【解決手段】 分周器２７により設定された分周値毎に
プロセッサ２１上でプログラムを実行し、そのプログラ
ムにより三相交流信号を回転座標上のベクトルに変換
し、前記ベクトルと前記回転座標の基準軸との位相差を
求め、この位相差を増幅し、増幅された位相差信号を前
記プロセッサ２１より可変周波数回路１３へ出力し、前
記可変周波数回路１３により前記三相交流信号と分周器
出力とを同期させる。
のない、同期制御装置をマイクロプロセッサ等を用いた
ソフトウェアにより構成する。 【解決手段】 分周器２７により設定された分周値毎に
プロセッサ２１上でプログラムを実行し、そのプログラ
ムにより三相交流信号を回転座標上のベクトルに変換
し、前記ベクトルと前記回転座標の基準軸との位相差を
求め、この位相差を増幅し、増幅された位相差信号を前
記プロセッサ２１より可変周波数回路１３へ出力し、前
記可変周波数回路１３により前記三相交流信号と分周器
出力とを同期させる。
Description
【０００１】
【発明の属する技術分野】この発明は、インバータのよ
うな交流出力電力変換装置の出力電圧位相を他の交流電
源の電圧位相に同期させるための同期制御方法及び同期
制御装置に関し、さらには、そのような同期制御装置を
用いた無停電電源装置にするものである。
うな交流出力電力変換装置の出力電圧位相を他の交流電
源の電圧位相に同期させるための同期制御方法及び同期
制御装置に関し、さらには、そのような同期制御装置を
用いた無停電電源装置にするものである。
【０００２】
【従来の技術】図４２は、例えば、特開昭５５−３４８
５１号公報に示された従来の同期制御装置を示すブロッ
ク図である。図４２において、符号３１は３相交流信号
ＶＢｕ、ＶＢｖ、ＶＢｗをこれに同期した２相交流信号
ＶＢα、ＶＢβに変換する２相交流変換回路、３２は２
相交流変換回路３１からの２相交流信号ＶＢα、ＶＢβ
と２相交流生成回路３５からの２相交流信号とＶα、Ｖ
βとから両者の位相差△θを生成する位相差検出回路、
３３はループフィルタ、３４は入力電圧に応じて発振周
波数が変化する可変周波数発振器、３６は可変周波数発
振器３４の出力パルスを計数して位相信号θを生成する
カウンタであり、２相交流生成回路３５は位相信号θに
基づいて２相交流信号Ｖα、Ｖβを生成する。次に、こ
の従来例の動作について説明する。２相交流変換回路３
１は３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗを次式で示さ
れる２相交流信号ＶＢα、ＶＢβに変換する。
５１号公報に示された従来の同期制御装置を示すブロッ
ク図である。図４２において、符号３１は３相交流信号
ＶＢｕ、ＶＢｖ、ＶＢｗをこれに同期した２相交流信号
ＶＢα、ＶＢβに変換する２相交流変換回路、３２は２
相交流変換回路３１からの２相交流信号ＶＢα、ＶＢβ
と２相交流生成回路３５からの２相交流信号とＶα、Ｖ
βとから両者の位相差△θを生成する位相差検出回路、
３３はループフィルタ、３４は入力電圧に応じて発振周
波数が変化する可変周波数発振器、３６は可変周波数発
振器３４の出力パルスを計数して位相信号θを生成する
カウンタであり、２相交流生成回路３５は位相信号θに
基づいて２相交流信号Ｖα、Ｖβを生成する。次に、こ
の従来例の動作について説明する。２相交流変換回路３
１は３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗを次式で示さ
れる２相交流信号ＶＢα、ＶＢβに変換する。
【０００３】 ＶＢα＝ＶＢｕ ・・・・（１） ＶＢβ＝１／３1/2（ＶＢｗ−ＶＢｖ） ・・・・（２） この変換により、例えば、 ＶＢｕ＝ｓｉｎ（θ０） ・・・・（３） ＶＢｖ＝ｓｉｎ（θ０−２π／３） ・・・・（４） ＶＢｗ＝ｓｉｎ（θ０＋２π／３） ・・・・（５） のとき、 ＶＢα＝Ｖｓｉｎθ０ ・・・・（６） ＶＢβ＝Ｖｃｏｓθ０ ・・・・（７） となる。但し、Ｖは振幅、θ０は位相である。
【０００４】２相交流生成回路３５は、位相信号θから
次式に基づいて２相交流信号Ｖα、Ｖβを生成する。
次式に基づいて２相交流信号Ｖα、Ｖβを生成する。
【０００５】 Ｖα＝ｓｉｎθ ・・・・（８） Ｖβ＝ｃｏｓθ ・・・・（９） この２相交流信号Ｖα、Ｖβを２相交流信号ＶＢα、Ｖ
Ｂβとともに位相差検出回路３２へ入力し、この位相差
検出回路３２により、次式に基づいて位相差△θ（＝θ
０−θ）を生成する。
Ｂβとともに位相差検出回路３２へ入力し、この位相差
検出回路３２により、次式に基づいて位相差△θ（＝θ
０−θ）を生成する。
【０００６】 Δθ＝ｓｉｎ-1｛（ＶＢα・Ｖβ−ＶＢβ・Ｖα）／（ＶＢα２＋ＶＢβ２）1/2 ｝ ・・・・（１０） この位相差Δθをループ・フィルタ３３を介して可変周
波数発振器３４に加える。位相差信号Δθが零となるよ
うに、ループ・フィルタ３３、可変周波数発振器３４、
カウンタ３６及び２相交流生成回路３５によりフィード
バックループを構成しており、可変周波数発振器３４が
３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗと同期する周波数
パルスを生成し、これを交流出力の電力変換装置などに
おける同期制御に利用している。
波数発振器３４に加える。位相差信号Δθが零となるよ
うに、ループ・フィルタ３３、可変周波数発振器３４、
カウンタ３６及び２相交流生成回路３５によりフィード
バックループを構成しており、可変周波数発振器３４が
３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗと同期する周波数
パルスを生成し、これを交流出力の電力変換装置などに
おける同期制御に利用している。
【０００７】
【発明が解決しようとする課題】従来の同期制御装置は
以上のように構成されており、位相差検出を交流信号か
ら直接演算しているため、交流信号に歪みが含まれてい
る場合、位相差が正確に求められないという問題点があ
った。
以上のように構成されており、位相差検出を交流信号か
ら直接演算しているため、交流信号に歪みが含まれてい
る場合、位相差が正確に求められないという問題点があ
った。
【０００８】また、３相交流信号が不平衡成分を含んで
いる場合、位相差信号に基本波の倍周波リップルが発生
し、ループフィルタ３３を介して可変周波数発振器３４
の入力にリップルを含むことになり、安定して同期制御
を行えなかった。
いる場合、位相差信号に基本波の倍周波リップルが発生
し、ループフィルタ３３を介して可変周波数発振器３４
の入力にリップルを含むことになり、安定して同期制御
を行えなかった。
【０００９】更に、従来の同期制御装置は、乗算器等の
アナログ回路とディジタル回路とが混在した複雑な回路
構成となっていた。
アナログ回路とディジタル回路とが混在した複雑な回路
構成となっていた。
【００１０】この発明は上述したような課題点を解決す
るためになされたものであり、交流信号の歪み、不平衡
の影響を受けることのない同期制御方法、同期制御装置
及び、それを用いた無停電電源装置を提供することを目
的とするものである。この発明の他の目的は、マイクロ
プロセッサ等を用いたソフトウェアにより構成され同期
制御装置を提供することである。
るためになされたものであり、交流信号の歪み、不平衡
の影響を受けることのない同期制御方法、同期制御装置
及び、それを用いた無停電電源装置を提供することを目
的とするものである。この発明の他の目的は、マイクロ
プロセッサ等を用いたソフトウェアにより構成され同期
制御装置を提供することである。
【００１１】
【課題を解決するための手段】請求項１の発明に係る同
期制御方法は、分周器により設定された分周値毎に三相
交流信号を回転座標上のベクトルに変換し、このベクト
ルと前記回転座標の基準軸との位相差を求め、この位相
差を増幅し、この増幅した位相差信号により、三相交流
信号と分周器出力とを同期させるものである。
期制御方法は、分周器により設定された分周値毎に三相
交流信号を回転座標上のベクトルに変換し、このベクト
ルと前記回転座標の基準軸との位相差を求め、この位相
差を増幅し、この増幅した位相差信号により、三相交流
信号と分周器出力とを同期させるものである。
【００１２】請求項２の発明に係る同期制御方法は、発
振器と、その発振器の発振周波数をプロセッサからの指
令により可変にできる可変周波数回路と、その可変周波
数回路の出力周波数を分周する分周器とを備える同期制
御装置を制御する方法であって、前記分周器により設定
された分周値毎に前記プロセッサ上でプログラムを実行
し、前記プログラムにより三相交流信号を回転座標上の
ベクトルに変換し、前記ベクトルと前記回転座標の基準
軸との位相差を求め、前記位相差を増幅し、前記増幅さ
れた位相差信号を前記プロセッサより前記可変周波数回
路へ出力し、前記可変周波数回路により前記三相交流信
号と分周器出力とを同期させるものである。
振器と、その発振器の発振周波数をプロセッサからの指
令により可変にできる可変周波数回路と、その可変周波
数回路の出力周波数を分周する分周器とを備える同期制
御装置を制御する方法であって、前記分周器により設定
された分周値毎に前記プロセッサ上でプログラムを実行
し、前記プログラムにより三相交流信号を回転座標上の
ベクトルに変換し、前記ベクトルと前記回転座標の基準
軸との位相差を求め、前記位相差を増幅し、前記増幅さ
れた位相差信号を前記プロセッサより前記可変周波数回
路へ出力し、前記可変周波数回路により前記三相交流信
号と分周器出力とを同期させるものである。
【００１３】請求項３の発明に係る同期制御方法は、前
記ベクトルと前記回転座標の基準軸との位相差を、前記
ベクトルが位置する前記回転座標上での象限により補正
するものである。
記ベクトルと前記回転座標の基準軸との位相差を、前記
ベクトルが位置する前記回転座標上での象限により補正
するものである。
【００１４】請求項４の発明に係る同期制御方法は、前
記ベクトルと前記回転座標基準軸との位相差を、過去の
ベクトルの前記回転座標上での位置により補正するもの
である。
記ベクトルと前記回転座標基準軸との位相差を、過去の
ベクトルの前記回転座標上での位置により補正するもの
である。
【００１５】請求項５の発明に係る同期制御方法は、前
記回転座標上の前記ベクトルに高調波除去フィルタを介
してから、前記位相差を求めるものである。
記回転座標上の前記ベクトルに高調波除去フィルタを介
してから、前記位相差を求めるものである。
【００１６】請求項６の発明に係る同期制御方法は、前
記位相差に、前記三相交流信号の基本周波数による移動
平均を行ってから、該位相差を増幅するものである。
記位相差に、前記三相交流信号の基本周波数による移動
平均を行ってから、該位相差を増幅するものである。
【００１７】請求項７の発明に係る同期制御方法は、前
記三相交流信号から基本波逆相分を減じ、前記回転座標
上のベクトルに変換するものである。
記三相交流信号から基本波逆相分を減じ、前記回転座標
上のベクトルに変換するものである。
【００１８】請求項８の発明に係る同期制御方法は、前
記三相交流信号から高調波成分を減じ、前記回転座標上
のベクトルに変換するものである。
記三相交流信号から高調波成分を減じ、前記回転座標上
のベクトルに変換するものである。
【００１９】請求項９の発明に係る同期制御方法は、前
記位相差の増幅を、一定時間毎に起動される別のプログ
ラムにより実行するものである。
記位相差の増幅を、一定時間毎に起動される別のプログ
ラムにより実行するものである。
【００２０】請求項１０の発明に係る同期制御方法は、
前記位相差を増幅した信号の変化率を前記別のプログラ
ムにより制限するものである。
前記位相差を増幅した信号の変化率を前記別のプログラ
ムにより制限するものである。
【００２１】請求項１１の発明に係る同期制御方法は、
同期制御停止時に、可変周波数回路への出力信号の変化
率を前記別のプログラムにより制限するものである。
同期制御停止時に、可変周波数回路への出力信号の変化
率を前記別のプログラムにより制限するものである。
【００２２】請求項１２の発明に係る同期制御方法は、
前記位相差と前記可変周波数回路への出力信号の変化率
から同期を判定するものである。
前記位相差と前記可変周波数回路への出力信号の変化率
から同期を判定するものである。
【００２３】請求項１３の発明に係る同期制御方法は、
前記位相差の変化率と前記可変周波数回路への出力信号
とから前記三相交流信号の周波数を演算するものであ
る。
前記位相差の変化率と前記可変周波数回路への出力信号
とから前記三相交流信号の周波数を演算するものであ
る。
【００２４】請求項１４の発明に係る同期制御方法は、
発振器と、その発振器の発振周波数をプロセッサからの
指令により可変にできる可変周波数回路と、その可変周
波数回路の出力周波数を分周する分周器とを備える同期
制御装置を制御する方法であって、前記分周器により設
定された分周値毎に前記プロセッサ上でプログラムを実
行し、 前記プログラムにより単相交流信号を仮想的な
三相交流信号に変換し、前記三相交流信号を回転座標上
のベクトルに変換し、前記ベクトルと前記回転座標の基
準軸との位相差を求め、一定時間毎に起動される別のプ
ログラムにより前記位相差を増幅し、前記増幅された信
号を前記プロセッサより前記可変周波数回路へ出力し、
前記可変周波数回路により前記三相交流信号と分周器出
力とを同期させ、前記位相差の変化率と前記可変周波数
回路への出力信号とから前記三相交流信号の周波数を演
算するものである。
発振器と、その発振器の発振周波数をプロセッサからの
指令により可変にできる可変周波数回路と、その可変周
波数回路の出力周波数を分周する分周器とを備える同期
制御装置を制御する方法であって、前記分周器により設
定された分周値毎に前記プロセッサ上でプログラムを実
行し、 前記プログラムにより単相交流信号を仮想的な
三相交流信号に変換し、前記三相交流信号を回転座標上
のベクトルに変換し、前記ベクトルと前記回転座標の基
準軸との位相差を求め、一定時間毎に起動される別のプ
ログラムにより前記位相差を増幅し、前記増幅された信
号を前記プロセッサより前記可変周波数回路へ出力し、
前記可変周波数回路により前記三相交流信号と分周器出
力とを同期させ、前記位相差の変化率と前記可変周波数
回路への出力信号とから前記三相交流信号の周波数を演
算するものである。
【００２５】請求項１５の発明に係る同期制御装置は、
発振器と、前記発振器の発振周波数を可変制御する可変
周波数回路と、前記可変周波数回路の出力周波数を分周
する分周器と、前記分周器により設定された分周値毎に
三相交流信号を回転座標上のベクトルに変換し、このベ
クトルと前記回転座標の基準軸との位相差を求め、この
位相差を増幅し、この増幅した位相差信号を前記可変周
波数回路へ出力して、前記三相交流信号と分周器出力と
を同期させる制御手段とを備えるものである。請求項１
６の発明に係る同期制御装置は、前記可変周波数回路が
レートマルチにより構成されるものである。
発振器と、前記発振器の発振周波数を可変制御する可変
周波数回路と、前記可変周波数回路の出力周波数を分周
する分周器と、前記分周器により設定された分周値毎に
三相交流信号を回転座標上のベクトルに変換し、このベ
クトルと前記回転座標の基準軸との位相差を求め、この
位相差を増幅し、この増幅した位相差信号を前記可変周
波数回路へ出力して、前記三相交流信号と分周器出力と
を同期させる制御手段とを備えるものである。請求項１
６の発明に係る同期制御装置は、前記可変周波数回路が
レートマルチにより構成されるものである。
【００２６】請求項１７の発明に係る同期制御装置は、
前記分周器はカウンタにより構成されるものである。
前記分周器はカウンタにより構成されるものである。
【００２７】請求項１８の発明に係る同期制御装置は、
前記制御手段はマイクロコンピュータにより構成される
ものである。
前記制御手段はマイクロコンピュータにより構成される
ものである。
【００２８】請求項１９の発明に係る無停電電源装置
は、交流入力電源とバイパス回路用交流電源とを切り替
えて負荷に接続させうるスイッチと、前記交流入力電源
より前記負荷へ供給される交流電力の位相と前記バイパ
ス回路用交流電源より前記負荷へ供給される交流電力の
位相とが一致するように調整する同期制御装置とを備
え、前記同期制御装置は、発振器と、前記発振器の発振
周波数を可変制御する可変周波数回路と、前記可変周波
数回路の出力周波数を分周する分周器と、前記分周器に
より設定された分周値毎に、前記交流入力電源あるいは
バイパス回路用交流電源からの三相交流信号を回転座標
上のベクトルに変換し、このベクトルと前記回転座標の
基準軸との位相差を求め、この位相差を増幅し、この増
幅した位相差信号を前記可変周波数回路へ出力して、前
記三相交流信号と分周器出力とを同期させる制御手段と
を備えるものである。
は、交流入力電源とバイパス回路用交流電源とを切り替
えて負荷に接続させうるスイッチと、前記交流入力電源
より前記負荷へ供給される交流電力の位相と前記バイパ
ス回路用交流電源より前記負荷へ供給される交流電力の
位相とが一致するように調整する同期制御装置とを備
え、前記同期制御装置は、発振器と、前記発振器の発振
周波数を可変制御する可変周波数回路と、前記可変周波
数回路の出力周波数を分周する分周器と、前記分周器に
より設定された分周値毎に、前記交流入力電源あるいは
バイパス回路用交流電源からの三相交流信号を回転座標
上のベクトルに変換し、このベクトルと前記回転座標の
基準軸との位相差を求め、この位相差を増幅し、この増
幅した位相差信号を前記可変周波数回路へ出力して、前
記三相交流信号と分周器出力とを同期させる制御手段と
を備えるものである。
【００２９】請求項２０の発明に係る無停電電源装置
は、前記交流入力電源の交流出力を整流する整流器と、
前記整流器の直流出力を交流に変換するインバータと、
前記インバータから出力される３相交流電圧及び前記バ
イパス回路用交流電源から出力される３相交流電圧を検
出して、前記３相交流信号を前記同期制御装置に供給す
る電圧センサとを更に備えるものである。
は、前記交流入力電源の交流出力を整流する整流器と、
前記整流器の直流出力を交流に変換するインバータと、
前記インバータから出力される３相交流電圧及び前記バ
イパス回路用交流電源から出力される３相交流電圧を検
出して、前記３相交流信号を前記同期制御装置に供給す
る電圧センサとを更に備えるものである。
【００３０】請求項２１の発明に係る無停電電源装置
は、前記同期制御装置が、前記電圧センサから出力され
るアナログ信号をデジタル信号に変換するアナログ／デ
ジタル変換回路と、前記制御手段からの指令より前記イ
ンバータのスイッチング指令を生成するパルス幅変調回
路とを更に備えるものである。
は、前記同期制御装置が、前記電圧センサから出力され
るアナログ信号をデジタル信号に変換するアナログ／デ
ジタル変換回路と、前記制御手段からの指令より前記イ
ンバータのスイッチング指令を生成するパルス幅変調回
路とを更に備えるものである。
【００３１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、添付図面に基づいて説明する。
いて、添付図面に基づいて説明する。
【００３２】実施の形態１．図１は本発明の実施の形態
１による同期制御装置を示しており、この実施の形態１
では、本発明を無停電電源装置を用いた非常用電源に適
用したものであり、図１はその無停電電源装置の構成を
示すブロック図である。
１による同期制御装置を示しており、この実施の形態１
では、本発明を無停電電源装置を用いた非常用電源に適
用したものであり、図１はその無停電電源装置の構成を
示すブロック図である。
【００３３】図１において、符号１はバイパス回路用交
流電源、２は交流入力電源、３は無停電電源装置、４は
負荷である。１０番台の数字は、無停電電源装置３の主
要構成要素を示すもので、１１は整流器、１２は蓄電
池、１３はインバータ、１４、１５はスイッチとしての
開閉器、１６はバイパス回路用交流電源１と交流入力電
源２の電圧を検出する電圧センサ、１７は無停電電源装
置３の同期制御装置である。２０番台の数字は、同期制
御装置１７の主要構成要素を示すもので、２１はＣＰＵ
（マイクロプロセッサ）、２２はプログラムやデータを
格納するメモリ、２３は電圧センサ１６の検出したアナ
ログ信号をディジタル信号に変換するアナログ／ディジ
タル変換回路、２４はＣＰＵ２１の電圧指令よりインバ
ータ１３のスイッチング指令を生成するパルス幅変調
（ＰＷＭ）回路、２５は基準周波数ｆａを発振する発振
器、２６はＣＰＵ２１の分周指令Ｎより周波数ｆｂ（＝
ｆａ×Ｎ／Ｎ０、Ｎ＝０〜Ｎ０）を出力する可変周波数
回路としてのレートマルチ、２７は周波数ｆｂをＫ分周
する分周器としてのカウンタであり、Ｋ分周毎にＣＰＵ
２１へ割込信号を出力する。
流電源、２は交流入力電源、３は無停電電源装置、４は
負荷である。１０番台の数字は、無停電電源装置３の主
要構成要素を示すもので、１１は整流器、１２は蓄電
池、１３はインバータ、１４、１５はスイッチとしての
開閉器、１６はバイパス回路用交流電源１と交流入力電
源２の電圧を検出する電圧センサ、１７は無停電電源装
置３の同期制御装置である。２０番台の数字は、同期制
御装置１７の主要構成要素を示すもので、２１はＣＰＵ
（マイクロプロセッサ）、２２はプログラムやデータを
格納するメモリ、２３は電圧センサ１６の検出したアナ
ログ信号をディジタル信号に変換するアナログ／ディジ
タル変換回路、２４はＣＰＵ２１の電圧指令よりインバ
ータ１３のスイッチング指令を生成するパルス幅変調
（ＰＷＭ）回路、２５は基準周波数ｆａを発振する発振
器、２６はＣＰＵ２１の分周指令Ｎより周波数ｆｂ（＝
ｆａ×Ｎ／Ｎ０、Ｎ＝０〜Ｎ０）を出力する可変周波数
回路としてのレートマルチ、２７は周波数ｆｂをＫ分周
する分周器としてのカウンタであり、Ｋ分周毎にＣＰＵ
２１へ割込信号を出力する。
【００３４】次に、上述した図１の非常用電源装置の動
作について述べる。交流入力電源２の正常時は、整流器
１１が蓄電池１２を充電しつつ、インバータ１３へ直流
電力を供給し、インバータ１３は開閉器１４を介して負
荷４へ交流電力を供給する。交流入力電源２が停電した
場合は、整流器１１は停止し、インバータ１３は蓄電池
１２の直流電力を交流に変換し開閉器１４を介して負荷
４へ供給する。開閉器１５は通常オフ状態にあり、開閉
器１４はオン状態にあるが、負荷４が過負荷状態になり
インバータ１３の給電能力を超えた場合、或いはインバ
ータ１３が故障した場合には、開閉器１４をオフし、開
閉器１５をオンして、バイパス回路用交流電源１から負
荷４へ給電する。このとき、バイパス回路用交流電源１
とインバータ１３の出力電圧の位相を同位相にしておく
ことにより、負荷４へ位相急変を与えることなく、安定
してインバータ給電からバイパス給電へ切り換えること
ができる。また、過負荷状態の解除後、あるいはインバ
ータ故障の復旧後に、バイパス給電からインバータ給電
へ切り戻す場合も、バイパス回路用交流電源１とインバ
ータ１３の出力電圧の位相を同位相にしておくことによ
り、負荷４への位相急変を無くすことができる。
作について述べる。交流入力電源２の正常時は、整流器
１１が蓄電池１２を充電しつつ、インバータ１３へ直流
電力を供給し、インバータ１３は開閉器１４を介して負
荷４へ交流電力を供給する。交流入力電源２が停電した
場合は、整流器１１は停止し、インバータ１３は蓄電池
１２の直流電力を交流に変換し開閉器１４を介して負荷
４へ供給する。開閉器１５は通常オフ状態にあり、開閉
器１４はオン状態にあるが、負荷４が過負荷状態になり
インバータ１３の給電能力を超えた場合、或いはインバ
ータ１３が故障した場合には、開閉器１４をオフし、開
閉器１５をオンして、バイパス回路用交流電源１から負
荷４へ給電する。このとき、バイパス回路用交流電源１
とインバータ１３の出力電圧の位相を同位相にしておく
ことにより、負荷４へ位相急変を与えることなく、安定
してインバータ給電からバイパス給電へ切り換えること
ができる。また、過負荷状態の解除後、あるいはインバ
ータ故障の復旧後に、バイパス給電からインバータ給電
へ切り戻す場合も、バイパス回路用交流電源１とインバ
ータ１３の出力電圧の位相を同位相にしておくことによ
り、負荷４への位相急変を無くすことができる。
【００３５】同期制御装置１７では、インバータ１３の
出力電圧Ｖｉｎｖを電圧センサ１６により検出し、アナ
ログ／ディジタル変換回路２３にてディジタル信号に変
換した後、インバータ１３の出力電圧Ｖｉｎｖが出力電
圧指令値と一致するようにＣＰＵ２１、メモリ２２を用
いて制御演算が行われ、ＰＷＭ回路２４に電圧指令値が
書き込まれる。ＰＷＭ回路２４では、三角波等のキャリ
ア信号と電圧指令を比較することにより、インバータ１
３のスイッチング指令を出力する。ここで、インバータ
１３の出力電圧Ｖｉｎｖとバイパス回路用交流電源１を
同位相にするには、まず、バイパス回路用交流電源１と
同位相の位相情報を持つ必要がある。本発明は、交流電
源等の交流信号と同期した同位相の位相信号を得るため
のディジタル制御回路構成及びプログラム・フローチャ
ートを提供するものである。
出力電圧Ｖｉｎｖを電圧センサ１６により検出し、アナ
ログ／ディジタル変換回路２３にてディジタル信号に変
換した後、インバータ１３の出力電圧Ｖｉｎｖが出力電
圧指令値と一致するようにＣＰＵ２１、メモリ２２を用
いて制御演算が行われ、ＰＷＭ回路２４に電圧指令値が
書き込まれる。ＰＷＭ回路２４では、三角波等のキャリ
ア信号と電圧指令を比較することにより、インバータ１
３のスイッチング指令を出力する。ここで、インバータ
１３の出力電圧Ｖｉｎｖとバイパス回路用交流電源１を
同位相にするには、まず、バイパス回路用交流電源１と
同位相の位相情報を持つ必要がある。本発明は、交流電
源等の交流信号と同期した同位相の位相信号を得るため
のディジタル制御回路構成及びプログラム・フローチャ
ートを提供するものである。
【００３６】本実施の形態１では、発振器２５、レート
マルチ２６、カウンタ２７、後述する演算処理を行うＣ
ＰＵ２１により、ディジタル同期制御装置を構成してい
る。図２に同期制御装置１７でのタイミング例を示す。
例えば、レートマルチ２６に１／２分周の指令が与えら
れた場合（Ｎ／Ｎ０＝１／２）、その出力周波数ｆｂ
は、図２に示すように、発振器２５の出力周波数ｆａの
１／２の周波数になる。カウンタ２７がアップダウンカ
ウンタである場合には、レートマルチ２６の出力周波数
ｆｂを分周して三角波状にカウント値が変化する。カウ
ンタ２７は、この三角波の山・谷にて出力パルスｆｃを
発生させ、ＣＰＵ２１への割込信号とし、この割込信号
毎にインバータ１３の出力電圧をサンプリング制御す
る。この三角波状のカウント値はＰＷＭ回路２４のキャ
リア信号として使用することができる。今、三角波キャ
リアの分解能が８ｂｉｔ（Ｋ＝２５６）、周波数が６ｋ
Ｈｚ、インバータ１３の出力周波数が６０Ｈｚとする
と、サンプリング制御を行うタイミングは、６ｋＨｚ×
２÷６０Ｈｚ＝２００回となる。また、ｆｂは６ｋＨｚ
×２×２５６＝３．０７２ＭＨｚとなる。従って、レー
トマルチ２６のダイナミックレンジを２倍にとり、定常
時での分周比を１／２とすると、ｆａは３．０７２ＭＨ
ｚ×２＝６．１４４ＭＨｚとなる。ここで、インバータ
１３の出力電圧制御をディジタル制御にて実施している
場合には、キャリア用のカウンタ、発振器等が必要であ
るため、実際にはレートマルチ２６を追加するだけで、
同期制御を実現することができる。
マルチ２６、カウンタ２７、後述する演算処理を行うＣ
ＰＵ２１により、ディジタル同期制御装置を構成してい
る。図２に同期制御装置１７でのタイミング例を示す。
例えば、レートマルチ２６に１／２分周の指令が与えら
れた場合（Ｎ／Ｎ０＝１／２）、その出力周波数ｆｂ
は、図２に示すように、発振器２５の出力周波数ｆａの
１／２の周波数になる。カウンタ２７がアップダウンカ
ウンタである場合には、レートマルチ２６の出力周波数
ｆｂを分周して三角波状にカウント値が変化する。カウ
ンタ２７は、この三角波の山・谷にて出力パルスｆｃを
発生させ、ＣＰＵ２１への割込信号とし、この割込信号
毎にインバータ１３の出力電圧をサンプリング制御す
る。この三角波状のカウント値はＰＷＭ回路２４のキャ
リア信号として使用することができる。今、三角波キャ
リアの分解能が８ｂｉｔ（Ｋ＝２５６）、周波数が６ｋ
Ｈｚ、インバータ１３の出力周波数が６０Ｈｚとする
と、サンプリング制御を行うタイミングは、６ｋＨｚ×
２÷６０Ｈｚ＝２００回となる。また、ｆｂは６ｋＨｚ
×２×２５６＝３．０７２ＭＨｚとなる。従って、レー
トマルチ２６のダイナミックレンジを２倍にとり、定常
時での分周比を１／２とすると、ｆａは３．０７２ＭＨ
ｚ×２＝６．１４４ＭＨｚとなる。ここで、インバータ
１３の出力電圧制御をディジタル制御にて実施している
場合には、キャリア用のカウンタ、発振器等が必要であ
るため、実際にはレートマルチ２６を追加するだけで、
同期制御を実現することができる。
【００３７】割込が１サイクル当たり２００回の場合、
割込毎に位相情報を２π／２００だけ進め、この位相情
報より電圧指令値を作成する。従って、この位相情報と
バイパス回路用交流電源との位相差を求めこれを零に制
御する。
割込毎に位相情報を２π／２００だけ進め、この位相情
報より電圧指令値を作成する。従って、この位相情報と
バイパス回路用交流電源との位相差を求めこれを零に制
御する。
【００３８】図３に、ＣＰＵ２１で実行するプログラム
・フローチャートを示す。このプログラムは、インバー
タ１３の電圧制御と同じく、割込毎に起動される。以下
に各処理の説明を行う。
・フローチャートを示す。このプログラムは、インバー
タ１３の電圧制御と同じく、割込毎に起動される。以下
に各処理の説明を行う。
【００３９】先ず、ＳＴＥＰ１０で、バイパス回路用３
相交流電源１の各相電圧ＶＢｕ、ＶＢｖ、ＶＢｗをアナ
ログ／ディジタル変換回路２３にてディジタル信号に変
換する。
相交流電源１の各相電圧ＶＢｕ、ＶＢｖ、ＶＢｗをアナ
ログ／ディジタル変換回路２３にてディジタル信号に変
換する。
【００４０】ＳＴＥＰ２０で、メモリ２２に記憶してお
いた、位相カウンタをインクリメントする。例えば、１
サイクル当たり２００回の割込を行う場合は、位相カウ
ンタを０から１９９までのモジュロ・カウンタとする。
いた、位相カウンタをインクリメントする。例えば、１
サイクル当たり２００回の割込を行う場合は、位相カウ
ンタを０から１９９までのモジュロ・カウンタとする。
【００４１】ＳＴＥＰ３０で、正弦波のデータテーブル
より、位相カウンタの値を用いて次のｓｉｎ、ｃｏｓを
読み込む。
より、位相カウンタの値を用いて次のｓｉｎ、ｃｏｓを
読み込む。
【００４２】 ｓｉｎＵ＝ｓｉｎ（２πＣ／Ｃ０） ・・・（１１） ｓｉｎＶ＝ｓｉｎ（２πＣ／Ｃ０−２π／３） ・・・（１２） ｓｉｎＶ＝ｓｉｎ（２πＣ／Ｃ０＋２π／３） ・・・（１３） ｃｏｓＵ＝ｃｏｓ（２πＣ／Ｃ０） ・・・（１４） ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０−２π／３） ・・・（１５） ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０＋２π／３） ・・・（１６） 但し、Ｃはプログラム内での位相カウンタ値、Ｃ０は１
サイクル当たりの割込数である。
サイクル当たりの割込数である。
【００４３】次いで、ＳＴＥＰ４０で、次式によりプロ
グラムの位相カウンタ上での、バイパス入力電圧ｄ軸成
分、ｑ軸成分を求める。
グラムの位相カウンタ上での、バイパス入力電圧ｄ軸成
分、ｑ軸成分を求める。
【数１】 ここで、バイパス入力電圧の周波数ｆｖｂと位相カウン
タの周波数が等しく、位相については、ｄθ１だけバイ
パス入力電圧が進んでいる場合、即ち、 ＶＢｕ＝ＶＢ１・ｓｉｎ（２πｆｖｂ＋ｄθ１） ・・・（１８） ＶＢｖ＝ＶＢ１・ｓｉｎ（２πｆｖｂ−２π／３＋ｄθ１）・・・（１９） ＶＢｗ＝ＶＢ１・ｓｉｎ（２πｆｖｂ＋２π／３＋ｄθ１）・・・（２０） の時、 ＶＢｄ＝（３／２）1/2ＶＢ１・ｃｏｓ（ｄθ１） ・・・（２１） ＶＢｑ＝（３／２）1/2ＶＢ１・ｓｉｎ（ｄθ１） ・・・（２２） となる。
タの周波数が等しく、位相については、ｄθ１だけバイ
パス入力電圧が進んでいる場合、即ち、 ＶＢｕ＝ＶＢ１・ｓｉｎ（２πｆｖｂ＋ｄθ１） ・・・（１８） ＶＢｖ＝ＶＢ１・ｓｉｎ（２πｆｖｂ−２π／３＋ｄθ１）・・・（１９） ＶＢｗ＝ＶＢ１・ｓｉｎ（２πｆｖｂ＋２π／３＋ｄθ１）・・・（２０） の時、 ＶＢｄ＝（３／２）1/2ＶＢ１・ｃｏｓ（ｄθ１） ・・・（２１） ＶＢｑ＝（３／２）1/2ＶＢ１・ｓｉｎ（ｄθ１） ・・・（２２） となる。
【００４４】図４はバイパス交流入力電圧をｄｑ軸上で
ベクトル表示したものである。この図４より、バイパス
交流入力電圧とプログラムの位相カウンタとの位相差
は、バイパス交流入力電圧ベクトルとｄ軸との位相差に
等しいことが分かる。
ベクトル表示したものである。この図４より、バイパス
交流入力電圧とプログラムの位相カウンタとの位相差
は、バイパス交流入力電圧ベクトルとｄ軸との位相差に
等しいことが分かる。
【００４５】ＳＴＥＰ５０で、上式（２１）及び（２
２）より、バイパス交流入力電圧とプログラムの位相カ
ウンタとの位相差ｄθは、次式より求められる。
２）より、バイパス交流入力電圧とプログラムの位相カ
ウンタとの位相差ｄθは、次式より求められる。
【００４６】 ｄθ＝ｓｉｎ-1｛ＶＢｑ／（ＶＢｄ２＋ＶＢｑ２）1/2｝ ・・・（２３）
【００４７】ＳＴＥＰ６０で、次式により位相差ｄθに
ＰＩ演算を行う。
ＰＩ演算を行う。
【００４８】ＯＵＴ＝Ｋｐ（１＋Ｋｉ／Ｓ）ｘｄθ ここで、Ｋｐは比例ゲイン、Ｋｉは積分ゲイン、Ｓはラ
プラス演算子である。
プラス演算子である。
【００４９】位相差ｄθがバイパス交流入力電圧進みの
場合はＰＩ演算結果ＯＵＴが正の方向へ、位相差ｄθが
バイパス交流入力電圧遅れの場合はＰＩ演算結果ＯＵＴ
が負の方向へ、調整される。
場合はＰＩ演算結果ＯＵＴが正の方向へ、位相差ｄθが
バイパス交流入力電圧遅れの場合はＰＩ演算結果ＯＵＴ
が負の方向へ、調整される。
【００５０】ＳＴＥＰ７０で、ＰＩ演算結果ＯＵＴをレ
ートマルチ２６へ出力する。図５にレートマルチ２６の
特性例を示す。レートマルチ２６への入力ｎを横軸と
し、ｎが正の場合は出力周波数ｆｂが増加し、ｎが負の
場合は出力周波数ｆｂが減少する。また、レートマルチ
２６への出力を零とした場合の出力周波数Ｆ０（自走周
波数）は、バイパス交流入力電圧の定格周波数に相当す
る周波数とする。これより、位相差がバイパス交流入力
電圧進みの場合は、レートマルチ２６の入力が正方向へ
調整され、その結果ｆｂが増加し、割込周期が短くな
り、プログラムの位相カウンタが速くカウントアップさ
れるようになり、定常的にはプログラムの位相カウンタ
とバイパス入力電圧の位相が一致する。
ートマルチ２６へ出力する。図５にレートマルチ２６の
特性例を示す。レートマルチ２６への入力ｎを横軸と
し、ｎが正の場合は出力周波数ｆｂが増加し、ｎが負の
場合は出力周波数ｆｂが減少する。また、レートマルチ
２６への出力を零とした場合の出力周波数Ｆ０（自走周
波数）は、バイパス交流入力電圧の定格周波数に相当す
る周波数とする。これより、位相差がバイパス交流入力
電圧進みの場合は、レートマルチ２６の入力が正方向へ
調整され、その結果ｆｂが増加し、割込周期が短くな
り、プログラムの位相カウンタが速くカウントアップさ
れるようになり、定常的にはプログラムの位相カウンタ
とバイパス入力電圧の位相が一致する。
【００５１】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができる。
【００５２】実施の形態２．図６は、ＣＰＵ２１で実行
する本発明の実施の形態２による同期制御方法を示すプ
ログラム・フローチャートである。このプログラムは、
図１に示した同期制御装置１７のＣＰＵ２１にて割込毎
に実行される。上記実施の形態１との違いは、ＳＴＥＰ
５０の位相差検出を簡略化した点であり、他は実施の形
態１と同様である。
する本発明の実施の形態２による同期制御方法を示すプ
ログラム・フローチャートである。このプログラムは、
図１に示した同期制御装置１７のＣＰＵ２１にて割込毎
に実行される。上記実施の形態１との違いは、ＳＴＥＰ
５０の位相差検出を簡略化した点であり、他は実施の形
態１と同様である。
【００５３】上記実施の形態１では、ＳＴＥＰ５０にて
位相差を求める際にｓｉｎ-1を用いているが、位相差を
零にするフィードバック制御系となっていることから、 ｄθ＝ｓｉｎ（ｄθ） ・・・（２４） と仮定することができる。従って、位相差を次式より求
めることができる。
位相差を求める際にｓｉｎ-1を用いているが、位相差を
零にするフィードバック制御系となっていることから、 ｄθ＝ｓｉｎ（ｄθ） ・・・（２４） と仮定することができる。従って、位相差を次式より求
めることができる。
【００５４】 ｄθ＝ＶＢ／（ＶＢｄ２＋ＶＢｑ２）1/2 ・・・（２５） 本実施の形態２では、ＳＴＥＰ５０Ａにて、上式２５に
基づいた位相差検出を行っている。
基づいた位相差検出を行っている。
【００５５】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができるのに加え、位相
差検出にｓｉｎ-1を用いていないため、プログラムがシ
ンプルになり、ＣＰＵ負荷を低減できる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができるのに加え、位相
差検出にｓｉｎ-1を用いていないため、プログラムがシ
ンプルになり、ＣＰＵ負荷を低減できる。
【００５６】実施の形態３．図７は、ＣＰＵ２１で実行
する本発明の実施の形態３による同期制御方法を示すプ
ログラム・フローチャートである。このプログラムは、
図１に示す同期制御装置１７のＣＰＵ２１にて割込毎に
実行される。上記実施の形態２との違いは、ＳＴＥＰ５
０Ａの位相差検出を更に簡略化した点である。
する本発明の実施の形態３による同期制御方法を示すプ
ログラム・フローチャートである。このプログラムは、
図１に示す同期制御装置１７のＣＰＵ２１にて割込毎に
実行される。上記実施の形態２との違いは、ＳＴＥＰ５
０Ａの位相差検出を更に簡略化した点である。
【００５７】上記実施の形態２では、ＳＴＥＰ５０Ａに
てバイパス交流入力電圧ベクトルとｄ軸との位相差を求
める際に、バイパス交流入力電圧ベクトルの長さ即ちバ
イパス交流入力電圧が変動しても、正確に位相差が求め
られるように、バイパス交流入力電圧ベクトルの長さ
（ＶＢｄ２＋ＶＢｑ２）1/2を変数にしているが、バイ
パス交流入力電圧がほとんど変動しない場合は、これを
定数として扱ってもよく、 ＫＶＢ＝１／線間電圧定格実効値 ・・・（２６） と定数として定義することにより、位相差を次式より求
めることができる。
てバイパス交流入力電圧ベクトルとｄ軸との位相差を求
める際に、バイパス交流入力電圧ベクトルの長さ即ちバ
イパス交流入力電圧が変動しても、正確に位相差が求め
られるように、バイパス交流入力電圧ベクトルの長さ
（ＶＢｄ２＋ＶＢｑ２）1/2を変数にしているが、バイ
パス交流入力電圧がほとんど変動しない場合は、これを
定数として扱ってもよく、 ＫＶＢ＝１／線間電圧定格実効値 ・・・（２６） と定数として定義することにより、位相差を次式より求
めることができる。
【００５８】 ｄθ＝ＶＢｑｘＫＶＢ ・・・（２７） 従って、バイパス交流入力電圧のｄ軸成分は不要とな
り、上記実施の形態２に対して以下の内容を変更してい
る。
り、上記実施の形態２に対して以下の内容を変更してい
る。
【００５９】ＳＴＥＰ３０Ｂで、ｄ軸成分を求める必要
が無いため、正弦波のデータテーブルより、位相カウン
タの値を用いてｃｏｓのみを読み込む。
が無いため、正弦波のデータテーブルより、位相カウン
タの値を用いてｃｏｓのみを読み込む。
【００６０】 ｃｏｓＵ＝ｃｏｓ（２πＣ／Ｃ０） ・・・・（２８） ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０−２π／３） ・・・・（２９） ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０＋２π／３） ・・・・（３０） 但し、Ｃはプログラム内での位相カウンタ値、Ｃ０は１
サイクル当たりの割込数である。
サイクル当たりの割込数である。
【００６１】ＳＴＥＰ４０Ｂで、次式によりプログラム
の位相カウンタ上での、バイパス入力電圧ｑ軸成分のみ
を求める。
の位相カウンタ上での、バイパス入力電圧ｑ軸成分のみ
を求める。
【数２】 ＳＴＥＰ５０Ｂで、上式２７より、バイパス交流入力電
圧とプログラムの位相カウンタとの位相差ｄθを求め
る。
圧とプログラムの位相カウンタとの位相差ｄθを求め
る。
【００６２】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができるのに加え、バイ
パス交流入力電圧がほとんど変動しない場合には、プロ
グラムをシンプルな構成にでき、ＣＰＵ負荷を低減でき
る。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができるのに加え、バイ
パス交流入力電圧がほとんど変動しない場合には、プロ
グラムをシンプルな構成にでき、ＣＰＵ負荷を低減でき
る。
【００６３】実施の形態４．図８は、ＣＰＵ２１で実行
する本発明の実施の形態４による同期制御方法を示すプ
ログラム・フローチャートである。このプログラムは、
図１に示した同期制御装置１７のＣＰＵ２１にて割込毎
に実行される。上記実施の形態１との違いは、ＳＴＥＰ
５０の位相差検出後に、ＳＴＥＰ５１の位相差補正を追
加した点であり、他は実施の形態１と同様である。
する本発明の実施の形態４による同期制御方法を示すプ
ログラム・フローチャートである。このプログラムは、
図１に示した同期制御装置１７のＣＰＵ２１にて割込毎
に実行される。上記実施の形態１との違いは、ＳＴＥＰ
５０の位相差検出後に、ＳＴＥＰ５１の位相差補正を追
加した点であり、他は実施の形態１と同様である。
【００６４】図９は、バイパス交流入力電圧をｄｑ軸上
でベクトル表示したものである。図９において、バイパ
ス交流入力電圧ベクトルＶＢ１はI象限１にあり、図８
のＳＴＥＰ５０の処理により位相差ｄθ１が求められ
る。しかし、バイパス交流入力電圧ベクトルがＶＢ２の
ようにII象限２にある場合には、ＳＴＥＰ５０の処理で
は位相差が（π−ｄθ２）として求められるため、ＳＴ
ＥＰ５０の位相差検出特性を図示すると、図１０の点線
となり、実際の位相差が増えても位相差検出出力が減少
してしまう非線形性が見られる。この非線形性により、
同期制御において所望の応答が得られなくなるばかり
か、位相差がπの状態でロックされることも考えられ
る。
でベクトル表示したものである。図９において、バイパ
ス交流入力電圧ベクトルＶＢ１はI象限１にあり、図８
のＳＴＥＰ５０の処理により位相差ｄθ１が求められ
る。しかし、バイパス交流入力電圧ベクトルがＶＢ２の
ようにII象限２にある場合には、ＳＴＥＰ５０の処理で
は位相差が（π−ｄθ２）として求められるため、ＳＴ
ＥＰ５０の位相差検出特性を図示すると、図１０の点線
となり、実際の位相差が増えても位相差検出出力が減少
してしまう非線形性が見られる。この非線形性により、
同期制御において所望の応答が得られなくなるばかり
か、位相差がπの状態でロックされることも考えられ
る。
【００６５】ＳＴＥＰ５１の処理は、位相検出特性を図
１０の実線のように改善し、非線形性を解消するための
ものであり、以下にこの処理について説明する。
１０の実線のように改善し、非線形性を解消するための
ものであり、以下にこの処理について説明する。
【００６６】先ず、ＳＴＥＰ５１で、バイパス交流入力
電圧ベクトルの象限を求め、II、III象限３、４の場合
のみ以下の補正を行う。
電圧ベクトルの象限を求め、II、III象限３、４の場合
のみ以下の補正を行う。
【００６７】II象限２：ｄθ＝π−ｄθ III象限３：ｄθ＝−π−ｄθ このように、電源周波数の逓倍にて割込プログラムを起
動し、プログラム内の位相カウンタとバイパス交流入力
電圧との位相差をソフトウェアにて求め、この位相差よ
りレートマルチ２６への出力を演算し、割込周期を可変
にしているので、インバータ１３の出力電圧制御をマイ
クロプロセッサ等のソフトウェアにて行っている場合に
は、レートマルチ２６を追加するだけで、同期制御を容
易に実現することができるのに加え、位相差を−πから
πまで線形に求めることにより、安定して同期制御を行
うことができる。
動し、プログラム内の位相カウンタとバイパス交流入力
電圧との位相差をソフトウェアにて求め、この位相差よ
りレートマルチ２６への出力を演算し、割込周期を可変
にしているので、インバータ１３の出力電圧制御をマイ
クロプロセッサ等のソフトウェアにて行っている場合に
は、レートマルチ２６を追加するだけで、同期制御を容
易に実現することができるのに加え、位相差を−πから
πまで線形に求めることにより、安定して同期制御を行
うことができる。
【００６８】実施の形態５．図１１は、ＣＰＵ２１で実
行する本発明の実施の形態５による同期制御方法を示す
プログラム・フローチャートである。このプログラム
は、図１に示された同期制御装置１７のＣＰＵ２１にて
割込毎に実行される。上記実施の形態４との違いは、Ｓ
ＴＥＰ５１の位相差検出をＳＴＥＰ５２に変更した点で
あり、他は実施の形態４と同様である。
行する本発明の実施の形態５による同期制御方法を示す
プログラム・フローチャートである。このプログラム
は、図１に示された同期制御装置１７のＣＰＵ２１にて
割込毎に実行される。上記実施の形態４との違いは、Ｓ
ＴＥＰ５１の位相差検出をＳＴＥＰ５２に変更した点で
あり、他は実施の形態４と同様である。
【００６９】図１２は、バイパス交流入力電圧をｄｑ軸
上でベクトル表示したものである。上記実施の形態４で
は、バイパス交流入力電圧ベクトルがII、III象限２、
３にある場合、位相差が正しく求められるように補正し
ていたが、図１３に示すように、バイパス交流入力電圧
ベクトルがII象限２にある場合には、位相差ｄθ＝π／
２（９０度）、バイパス交流入力電圧ベクトルがIII象
限３にある場合には、位相差ｄθ＝−π／２（−９０
度）に制限することによっても、同期制御を安定に行
い、位相差がπの状態でロックされることも防ぐことが
できる。
上でベクトル表示したものである。上記実施の形態４で
は、バイパス交流入力電圧ベクトルがII、III象限２、
３にある場合、位相差が正しく求められるように補正し
ていたが、図１３に示すように、バイパス交流入力電圧
ベクトルがII象限２にある場合には、位相差ｄθ＝π／
２（９０度）、バイパス交流入力電圧ベクトルがIII象
限３にある場合には、位相差ｄθ＝−π／２（−９０
度）に制限することによっても、同期制御を安定に行
い、位相差がπの状態でロックされることも防ぐことが
できる。
【００７０】ＳＴＥＰ５２の処理は、位相検出特性を図
１３の実線とするものであり、以下にこの処理について
説明する。
１３の実線とするものであり、以下にこの処理について
説明する。
【００７１】ＳＴＥＰ５２で、バイパス交流入力電圧ベ
クトルの象限を求め、II、III象限２、３の場合のみ以
下の補正を行う。
クトルの象限を求め、II、III象限２、３の場合のみ以
下の補正を行う。
【００７２】II象限２：ｄθ＝π／２ III象限３：ｄθ＝−π／２ ここでは、位相差をπ／２と−π／２で制限したが、特
に高速な同期制御が必要でない場合には、例えばリミッ
タをπ／４と−π／４に設定しても勿論良い。このよう
に、電源周波数の逓倍にて割込プログラムを起動し、プ
ログラム内の位相カウンタとバイパス交流入力電圧との
位相差をソフトウェアにて求め、この位相差よりレート
マルチ２６への出力を演算し、割込周期を可変にしてい
るので、インバータ２６の出力電圧制御をマイクロプロ
セッサ等のソフトウェアにて行っている場合には、レー
トマルチ２６を追加するだけで、同期制御を容易に実現
することができるのに加え、−πからπまでの位相差を
上限・下限リミッタを介して求めることにより安定して
同期制御を行うことができる。
に高速な同期制御が必要でない場合には、例えばリミッ
タをπ／４と−π／４に設定しても勿論良い。このよう
に、電源周波数の逓倍にて割込プログラムを起動し、プ
ログラム内の位相カウンタとバイパス交流入力電圧との
位相差をソフトウェアにて求め、この位相差よりレート
マルチ２６への出力を演算し、割込周期を可変にしてい
るので、インバータ２６の出力電圧制御をマイクロプロ
セッサ等のソフトウェアにて行っている場合には、レー
トマルチ２６を追加するだけで、同期制御を容易に実現
することができるのに加え、−πからπまでの位相差を
上限・下限リミッタを介して求めることにより安定して
同期制御を行うことができる。
【００７３】実施の形態６．図１４は、ＣＰＵ２１で実
行する本発明の実施の形態６による同期制御方法を示す
プログラム・フローチャートである。このプログラム
は、図１に示す同期制御装置１７のＣＰＵ２１にて割込
毎に実行される。上記実施の形態４との違いは、ＳＴＥ
Ｐ５１の位相差検出をＳＴＥＰ５３に変更した点であ
り、他は実施の形態４と同様である。
行する本発明の実施の形態６による同期制御方法を示す
プログラム・フローチャートである。このプログラム
は、図１に示す同期制御装置１７のＣＰＵ２１にて割込
毎に実行される。上記実施の形態４との違いは、ＳＴＥ
Ｐ５１の位相差検出をＳＴＥＰ５３に変更した点であ
り、他は実施の形態４と同様である。
【００７４】図１５は、バイパス交流入力電圧をｄｑ軸
上でベクトル表示したものである。上記実施の形態４で
は、バイパス交流入力電圧ベクトルがII象限２にある場
合、位相差を「ｄθ１進み」と求めていたが、これは
「バイパス交流入力の周波数」と「現在のプログラム内
の位相カウンタの動作周波数」が等しい場合には正しい
が、これらの周波数が異なる場合には、「ｄθ１進み」
か「ｄθ２遅れ」であるかが正しく分からないという問
題がある。進み／遅れを誤検出した場合、フィードバッ
ク制御系が位相差を拡大するよう動作してしまうため、
同期制御が行えなくなる。
上でベクトル表示したものである。上記実施の形態４で
は、バイパス交流入力電圧ベクトルがII象限２にある場
合、位相差を「ｄθ１進み」と求めていたが、これは
「バイパス交流入力の周波数」と「現在のプログラム内
の位相カウンタの動作周波数」が等しい場合には正しい
が、これらの周波数が異なる場合には、「ｄθ１進み」
か「ｄθ２遅れ」であるかが正しく分からないという問
題がある。進み／遅れを誤検出した場合、フィードバッ
ク制御系が位相差を拡大するよう動作してしまうため、
同期制御が行えなくなる。
【００７５】そこで、本実施の形態６では、過去のＶＢ
ベクトルの挙動から、バイパス交流入力の周波数が変動
しても、位相差の進み／遅れを正しく判断でき、位相差
検出を図１６に示す特性とする処理を、ＳＴＥＰ５３に
て実施している。図１７はＳＴＥＰ５３の処理を詳細に
示したプログラム・フローチャートであり、以下に各処
理の説明を行う。
ベクトルの挙動から、バイパス交流入力の周波数が変動
しても、位相差の進み／遅れを正しく判断でき、位相差
検出を図１６に示す特性とする処理を、ＳＴＥＰ５３に
て実施している。図１７はＳＴＥＰ５３の処理を詳細に
示したプログラム・フローチャートであり、以下に各処
理の説明を行う。
【００７６】ＳＴＥＰ５３−１で、ＶＢベクトルの象限
（I〜IV）を判断する。
（I〜IV）を判断する。
【００７７】ＳＴＥＰ５３−２で、メモリ２２に記憶し
ている「位相差フラグ」が「進み」か「遅れ」かにより
処理フローを分ける。
ている「位相差フラグ」が「進み」か「遅れ」かにより
処理フローを分ける。
【００７８】「位相差フラグ＝進み」の場合 ＳＴＥＰ５３−３で、前回のＶＢベクトルＶＢａｒｅａ
ＯＬＤがI象限１であり、且つ、今回ＶＢベクトルＶＢ
ａｒｅａがIV象限４の場合（ＶＢベクトルが右回りに回
転）、ＶＢベクトルが遅れと判断し、ＳＴＥＰ５３ー４
で「位相差フラグ」を「遅れ」とする。位相差ｄθはＳ
ＴＥＰ５０に求めたものをそのまま使用する。
ＯＬＤがI象限１であり、且つ、今回ＶＢベクトルＶＢ
ａｒｅａがIV象限４の場合（ＶＢベクトルが右回りに回
転）、ＶＢベクトルが遅れと判断し、ＳＴＥＰ５３ー４
で「位相差フラグ」を「遅れ」とする。位相差ｄθはＳ
ＴＥＰ５０に求めたものをそのまま使用する。
【００７９】ＳＴＥＰ５３−３の条件を満足しないと
き、ＳＴＥＰ５３−５で、ＶＢベクトルＶＢａｒｅａが
今回I象限１の場合には、位相差ｄθはＳＴＥＰ５０に
求めたものをそのまま使用する。他の場合は、ＳＴＥＰ
５３−６で、位相差ｄθをリミッタ上限値＋ＬＩＭＴ
（例：π／２進み）として扱う。
き、ＳＴＥＰ５３−５で、ＶＢベクトルＶＢａｒｅａが
今回I象限１の場合には、位相差ｄθはＳＴＥＰ５０に
求めたものをそのまま使用する。他の場合は、ＳＴＥＰ
５３−６で、位相差ｄθをリミッタ上限値＋ＬＩＭＴ
（例：π／２進み）として扱う。
【００８０】「位相差フラグ＝遅れ」の場合 ＳＴＥＰ５３−７で、前回のＶＢベクトルＶＢａｒｅａ
ＯＬＤがIV象限４で今回のＶＢａｒｅａがI象限１の場
合（ＶＢベクトルが左回りに回転）、ＶＢベクトルが進
みと判断し、ＳＴＥＰ５３−８で「位相差フラグ」を
「進み」とする。位相差ｄθはＳＴＥＰ５０に求めたも
のをそのまま使用する。
ＯＬＤがIV象限４で今回のＶＢａｒｅａがI象限１の場
合（ＶＢベクトルが左回りに回転）、ＶＢベクトルが進
みと判断し、ＳＴＥＰ５３−８で「位相差フラグ」を
「進み」とする。位相差ｄθはＳＴＥＰ５０に求めたも
のをそのまま使用する。
【００８１】ＳＴＥＰ５３−７の条件を満足しない場合
には、ＳＴＥＰ５３−９で、今回のＶＢベクトルＶＢａ
ｒｅａがIV象限４の場合は、位相差ｄθはＳＴＥＰ５０
で求めたものをそのまま使用する。他の場合は、ＳＴＥ
Ｐ５３−１０で位相差ｄθをリミッタ下限値−ＬＩＭＩ
Ｔ（例：π／２遅れ）として扱う。
には、ＳＴＥＰ５３−９で、今回のＶＢベクトルＶＢａ
ｒｅａがIV象限４の場合は、位相差ｄθはＳＴＥＰ５０
で求めたものをそのまま使用する。他の場合は、ＳＴＥ
Ｐ５３−１０で位相差ｄθをリミッタ下限値−ＬＩＭＩ
Ｔ（例：π／２遅れ）として扱う。
【００８２】ＳＴＥＰ５３−１１で、今回のＶＢベクト
ル象限を記憶しておき、次回割込処理にて「前回のＶＢ
ベクトル象限」として使用する。
ル象限を記憶しておき、次回割込処理にて「前回のＶＢ
ベクトル象限」として使用する。
【００８３】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができるのに加え、ＶＢ
ベクトルの過去の状態より位相差の進み／遅れを正しく
求めているので、安定して同期制御を行うことができ
る。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができるのに加え、ＶＢ
ベクトルの過去の状態より位相差の進み／遅れを正しく
求めているので、安定して同期制御を行うことができ
る。
【００８４】実施の形態７．図１８は、ＣＰＵ２１で実
行する本発明実施の形態７による同期制御方法を示すプ
ログラム・フローチャートである。このプログラムは、
図１に示された同期制御装置１７のＣＰＵ２１にて割込
毎に実行される。上記実施の形態６との違いは、ＳＴＥ
Ｐ５３の前回位相差を考慮した位相差補正処理を高速化
してＳＴＥＰ５３Ａとした点であり、他は実施の形態６
と同様である。
行する本発明実施の形態７による同期制御方法を示すプ
ログラム・フローチャートである。このプログラムは、
図１に示された同期制御装置１７のＣＰＵ２１にて割込
毎に実行される。上記実施の形態６との違いは、ＳＴＥ
Ｐ５３の前回位相差を考慮した位相差補正処理を高速化
してＳＴＥＰ５３Ａとした点であり、他は実施の形態６
と同様である。
【００８５】上記実施の形態６では、「位相差フラ
グ」、前回ＶＢベクトル象限、今回ＶＢベクトル象限を
用いて位相差補正を行っていた。これらの情報を、図１
９に示すように、１バイトのメモリ（状態記憶メモリと
命名）に割り付けることを考える。以下、各ビットの説
明を行う。
グ」、前回ＶＢベクトル象限、今回ＶＢベクトル象限を
用いて位相差補正を行っていた。これらの情報を、図１
９に示すように、１バイトのメモリ（状態記憶メモリと
命名）に割り付けることを考える。以下、各ビットの説
明を行う。
【００８６】 各ビットに情報を割り付けることにより、この状態記憶
メモリは、０から３１までの値をとる。この値に対し
て、実施の形態６にて行った位相差補正処理をまとめた
のが図２０である。
メモリは、０から３１までの値をとる。この値に対し
て、実施の形態６にて行った位相差補正処理をまとめた
のが図２０である。
【００８７】そこで、本発明の実施の形態７では、状態
記憶メモリを作成し、このメモリの値から処理を選定
し、位相差の進み／遅れを正しく判断している。図２１
は、ＳＴＥＰ５３Ａの処理を詳細に示したプログラム・
フローチャートであり、以下に各処理の説明を行う。
記憶メモリを作成し、このメモリの値から処理を選定
し、位相差の進み／遅れを正しく判断している。図２１
は、ＳＴＥＰ５３Ａの処理を詳細に示したプログラム・
フローチャートであり、以下に各処理の説明を行う。
【００８８】図２１において、ＳＴＥＰ５３Ａ−１で、
ＶＢベクトルの象限（I〜IV）を判断し、状態記憶メモ
リのＢＩＴ０、１に、ＶＢベクトルの象限に応じた値を
セットする。
ＶＢベクトルの象限（I〜IV）を判断し、状態記憶メモ
リのＢＩＴ０、１に、ＶＢベクトルの象限に応じた値を
セットする。
【００８９】ＳＴＥＰ５３Ａ−２で、状態記憶メモリの
値により、図２０に示した処理を行う。Ｃ言語ではｃａ
ｓｅ文を用いることにより、実施の形態６のように条件
分岐処理を行うよりも、高速に処理することができる。
値により、図２０に示した処理を行う。Ｃ言語ではｃａ
ｓｅ文を用いることにより、実施の形態６のように条件
分岐処理を行うよりも、高速に処理することができる。
【００９０】ＳＴＥＰ５３Ａ−３で、状態記憶メモリの
ＢＩＴ０、１にあるＶＢベクトルの今回象限データを、
ＢＩＴ２、３にコピーし、次回割込処理にて「前回のＶ
Ｂベクトル象限データ」として使用する。
ＢＩＴ０、１にあるＶＢベクトルの今回象限データを、
ＢＩＴ２、３にコピーし、次回割込処理にて「前回のＶ
Ｂベクトル象限データ」として使用する。
【００９１】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができるのに加え、ＶＢ
ベクトルの過去の状態より位相差の進み／遅れを正しく
且つＣＰＵ負荷を低減して求めているので、安定して同
期制御を行うことができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができるのに加え、ＶＢ
ベクトルの過去の状態より位相差の進み／遅れを正しく
且つＣＰＵ負荷を低減して求めているので、安定して同
期制御を行うことができる。
【００９２】実施の形態８．図２２は、ＣＰＵ２１で実
行する本発明の実施の形態８による同期制御方法を示す
プログラム・フローチャートである。このプログラム
は、図１に示された同期制御装置１７のＣＰＵ２１にて
割込毎に実行される。上記実施の形態６との違いは、Ｓ
ＴＥＰ４１の高域除去フィルタを追加した点であり、他
は実施の形態６と同様である。
行する本発明の実施の形態８による同期制御方法を示す
プログラム・フローチャートである。このプログラム
は、図１に示された同期制御装置１７のＣＰＵ２１にて
割込毎に実行される。上記実施の形態６との違いは、Ｓ
ＴＥＰ４１の高域除去フィルタを追加した点であり、他
は実施の形態６と同様である。
【００９３】バイパス交流入力電圧に高調波成分が含ま
れている場合、ｄｑ変換されたバイパス交流入力電圧の
ｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑにも高調波が含まれ
る。ｄｑ変換は正相回転する回転座標変換であるため、
例えば、５次の高調波が含まれている場合は、５次正相
分がｄｑ軸上では４次に、５次逆相分がｄｑ軸上では６
次になって現れる。従って、ｄｑ軸上のバイパス電圧ベ
クトルが高調波によって振動しているように動作し、位
相差も高調波の影響を受ける。しかしながら、基本波正
相分は「バイパス交流入力の周波数」と「現在のプログ
ラム内の位相カウンタの動作周波数」が等しいか、また
は僅かに異なる場合には、ｄｑ軸上で直流分または二つ
の周波数差の成分となるので、ＶＢｄ、ＶＢｑにＳＴＥ
Ｐ４１で高調波除去フィルタ（低域通過フィルタ）を通
してから、ＳＴＥＰ５０の位相差検出を行うことによ
り、電圧高調波の影響を低減できる。一般的に、電圧高
調波は５次、７次の成分がほとんどであるため、ｄｑ軸
上では４次以上の高調波を除去するようにすればよい。
れている場合、ｄｑ変換されたバイパス交流入力電圧の
ｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑにも高調波が含まれ
る。ｄｑ変換は正相回転する回転座標変換であるため、
例えば、５次の高調波が含まれている場合は、５次正相
分がｄｑ軸上では４次に、５次逆相分がｄｑ軸上では６
次になって現れる。従って、ｄｑ軸上のバイパス電圧ベ
クトルが高調波によって振動しているように動作し、位
相差も高調波の影響を受ける。しかしながら、基本波正
相分は「バイパス交流入力の周波数」と「現在のプログ
ラム内の位相カウンタの動作周波数」が等しいか、また
は僅かに異なる場合には、ｄｑ軸上で直流分または二つ
の周波数差の成分となるので、ＶＢｄ、ＶＢｑにＳＴＥ
Ｐ４１で高調波除去フィルタ（低域通過フィルタ）を通
してから、ＳＴＥＰ５０の位相差検出を行うことによ
り、電圧高調波の影響を低減できる。一般的に、電圧高
調波は５次、７次の成分がほとんどであるため、ｄｑ軸
上では４次以上の高調波を除去するようにすればよい。
【００９４】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、ＶＢベクトルの
過去の状態より位相差の進み／遅れを正しく求めている
のに加え、高調波除去フィルタにより位相差の高調波に
よる影響を低減し、安定して同期制御を行うことができ
る。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、ＶＢベクトルの
過去の状態より位相差の進み／遅れを正しく求めている
のに加え、高調波除去フィルタにより位相差の高調波に
よる影響を低減し、安定して同期制御を行うことができ
る。
【００９５】実施の形態９．図２３は、ＣＰＵ２１で実
行する本発明の実施の形態９による同期制御方法を示す
プログラム・フローチャートである。このプログラム
は、図１に示された同期制御装置１７のＣＰＵ２１にて
割込毎に実行される。上記実施の形態８との違いは、Ｓ
ＴＥＰ５４の移動平均フィルタを追加した点であり、他
は実施の形態８と同様である。
行する本発明の実施の形態９による同期制御方法を示す
プログラム・フローチャートである。このプログラム
は、図１に示された同期制御装置１７のＣＰＵ２１にて
割込毎に実行される。上記実施の形態８との違いは、Ｓ
ＴＥＰ５４の移動平均フィルタを追加した点であり、他
は実施の形態８と同様である。
【００９６】バイパス交流入力電圧が不平衡な場合、即
ちバイパス交流入力電圧が基本波逆相分を持つ場合、ｄ
ｑ変換は正相回転する回転座標変換であるため、基本波
逆相分がｄｑ軸上では基本波の２倍の周波数となり、バ
イパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑ
は、基本波逆相分に応じた２倍周波の高調波が含まれ
る。上記実施の形態８にて説明した高域除去フィルタは
４次以上の高調波を対象にしていたが、不平衡による倍
周波を高域除去フィルタにて除去するためには、フィル
タの折れ点角周波数を下げるしかなく、同期制御への応
答にも影響がでてくる。
ちバイパス交流入力電圧が基本波逆相分を持つ場合、ｄ
ｑ変換は正相回転する回転座標変換であるため、基本波
逆相分がｄｑ軸上では基本波の２倍の周波数となり、バ
イパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑ
は、基本波逆相分に応じた２倍周波の高調波が含まれ
る。上記実施の形態８にて説明した高域除去フィルタは
４次以上の高調波を対象にしていたが、不平衡による倍
周波を高域除去フィルタにて除去するためには、フィル
タの折れ点角周波数を下げるしかなく、同期制御への応
答にも影響がでてくる。
【００９７】従って、本実施の形態９では、上記実施の
形態８と同様に、ＳＴＥＰ５３までで位相差を求め、こ
の位相差を基本波１サイクル周期にて移動平均を計算
し、この結果をＳＴＥＰ６０のＰＩ演算の入力としてい
る。移動平均により、バイパス交流入力電圧の不平衡に
よる倍周波の位相差リップルが平均化され、位相差が正
確に求められる。
形態８と同様に、ＳＴＥＰ５３までで位相差を求め、こ
の位相差を基本波１サイクル周期にて移動平均を計算
し、この結果をＳＴＥＰ６０のＰＩ演算の入力としてい
る。移動平均により、バイパス交流入力電圧の不平衡に
よる倍周波の位相差リップルが平均化され、位相差が正
確に求められる。
【００９８】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、バイパス交流入力電圧の不
平衡に対しては、移動平均フィルタによりその影響を低
減し、安定して同期制御を行うことができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、バイパス交流入力電圧の不
平衡に対しては、移動平均フィルタによりその影響を低
減し、安定して同期制御を行うことができる。
【００９９】実施の形態１０．図２４は、ＣＰＵ２１で
実行する本発明の実施の形態１０による同期制御方法を
示すプログラム・フローチャートである。このプログラ
ムは、図１に示された同期制御装置１７のＣＰＵ２１に
て割込毎に実行される。上記実施の形態８との違いは、
ＳＴＥＰ３１からＳＴＥＰ３４の処理を追加した点であ
り、他は実施の形態８と同様である。
実行する本発明の実施の形態１０による同期制御方法を
示すプログラム・フローチャートである。このプログラ
ムは、図１に示された同期制御装置１７のＣＰＵ２１に
て割込毎に実行される。上記実施の形態８との違いは、
ＳＴＥＰ３１からＳＴＥＰ３４の処理を追加した点であ
り、他は実施の形態８と同様である。
【０１００】バイパス交流入力電圧が不平衡な場合、即
ちバイパス交流入力電圧が基本波逆相分を持つ場合、ｄ
ｑ変換は正相回転する回転座標変換であるため、基本波
逆相分がｄｑ軸上では基本波の２倍の周波数となり、バ
イパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑ
は、基本波逆相分に応じた２倍周波の高調波が含まれ
る。上記実施の形態８にて説明した高域除去フィルタは
４次以上の高調波を対象にしていたが、不平衡による倍
周波を高域除去フィルタにて除去するためには、フィル
タの折れ点角周波数を下げるしかなく、同期制御への応
答にも影響がでてくる。
ちバイパス交流入力電圧が基本波逆相分を持つ場合、ｄ
ｑ変換は正相回転する回転座標変換であるため、基本波
逆相分がｄｑ軸上では基本波の２倍の周波数となり、バ
イパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑ
は、基本波逆相分に応じた２倍周波の高調波が含まれ
る。上記実施の形態８にて説明した高域除去フィルタは
４次以上の高調波を対象にしていたが、不平衡による倍
周波を高域除去フィルタにて除去するためには、フィル
タの折れ点角周波数を下げるしかなく、同期制御への応
答にも影響がでてくる。
【０１０１】従って、本実施の形態１０では、逆相分を
まず検出し、これを除去した信号から位相差を求めるこ
とにより、逆相分の影響を低減した位相差を求めてい
る。図２４のプログラム・フローチャートにより、実施
の形態８に追加したＳＴＥＰ３１からＳＴＥＰ３４の処
理を以下に説明する。
まず検出し、これを除去した信号から位相差を求めるこ
とにより、逆相分の影響を低減した位相差を求めてい
る。図２４のプログラム・フローチャートにより、実施
の形態８に追加したＳＴＥＰ３１からＳＴＥＰ３４の処
理を以下に説明する。
【０１０２】ＳＴＥＰ３１で、次式によりバイパス交流
入力電圧を逆相回転座標に変換する。
入力電圧を逆相回転座標に変換する。
【０１０３】
【数３】 ＳＴＥＰ３２で、逆相回転座標でのｄ軸成分ＶＢｒｄ、
ｑ軸成分ＶＢｒｑより、直流分を低域通過フィルタ等で
求め、基本波逆相分を直流量で求める。
ｑ軸成分ＶＢｒｑより、直流分を低域通過フィルタ等で
求め、基本波逆相分を直流量で求める。
【０１０４】ＳＴＥＰ３３で、ＳＴＥＰ３２で求めた直
流量を次式にて３相座標に変換する。
流量を次式にて３相座標に変換する。
【０１０５】
【数４】 ＳＴＥＰ３４で、バイパス交流入力電圧から上式３３に
て求めた３相座標上での逆相分を減じて、ＳＴＥＰ４０
への入力とする。
て求めた３相座標上での逆相分を減じて、ＳＴＥＰ４０
への入力とする。
【０１０６】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、バイパス交流入力電圧の不
平衡に対しては、電圧不平衡成分をまず求め、これを除
去した信号から位相差を求めることによりその影響を低
減し、安定して同期制御を行うことができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、バイパス交流入力電圧の不
平衡に対しては、電圧不平衡成分をまず求め、これを除
去した信号から位相差を求めることによりその影響を低
減し、安定して同期制御を行うことができる。
【０１０７】実施の形態１１．図２５は、ＣＰＵ２１で
実行する本発明の実施の形態１１による同期制御方法を
示すプログラム・フローチャートである。このプログラ
ムは、図１に示された同期制御装置１７のＣＰＵ２１に
て割込毎に実行される。上記実施の形態１０との違い
は、ＳＴＥＰ３１からＳＴＥＰ３４とＳＴＥＰ４１の処
理を変更した点であり、他は上記実施の形態１０と同様
である。
実行する本発明の実施の形態１１による同期制御方法を
示すプログラム・フローチャートである。このプログラ
ムは、図１に示された同期制御装置１７のＣＰＵ２１に
て割込毎に実行される。上記実施の形態１０との違い
は、ＳＴＥＰ３１からＳＴＥＰ３４とＳＴＥＰ４１の処
理を変更した点であり、他は上記実施の形態１０と同様
である。
【０１０８】実施の形態１０では、基本波逆相分を積極
的に検出して、これをバイパス交流入力電圧から減じる
ことにより逆相の影響を除去していたが、本実施の形態
１１では、これを５次高調波にも応用している。図２５
のプログラム・フローチャートにより、本実施の形態１
１の上記実施の形態１０に対する変更点を説明する。
的に検出して、これをバイパス交流入力電圧から減じる
ことにより逆相の影響を除去していたが、本実施の形態
１１では、これを５次高調波にも応用している。図２５
のプログラム・フローチャートにより、本実施の形態１
１の上記実施の形態１０に対する変更点を説明する。
【０１０９】ＳＴＥＰ３１Ａで、基本波逆相回転座標変
換、５次正相回転座標変換、５次逆相回転座標変換よ
り、各座標上でのｄ軸成分（ＶＢｒｄ、ＶＢ５ｄ、ＶＢ
５ｒｄ）、ｑ軸成分（ＶＢｒｑ、ＶＢ５ｑ、ＶＢ５ｒ
ｑ）を求める。
換、５次正相回転座標変換、５次逆相回転座標変換よ
り、各座標上でのｄ軸成分（ＶＢｒｄ、ＶＢ５ｄ、ＶＢ
５ｒｄ）、ｑ軸成分（ＶＢｒｑ、ＶＢ５ｑ、ＶＢ５ｒ
ｑ）を求める。
【０１１０】ＳＴＥＰ３２Ａで、各座標上でのｄ軸成分
（ＶＢｒｄ、ＶＢ５ｄ、ＶＢ５ｒｄ）、ｑ軸成分（ＶＢ
ｒｑ、ＶＢ５ｑ、ＶＢ５ｒｑ）より、低域通過フィルタ
等にて直流量を求める。
（ＶＢｒｄ、ＶＢ５ｄ、ＶＢ５ｒｄ）、ｑ軸成分（ＶＢ
ｒｑ、ＶＢ５ｑ、ＶＢ５ｒｑ）より、低域通過フィルタ
等にて直流量を求める。
【０１１１】ＳＴＥＰ３３Ａで、ＳＴＥＰ３２Ａで求め
た直流量をそれぞれ３相座標に変換し、各相毎に和（Ｖ
Ｂｈｕ、ＶＢｈｖ、ＶＢｈｗ）を求める。
た直流量をそれぞれ３相座標に変換し、各相毎に和（Ｖ
Ｂｈｕ、ＶＢｈｖ、ＶＢｈｗ）を求める。
【０１１２】ＳＴＥＰ３４Ａで、バイパス交流入力電圧
からＳＴＥＰ３３Ａにて求めた３相座標上での逆相分・
５次高調波成分を減じて、ＳＴＥＰ４０への入力とす
る。
からＳＴＥＰ３３Ａにて求めた３相座標上での逆相分・
５次高調波成分を減じて、ＳＴＥＰ４０への入力とす
る。
【０１１３】また、５次高調波成分除去されたことによ
り、ＳＴＥＰ４１Ａでは、７次以上の高調波の影響を低
減するための高調波除去フィルタを設計すればよく、フ
ィルタの折れ点角周波数を上げることができ、同期制御
ループでの無駄時間が減少し、同期制御応答性能を更に
上げることもできる。
り、ＳＴＥＰ４１Ａでは、７次以上の高調波の影響を低
減するための高調波除去フィルタを設計すればよく、フ
ィルタの折れ点角周波数を上げることができ、同期制御
ループでの無駄時間が減少し、同期制御応答性能を更に
上げることもできる。
【０１１４】また、本実施の形態１１では、５次高調波
と基本波逆相分のみを積極的に検出し、これをバイパス
交流入力電圧から減じることにより逆相と５次高調波の
影響を除去していたが、高調波に関しては、ＣＰＵの能
力に応じて７次、１１次等さらに積極的に除去すること
により、高調波による影響を改善することができる。
と基本波逆相分のみを積極的に検出し、これをバイパス
交流入力電圧から減じることにより逆相と５次高調波の
影響を除去していたが、高調波に関しては、ＣＰＵの能
力に応じて７次、１１次等さらに積極的に除去すること
により、高調波による影響を改善することができる。
【０１１５】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、バイパス交流入力電圧の不
平衡・低次高調波に対しては、電圧不平衡成分・低次高
調波成分をまず求め、これを除去した信号から位相差を
求めることによりその影響を低減し、安定して同期制御
を行うことができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、バイパス交流入力電圧の不
平衡・低次高調波に対しては、電圧不平衡成分・低次高
調波成分をまず求め、これを除去した信号から位相差を
求めることによりその影響を低減し、安定して同期制御
を行うことができる。
【０１１６】実施の形態１２．図２６、図２７はＣＰＵ
２１で実行する本発明の実施の形態１２による同期制御
方法を示すプログラム・フローチャートである。図１に
示された同期制御装置１７のＣＰＵ２１にて、図２６の
プログラムはｆ２割込毎に実行される。図２７のプログ
ラムは、一般的に、ＣＰＵ周辺回路としてＣＰＵ内蔵ま
たは外付けされているタイマ等により一定時間毎に割込
を発生させて（タイマ割込）実行される。上記実施の形
態９との違いは、処理を２つに分けた点であり、処理の
内容については実施の形態９と同様である。
２１で実行する本発明の実施の形態１２による同期制御
方法を示すプログラム・フローチャートである。図１に
示された同期制御装置１７のＣＰＵ２１にて、図２６の
プログラムはｆ２割込毎に実行される。図２７のプログ
ラムは、一般的に、ＣＰＵ周辺回路としてＣＰＵ内蔵ま
たは外付けされているタイマ等により一定時間毎に割込
を発生させて（タイマ割込）実行される。上記実施の形
態９との違いは、処理を２つに分けた点であり、処理の
内容については実施の形態９と同様である。
【０１１７】上記実施の形態１で示したように、今、三
角波キャリアの分解能が８ｂｉｔ（Ｋ＝２５６）、周波
数が６ｋＨｚ、インバータ１３の出力周波数が６０Ｈｚ
とすると、ｆ２割込は基本波１サイクルに対し２００回
となる。ＳＴＥＰ４１の高調波除去フィルタ、ＳＴＥＰ
５４の移動平均フィルタにより、高調波・不平衡の影響
を受けることなく位相差を正確に求めるためには、サン
プリング点が多い方がよい。しかしながら、同期制御応
答が１０ｒａｄ／ｓｅｃ程度でよい場合は、ＰＩ演算は
数ｍｓｅｃ程度の演算周期でも十分である。従って、本
実施の形態１２では、「ｆ２割込」ではＳＴＥＰ５４の
位相差移動平均フィルタまでを求め、数ｍｓｅｃ程度の
「タイマ割込」にて、ＳＴＥＰ６０、ＳＴＥＰ７０を実
行している。
角波キャリアの分解能が８ｂｉｔ（Ｋ＝２５６）、周波
数が６ｋＨｚ、インバータ１３の出力周波数が６０Ｈｚ
とすると、ｆ２割込は基本波１サイクルに対し２００回
となる。ＳＴＥＰ４１の高調波除去フィルタ、ＳＴＥＰ
５４の移動平均フィルタにより、高調波・不平衡の影響
を受けることなく位相差を正確に求めるためには、サン
プリング点が多い方がよい。しかしながら、同期制御応
答が１０ｒａｄ／ｓｅｃ程度でよい場合は、ＰＩ演算は
数ｍｓｅｃ程度の演算周期でも十分である。従って、本
実施の形態１２では、「ｆ２割込」ではＳＴＥＰ５４の
位相差移動平均フィルタまでを求め、数ｍｓｅｃ程度の
「タイマ割込」にて、ＳＴＥＰ６０、ＳＴＥＰ７０を実
行している。
【０１１８】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減しているの
に加え、位相差検出は高速に、ＰＩ演算は位相差検出よ
りも低速に処理するように構成することにより、ＣＰＵ
負荷を低減しながら、安定して同期制御を行うことがで
きる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減しているの
に加え、位相差検出は高速に、ＰＩ演算は位相差検出よ
りも低速に処理するように構成することにより、ＣＰＵ
負荷を低減しながら、安定して同期制御を行うことがで
きる。
【０１１９】実施の形態１３．図２８は、ＣＰＵ２１で
実行する本発明の実施の形態１３による同期制御方法を
示すプログラム・フローチャートである。図１に示され
た同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度
のタイマ割込にて図２８のプログラムが実行される。上
記実施の形態１２との違いは、タイマ割込処理にて同期
制御の追従速度（スルーレート）を制限する機能（ＳＴ
ＥＰ６１からＳＴＥＰ６６）を追加した点であり、ｆ２
割込については、実施の形態１２と同様である。
実行する本発明の実施の形態１３による同期制御方法を
示すプログラム・フローチャートである。図１に示され
た同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度
のタイマ割込にて図２８のプログラムが実行される。上
記実施の形態１２との違いは、タイマ割込処理にて同期
制御の追従速度（スルーレート）を制限する機能（ＳＴ
ＥＰ６１からＳＴＥＰ６６）を追加した点であり、ｆ２
割込については、実施の形態１２と同様である。
【０１２０】電力変換器の負荷には、モータ等、周波数
が急変すると過電流となりやすい負荷がある。そのた
め、同期制御応答を犠牲にしても、周波数の時間当たり
の変化を制限する場合がある。本実施の形態１３では、
ソフトウェアにより容易にこの機能が追加できることを
示している。図２８のプログラム・フローチャートによ
り、本実施の形態１３の上記実施の形態１２に対する追
加点を説明する。
が急変すると過電流となりやすい負荷がある。そのた
め、同期制御応答を犠牲にしても、周波数の時間当たり
の変化を制限する場合がある。本実施の形態１３では、
ソフトウェアにより容易にこの機能が追加できることを
示している。図２８のプログラム・フローチャートによ
り、本実施の形態１３の上記実施の形態１２に対する追
加点を説明する。
【０１２１】ＳＴＥＰ６０で、位相差ｄθに対してＰＩ
演算を行う。
演算を行う。
【０１２２】ＳＴＥＰ６１乃至ＳＴＥＰ６４において、
今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果
ＯＵＴ（ｋ−１）との差が、設定値ＳＬＩＭＩＴより大
きい場合には、今回のＰＩ演算結果を制限する。
今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果
ＯＵＴ（ｋ−１）との差が、設定値ＳＬＩＭＩＴより大
きい場合には、今回のＰＩ演算結果を制限する。
【０１２３】すなわち、ＳＴＥＰ６１で、今回のＰＩ演
算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−
１）との差が、設定値ＳＬＩＭＩＴより大きい場合に
は、ＳＴＥＰ６２で今回のＰＩ演算結果ＯＵＴ（ｋ）を
ＯＵＴ（ｋ）＝ＯＵＴ（ｋ−１）＋ＳＬＩＭＩＴに制限
する。
算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−
１）との差が、設定値ＳＬＩＭＩＴより大きい場合に
は、ＳＴＥＰ６２で今回のＰＩ演算結果ＯＵＴ（ｋ）を
ＯＵＴ（ｋ）＝ＯＵＴ（ｋ−１）＋ＳＬＩＭＩＴに制限
する。
【０１２４】また、ＳＴＥＰ６１で、今回のＰＩ演算結
果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）
との差が、設定値ＳＬＩＭＩＴ以下の場合には、ＳＴＥ
Ｐ６３に進み、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回
のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値−Ｓ
ＬＩＭＩＴより大きい場合は、ＳＴＥＰ６４で今回のＰ
Ｉ演算結果ＯＵＴ（ｋ）をＯＵＴ（ｋ）＝ＯＵＴ（ｋ−
１）−ＳＬＩＭＩＴに制限する。
果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）
との差が、設定値ＳＬＩＭＩＴ以下の場合には、ＳＴＥ
Ｐ６３に進み、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回
のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値−Ｓ
ＬＩＭＩＴより大きい場合は、ＳＴＥＰ６４で今回のＰ
Ｉ演算結果ＯＵＴ（ｋ）をＯＵＴ（ｋ）＝ＯＵＴ（ｋ−
１）−ＳＬＩＭＩＴに制限する。
【０１２５】ＳＴＥＰ６５で、今回のＰＩ演算結果ＯＵ
Ｔ（ｋ）をＯＵＴ（ｋ−１）に記憶しておき、次回割込
にて前回のＰＩ演算結果ＯＵＴ（ｋ−１）として使用す
る。
Ｔ（ｋ）をＯＵＴ（ｋ−１）に記憶しておき、次回割込
にて前回のＰＩ演算結果ＯＵＴ（ｋ−１）として使用す
る。
【０１２６】ＳＴＥＰ６６で、ＰＩ演算結果ＯＵＴ
（ｋ）が制限された場合は、次式よりＰＩ演算の積分項
を設定することにより、同期制御を安定にする。
（ｋ）が制限された場合は、次式よりＰＩ演算の積分項
を設定することにより、同期制御を安定にする。
【０１２７】 積分項設定値＝（ＯＵＴ（ｋ）−Ｋｐ・ｄθ）／（Ｋｐ・Ｋｉ）・・（３４） このように、電源周波数の逓倍にて割込プログラムを起
動し、プログラム内の位相カウンタとバイパス交流入力
電圧との位相差をソフトウェアにて求め、この位相差よ
りレートマルチ２６への出力を演算し、割込周期を可変
にしているので、インバータ１３の出力電圧制御をマイ
クロプロセッサ等のソフトウェアにて行っている場合に
は、レートマルチ２６を追加するだけで、同期制御を容
易に実現することができ、また、ＶＢベクトルの過去の
状態より位相差の進み／遅れを正しく求め、高調波除去
フィルタにより位相差の高調波による影響を低減し、バ
イパス交流入力電圧の不平衡に対しては、移動平均フィ
ルタによりその影響を低減しており、位相差検出は高速
に、ＰＩ演算は位相差検出よりも低速に処理するように
構成することによりＣＰＵ負荷を低減しているのに加
え、同期制御の追従速度を制限する機能を追加すること
により、周波数の変化率が規定されている負荷に対して
も、安定して同期制御を行うことができる。
動し、プログラム内の位相カウンタとバイパス交流入力
電圧との位相差をソフトウェアにて求め、この位相差よ
りレートマルチ２６への出力を演算し、割込周期を可変
にしているので、インバータ１３の出力電圧制御をマイ
クロプロセッサ等のソフトウェアにて行っている場合に
は、レートマルチ２６を追加するだけで、同期制御を容
易に実現することができ、また、ＶＢベクトルの過去の
状態より位相差の進み／遅れを正しく求め、高調波除去
フィルタにより位相差の高調波による影響を低減し、バ
イパス交流入力電圧の不平衡に対しては、移動平均フィ
ルタによりその影響を低減しており、位相差検出は高速
に、ＰＩ演算は位相差検出よりも低速に処理するように
構成することによりＣＰＵ負荷を低減しているのに加
え、同期制御の追従速度を制限する機能を追加すること
により、周波数の変化率が規定されている負荷に対して
も、安定して同期制御を行うことができる。
【０１２８】実施の形態１４．図２９は、ＣＰＵ２１で
実行する本発明の実施の形態１４による同期制御方法を
示すプログラム・フローチャートである。図１に示され
た同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度
のタイマ割込にて図２９のプログラムが実行される。上
記実施の形態１３との違いは、ＰＩ演算のアルゴリズム
を変更し、容易にスルーレートの制限をできるようにし
た点であり、その他は実施の形態１３と同様である。
実行する本発明の実施の形態１４による同期制御方法を
示すプログラム・フローチャートである。図１に示され
た同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度
のタイマ割込にて図２９のプログラムが実行される。上
記実施の形態１３との違いは、ＰＩ演算のアルゴリズム
を変更し、容易にスルーレートの制限をできるようにし
た点であり、その他は実施の形態１３と同様である。
【０１２９】まず、ＰＩ演算のアルゴリズムの変更につ
いて説明する。一般に、比例・積分制御をＰＩ演算と呼
んでおり、ｋサンプリング目でのＰＩ演算出力は次式に
て表すことができる。
いて説明する。一般に、比例・積分制御をＰＩ演算と呼
んでおり、ｋサンプリング目でのＰＩ演算出力は次式に
て表すことができる。
【０１３０】
【数５】 但し、ｍはＰＩ制御出力、ｒは指令値、ｃは制御量、Ｋ
ｐは比例ゲイン、Ｋｉは積分ゲインである。
ｐは比例ゲイン、Ｋｉは積分ゲインである。
【０１３１】また、（ｋ＋１）サンプリング目でのＰＩ
演算出力は次式にて表すことができる。
演算出力は次式にて表すことができる。
【０１３２】
【数６】 ここで、△ｍ（ｋ＋１）＝ｍ（ｋ＋１）−ｍ（ｋ）と定
義すると、指令値が一定の場合はｒ（ｋ＋１）＝ｒ
（ｋ）なので、次式が成り立つ。
義すると、指令値が一定の場合はｒ（ｋ＋１）＝ｒ
（ｋ）なので、次式が成り立つ。
【０１３３】 Δｍ（ｋ）＝Ｋｐ・ｃ（ｋ−１）−Ｋｐ・ｃ（ｋ）＋Ｋｉ｛ｒ（ｋ）−ｃ（ｋ ）｝ ・・・・（３７） このように、ＰＩ演算出力の差分を求めることにより、
ＰＩ演算出力ｍ（ｋ）は、 ｍ（ｋ）＝△ｍ（ｋ）＋ｍ（ｋ−１） ・・・・（３８） と求められる。
ＰＩ演算出力ｍ（ｋ）は、 ｍ（ｋ）＝△ｍ（ｋ）＋ｍ（ｋ−１） ・・・・（３８） と求められる。
【０１３４】次に、図２９に基づき、容易にスルーレー
トの制限をできるようにしたプログラム・フローチャー
トを説明する。
トの制限をできるようにしたプログラム・フローチャー
トを説明する。
【０１３５】先ず、ＳＴＥＰ６０Ａで、ＰＩ演算の差分
ｄＯＵＴ（上記△ｍに相当）を求める。
ｄＯＵＴ（上記△ｍに相当）を求める。
【０１３６】また、ｄθ・Ｋｐ（上記Ｋｐ・ｃ（ｋ−
１）に相当）は次回割込時に必要となるため記憶してお
く。
１）に相当）は次回割込時に必要となるため記憶してお
く。
【０１３７】ＳＴＥＰ６１Ａ乃至ＳＴＥＰ６４Ａにおい
て、ＰＩ演算の差分ｄＯＵＴが、設定値ＳＬＩＭＩＴよ
り大きい場合には、差分ｄＯＵＴを制限する。
て、ＰＩ演算の差分ｄＯＵＴが、設定値ＳＬＩＭＩＴよ
り大きい場合には、差分ｄＯＵＴを制限する。
【０１３８】ＳＴＥＰ６７で、ＰＩ演算の差分ｄＯＵＴ
を前回のＰＩ演算結果ＯＵＴに加えて今回のＰＩ演算結
果ＯＵＴとして使用する。差分そのものに制限を加えて
いるため、上記実施の形態１３のように積分項を設定す
る必要がなく、アルゴリズムを簡素化できる。
を前回のＰＩ演算結果ＯＵＴに加えて今回のＰＩ演算結
果ＯＵＴとして使用する。差分そのものに制限を加えて
いるため、上記実施の形態１３のように積分項を設定す
る必要がなく、アルゴリズムを簡素化できる。
【０１３９】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減しており、
位相差検出は高速に、ＰＩ演算は位相差検出よりも低速
に処理するように構成することによりＣＰＵ負荷を低減
しているのに加え、同期制御の追従速度を制限する機能
をＰＩ演算を差分型とすることにより簡単なアルゴリズ
ムにて追加することにより、周波数の変化率が規定され
ている負荷に対しても、安定して同期制御を行うことが
できる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減しており、
位相差検出は高速に、ＰＩ演算は位相差検出よりも低速
に処理するように構成することによりＣＰＵ負荷を低減
しているのに加え、同期制御の追従速度を制限する機能
をＰＩ演算を差分型とすることにより簡単なアルゴリズ
ムにて追加することにより、周波数の変化率が規定され
ている負荷に対しても、安定して同期制御を行うことが
できる。
【０１４０】実施の形態１５．図３０は、ＣＰＵ２１で
実行する本発明の実施の形態１５による同期制御方法を
示すプログラム・フローチャートである。図１に示され
た同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度
のタイマ割込にて図３０のプログラムが実行される。上
記実施の形態１３との違いは、同期制御停止時に定めら
れたスルーレートにて自走周波数に戻る機能（ＳＴＥＰ
５９、ＳＴＥＰ６０−１）を追加した点であり、ｆ２割
込については実施の形態１２と同様である。図３０のプ
ログラム・フローチャートにより、本実施の形態１５の
上記実施の形態１３に対する追加点を説明する。
実行する本発明の実施の形態１５による同期制御方法を
示すプログラム・フローチャートである。図１に示され
た同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度
のタイマ割込にて図３０のプログラムが実行される。上
記実施の形態１３との違いは、同期制御停止時に定めら
れたスルーレートにて自走周波数に戻る機能（ＳＴＥＰ
５９、ＳＴＥＰ６０−１）を追加した点であり、ｆ２割
込については実施の形態１２と同様である。図３０のプ
ログラム・フローチャートにより、本実施の形態１５の
上記実施の形態１３に対する追加点を説明する。
【０１４１】ＳＴＥＰ５９で、シーケンス制御等から指
令される同期制御スタート／ストップを判断する。スタ
ートの場合は、実施の形態１３と同一である。
令される同期制御スタート／ストップを判断する。スタ
ートの場合は、実施の形態１３と同一である。
【０１４２】ＳＴＥＰ６０−１で、ストップの場合は、
今回のＰＩ演算結果ＯＵＴ（ｋ）を、前回のＰＩ演算結
果ＯＵＴ（ｋ−１）を用いて次式により求める。
今回のＰＩ演算結果ＯＵＴ（ｋ）を、前回のＰＩ演算結
果ＯＵＴ（ｋ−１）を用いて次式により求める。
【０１４３】 ＯＵＴ（ｋ）＝−ＯＵＴ（ｋ−１） ・・・・（３９） 以後、スタートの場合と同様に、ＳＴＥＰ６１以降を実
行する。この処理を追加するだけで、今回のＰＩ演算結
果ＯＵＴ（ｋ）を設定されたスルーレートに従い、零に
向かって減少させることができる。
行する。この処理を追加するだけで、今回のＰＩ演算結
果ＯＵＴ（ｋ）を設定されたスルーレートに従い、零に
向かって減少させることができる。
【０１４４】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合にはレートマルチ２６を追加するだけで、同
期制御を容易に実現することができ、また、ＶＢベクト
ルの過去の状態より位相差の進み／遅れを正しく求め、
高調波除去フィルタにより位相差の高調波による影響を
低減し、バイパス交流入力電圧の不平衡に対しては、移
動平均フィルタによりその影響を低減しており、位相差
検出は高速に、ＰＩ演算は位相差検出よりも低速に処理
するように構成することによりＣＰＵ負荷を低減し、同
期制御の追従速度を制限する機能を追加することによ
り、周波数の変化率が規定されている負荷に対しても、
安定して同期制御を行うことができるのに加え、同期制
御停止時にも、僅かなプログラムの追加のみで、周波数
の変化率を規定値以下に制限しながら自走周波数にする
ことができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合にはレートマルチ２６を追加するだけで、同
期制御を容易に実現することができ、また、ＶＢベクト
ルの過去の状態より位相差の進み／遅れを正しく求め、
高調波除去フィルタにより位相差の高調波による影響を
低減し、バイパス交流入力電圧の不平衡に対しては、移
動平均フィルタによりその影響を低減しており、位相差
検出は高速に、ＰＩ演算は位相差検出よりも低速に処理
するように構成することによりＣＰＵ負荷を低減し、同
期制御の追従速度を制限する機能を追加することによ
り、周波数の変化率が規定されている負荷に対しても、
安定して同期制御を行うことができるのに加え、同期制
御停止時にも、僅かなプログラムの追加のみで、周波数
の変化率を規定値以下に制限しながら自走周波数にする
ことができる。
【０１４５】実施の形態１６．図３１は、ＣＰＵ２１で
実行する本発明の実施の形態１６による同期制御方法を
示すプログラム・フローチャートである。図１に示され
た同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度
のタイマ割込にて図３１のプログラムが実行される。上
記実施の形態１４との違いは、同期制御停止時に定めら
れたスルーレートにて自走周波数に戻る機能（ＳＴＥＰ
５９、ＳＴＥＰ６０−１）を追加した点であり、ｆ２割
込については実施の形態１４と同様である。図３１のプ
ログラム・フローチャートにより、この実施の形態１６
の上記実施の形態１４に対する追加点を説明する。
実行する本発明の実施の形態１６による同期制御方法を
示すプログラム・フローチャートである。図１に示され
た同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度
のタイマ割込にて図３１のプログラムが実行される。上
記実施の形態１４との違いは、同期制御停止時に定めら
れたスルーレートにて自走周波数に戻る機能（ＳＴＥＰ
５９、ＳＴＥＰ６０−１）を追加した点であり、ｆ２割
込については実施の形態１４と同様である。図３１のプ
ログラム・フローチャートにより、この実施の形態１６
の上記実施の形態１４に対する追加点を説明する。
【０１４６】ＳＴＥＰ５９で、シーケンス制御等から指
令される同期制御スタート／ストップを判断する。スタ
ートの場合は、実施の形態１４と同一である。
令される同期制御スタート／ストップを判断する。スタ
ートの場合は、実施の形態１４と同一である。
【０１４７】ＳＴＥＰ６０−１で、ストップの場合は、
ＰＩ演算の差分ｄＯＵＴを、前回のＰＩ演算結果ＯＵＴ
を用いて次式により求める。
ＰＩ演算の差分ｄＯＵＴを、前回のＰＩ演算結果ＯＵＴ
を用いて次式により求める。
【０１４８】 ｄＯＵＴ＝−ＯＵＴ ・・・・（４０） 以後、スタートの場合と同様に、ＳＴＥＰ６１Ａ以降を
実行する。この処理を追加するだけで、ＰＩ演算結果Ｏ
ＵＴを設定されたスルーレートに従い、零に向かって減
少させることができる。
実行する。この処理を追加するだけで、ＰＩ演算結果Ｏ
ＵＴを設定されたスルーレートに従い、零に向かって減
少させることができる。
【０１４９】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減しており、
位相差検出は高速に、ＰＩ演算は位相差検出よりも低速
に処理するように構成することによりＣＰＵ負荷を低減
しているのに加え、同期制御の追従速度を制限する機能
をＰＩ演算を差分型とすることにより簡単なアルゴリズ
ムにて追加することにより、周波数の変化率が規定され
ている負荷に対しても、安定して同期制御を行うことが
できるのに加え、同期制御停止時にも、僅かなプログラ
ムの追加のみで、周波数の変化率を規定値以下に制限し
ながら自走周波数にすることができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減しており、
位相差検出は高速に、ＰＩ演算は位相差検出よりも低速
に処理するように構成することによりＣＰＵ負荷を低減
しているのに加え、同期制御の追従速度を制限する機能
をＰＩ演算を差分型とすることにより簡単なアルゴリズ
ムにて追加することにより、周波数の変化率が規定され
ている負荷に対しても、安定して同期制御を行うことが
できるのに加え、同期制御停止時にも、僅かなプログラ
ムの追加のみで、周波数の変化率を規定値以下に制限し
ながら自走周波数にすることができる。
【０１５０】実施の形態１７．図３２は、ＣＰＵ２１で
実行する本発明の実施の形態１７による同期判定機能を
持つ同期制御方法を示すプログラム・フローチャートで
ある。図１に示された同期制御装置１７のＣＰＵ２１に
て、図３２のプログラムはｆ２割込毎に実行される。上
記実施の形態１２との違いは、同期判定処理（ＳＴＥＰ
５５）を追加した点であり、ｆ２割込のその他及びタイ
マ割込については実施の形態１２と同様である。図３３
は同期判定処理（ＳＴＥＰ５５）の詳細を示すプログラ
ム・フローチャートである。
実行する本発明の実施の形態１７による同期判定機能を
持つ同期制御方法を示すプログラム・フローチャートで
ある。図１に示された同期制御装置１７のＣＰＵ２１に
て、図３２のプログラムはｆ２割込毎に実行される。上
記実施の形態１２との違いは、同期判定処理（ＳＴＥＰ
５５）を追加した点であり、ｆ２割込のその他及びタイ
マ割込については実施の形態１２と同様である。図３３
は同期判定処理（ＳＴＥＰ５５）の詳細を示すプログラ
ム・フローチャートである。
【０１５１】同期を判定するには、位相差が許容値
（ε）以内であることが第一条件であるが、「バイパス
交流入力の周波数」と「現在のプログラム内の位相カウ
ンタの動作周波数」が異なる場合でも、位相差が許容値
（ε）以内であり、時間とともに位相差が増大していく
場合も考えられる。従って、実施の形態１７では、ＰＩ
演算の差分ｄＯＵＴが許容値（δ）以内であり、位相差
がほぼ零であり、且つＰＩ演算の出力もほぼ一定の場合
に、同期と判断するよう構成している。次に、図３３の
プログラム・フローチャートにより同期判定処理を説明
する。
（ε）以内であることが第一条件であるが、「バイパス
交流入力の周波数」と「現在のプログラム内の位相カウ
ンタの動作周波数」が異なる場合でも、位相差が許容値
（ε）以内であり、時間とともに位相差が増大していく
場合も考えられる。従って、実施の形態１７では、ＰＩ
演算の差分ｄＯＵＴが許容値（δ）以内であり、位相差
がほぼ零であり、且つＰＩ演算の出力もほぼ一定の場合
に、同期と判断するよう構成している。次に、図３３の
プログラム・フローチャートにより同期判定処理を説明
する。
【０１５２】先ず、ＳＴＥＰ５５−１で、位相差ｄθが
許容値（ε）以内か判断する。
許容値（ε）以内か判断する。
【０１５３】ＳＴＥＰ５５−２で、ＰＩ演算の差分ｄＯ
ＵＴが許容値（δ）以内か判断する。
ＵＴが許容値（δ）以内か判断する。
【０１５４】ＳＴＥＰ５５−３で、位相差ｄθ及びＰＩ
演算の差分ｄＯＵＴがともに許容値以内の場合のみ、同
期判定用カウンタをインクリメントする。
演算の差分ｄＯＵＴがともに許容値以内の場合のみ、同
期判定用カウンタをインクリメントする。
【０１５５】ＳＴＥＰ５５−６で、位相差ｄθ、ＰＩ演
算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合に
は、同期判定用カウンタをリセットし、「非同期状態」
とする。
算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合に
は、同期判定用カウンタをリセットし、「非同期状態」
とする。
【０１５６】ＳＴＥＰ５５−４で、同期判定用カウンタ
の値が設定値（Ｎ）を越えた場合、ＳＴＥＰ５５−５で
「同期状態」とする。
の値が設定値（Ｎ）を越えた場合、ＳＴＥＰ５５−５で
「同期状態」とする。
【０１５７】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減し、位相差
検出は高速に、ＰＩ演算は位相差検出よりも低速に処理
するように構成することによりＣＰＵ負荷を低減しなが
ら、安定して同期制御を行うことができるのに加え、位
相差だけでなくＰＩ演算出力の差分を用いることによっ
て、同期／非同期の判定を正確に行うことができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減し、位相差
検出は高速に、ＰＩ演算は位相差検出よりも低速に処理
するように構成することによりＣＰＵ負荷を低減しなが
ら、安定して同期制御を行うことができるのに加え、位
相差だけでなくＰＩ演算出力の差分を用いることによっ
て、同期／非同期の判定を正確に行うことができる。
【０１５８】実施の形態１８．図３４は、ＣＰＵ２１で
実行する本発明の実施の形態１８による同期判定処理を
示すプログラム・フローチャートである。上記実施の形
態１７との違いは、同期判定処理（ＳＴＥＰ５５）の内
容のみであり、ｆ２割込のその他及びタイマ割込につい
ては、実施の形態１８と同様である。
実行する本発明の実施の形態１８による同期判定処理を
示すプログラム・フローチャートである。上記実施の形
態１７との違いは、同期判定処理（ＳＴＥＰ５５）の内
容のみであり、ｆ２割込のその他及びタイマ割込につい
ては、実施の形態１８と同様である。
【０１５９】本実施の形態１７では、同期判定にのみ時
限を設け、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴのどち
らかが許容値を逸脱した場合には、即時「非同期状態」
と判定している。しかしながら、バイパス交流入力電圧
の波形歪みが大きい場合等には、位相差に歪みの影響が
若干でてくること、或いは、同期判定の位相差許容値が
非常に小さい場合等には、「非同期状態」に陥りやす
く、同期判定の時限によっては同期と見なされない場合
もありうる。従って、ソフトウェアにて、同期判定用カ
ウンタと非同期判定用カウンタとをそれぞれ設け、次に
示す処理を行うことにより、同期判定をロバスト（堅
牢）なものにすることができる。
限を設け、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴのどち
らかが許容値を逸脱した場合には、即時「非同期状態」
と判定している。しかしながら、バイパス交流入力電圧
の波形歪みが大きい場合等には、位相差に歪みの影響が
若干でてくること、或いは、同期判定の位相差許容値が
非常に小さい場合等には、「非同期状態」に陥りやす
く、同期判定の時限によっては同期と見なされない場合
もありうる。従って、ソフトウェアにて、同期判定用カ
ウンタと非同期判定用カウンタとをそれぞれ設け、次に
示す処理を行うことにより、同期判定をロバスト（堅
牢）なものにすることができる。
【０１６０】図３４において、先ず、ＳＴＥＰ５５−１
で、位相差ｄθが許容値（ε）以内か判断する。
で、位相差ｄθが許容値（ε）以内か判断する。
【０１６１】ＳＴＥＰ５５−２で、ＰＩ演算の差分ｄＯ
ＵＴが許容値（δ）以内か判断する。
ＵＴが許容値（δ）以内か判断する。
【０１６２】ＳＴＥＰ５５−３Ａで、位相差ｄθ、ＰＩ
演算の差分ｄＯＵＴがともに許容値以内の場合のみ、同
期判定用カウンタをインクリメントし、非同期用カウン
タをリセットする。
演算の差分ｄＯＵＴがともに許容値以内の場合のみ、同
期判定用カウンタをインクリメントし、非同期用カウン
タをリセットする。
【０１６３】ＳＴＥＰ５５−６Ａで、位相差ｄθ、ＰＩ
演算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合
には、同期判定用カウンタをリセットし、非同期判定用
カウンタをインクリメントする。
演算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合
には、同期判定用カウンタをリセットし、非同期判定用
カウンタをインクリメントする。
【０１６４】ＳＴＥＰ５５−４で、同期判定用カウンタ
の値が設定値（Ｎ）を越えた場合、ＳＴＥＰ５５−５で
「同期状態」とする。
の値が設定値（Ｎ）を越えた場合、ＳＴＥＰ５５−５で
「同期状態」とする。
【０１６５】ＳＴＥＰ５５−７で、非同期判定用カウン
タの値が設定値（Ｎ１）を越えた場合、ＳＴＥＰ５５−
８で「非同期状態」とする。
タの値が設定値（Ｎ１）を越えた場合、ＳＴＥＰ５５−
８で「非同期状態」とする。
【０１６６】ここで、設定値Ｎ、Ｎ１を調整することに
より、電圧高調波等に対する感度を調節することができ
る。
より、電圧高調波等に対する感度を調節することができ
る。
【０１６７】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減し、位相差
検出は高速に、ＰＩ演算は位相差検出よりも低速に処理
するように構成することによりＣＰＵ負荷を低減しなが
ら、安定して同期制御を行うことができるのに加え、位
相差だけでなくＰＩ演算出力の差分を用いることによっ
て、同期／非同期の判定を正確に且つ感度も調節して行
うことができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減し、位相差
検出は高速に、ＰＩ演算は位相差検出よりも低速に処理
するように構成することによりＣＰＵ負荷を低減しなが
ら、安定して同期制御を行うことができるのに加え、位
相差だけでなくＰＩ演算出力の差分を用いることによっ
て、同期／非同期の判定を正確に且つ感度も調節して行
うことができる。
【０１６８】実施の形態１９．図３５は、ＣＰＵ２１で
実行する本発明の実施の形態１９による周波数検出機能
を持つ同期制御方法を示すプログラム・フローチャート
である。図１に示された同期制御装置１７のＣＰＵ２１
にて、図３５のプログラムはｆ２割込毎に実行される。
上記実施の形態１８との違いは、周波数演算処理（ＳＴ
ＥＰ５６）を追加した点であり、ｆ２割込のその他及び
タイマ割込については、上記実施の形態１８と同様であ
る。図３６は、周波数演算処理（ＳＴＥＰ５６）の詳細
を示すプログラム・フローチャートである。
実行する本発明の実施の形態１９による周波数検出機能
を持つ同期制御方法を示すプログラム・フローチャート
である。図１に示された同期制御装置１７のＣＰＵ２１
にて、図３５のプログラムはｆ２割込毎に実行される。
上記実施の形態１８との違いは、周波数演算処理（ＳＴ
ＥＰ５６）を追加した点であり、ｆ２割込のその他及び
タイマ割込については、上記実施の形態１８と同様であ
る。図３６は、周波数演算処理（ＳＴＥＰ５６）の詳細
を示すプログラム・フローチャートである。
【０１６９】一般に、図１に示した無停電電源装置３で
は、バイパス交流入力電圧の監視からその周波数を求
め、周波数が異常な場合には、同期制御を停止する等の
シーケンス制御を行っている。本実施の形態１９は、同
期制御プログラムの機能を生かし、僅かなプログラムの
追加にて周波数検出を実現するものである。次に、図３
６に基づき、周波数演算処理（ＳＴＥＰ５６）の説明を
行う。
は、バイパス交流入力電圧の監視からその周波数を求
め、周波数が異常な場合には、同期制御を停止する等の
シーケンス制御を行っている。本実施の形態１９は、同
期制御プログラムの機能を生かし、僅かなプログラムの
追加にて周波数検出を実現するものである。次に、図３
６に基づき、周波数演算処理（ＳＴＥＰ５６）の説明を
行う。
【０１７０】ＳＴＥＰ５６−１で、位相差ｄθを微分し
てｄω（＝ｄθ／ｄｔ）を求める。
てｄω（＝ｄθ／ｄｔ）を求める。
【０１７１】ＳＴＥＰ５６−２で、レートマルチ２６へ
の出力より、「現在のプログラム内の位相カウンタの動
作周波数」を求める。
の出力より、「現在のプログラム内の位相カウンタの動
作周波数」を求める。
【０１７２】ＳＴＥＰ５６−３で、ｄωと「現在のプロ
グラム内の位相カウンタの動作周波数」とを加えて「バ
イパス交流入力電圧周波数」を求める。
グラム内の位相カウンタの動作周波数」とを加えて「バ
イパス交流入力電圧周波数」を求める。
【０１７３】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減し、位相差
検出は高速に、ＰＩ演算は位相差検出よりも低速に処理
するように構成することによりＣＰＵ負荷を低減しなが
ら、安定して同期制御を行うことができ、位相差だけで
なくＰＩ演算出力の差分を用いることによって、同期／
非同期の判定を正確に且つ感度も調節して行うことがで
きるのに加え、位相差の微分値とレートマルチへの出力
より、僅かなプログラムの追加でバイパス交流入力電圧
周波数を求めることができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減し、バイパス交流入力電圧の不平衡に対して
は、移動平均フィルタによりその影響を低減し、位相差
検出は高速に、ＰＩ演算は位相差検出よりも低速に処理
するように構成することによりＣＰＵ負荷を低減しなが
ら、安定して同期制御を行うことができ、位相差だけで
なくＰＩ演算出力の差分を用いることによって、同期／
非同期の判定を正確に且つ感度も調節して行うことがで
きるのに加え、位相差の微分値とレートマルチへの出力
より、僅かなプログラムの追加でバイパス交流入力電圧
周波数を求めることができる。
【０１７４】実施の形態２０．ここまでは、バイパス交
流入力電圧が３相の場合について説明してきたが、本発
明の実施の形態２０では、単相電源に対して、プログラ
ムを僅かに追加するだけで仮想的な３相電源を生成し、
本発明の同期制御を適用する場合について述べる。
流入力電圧が３相の場合について説明してきたが、本発
明の実施の形態２０では、単相電源に対して、プログラ
ムを僅かに追加するだけで仮想的な３相電源を生成し、
本発明の同期制御を適用する場合について述べる。
【０１７５】図３７のベクトル図を用いて、単相電源か
ら仮想的な３相電源を生成する方法を説明する。実際の
単相電源のベクトルをＵとすると、このベクトルＵか
ら、一時遅れフィルタ等により、僅かに位相の遅れたベ
クトルＵ１を生成する。ベクトルＵとベクトルＵ１は２
次元上の一次独立なベクトルであるので、この２つのベ
クトルよりベクトルＵに対してＶ相の関係にあるベクト
ルＶ、Ｗ相の関係にあるベクトルＷを演算することがで
きる。
ら仮想的な３相電源を生成する方法を説明する。実際の
単相電源のベクトルをＵとすると、このベクトルＵか
ら、一時遅れフィルタ等により、僅かに位相の遅れたベ
クトルＵ１を生成する。ベクトルＵとベクトルＵ１は２
次元上の一次独立なベクトルであるので、この２つのベ
クトルよりベクトルＵに対してＶ相の関係にあるベクト
ルＶ、Ｗ相の関係にあるベクトルＷを演算することがで
きる。
【０１７６】図３８は、本実施の形態２０の同期制御方
法を示すプログラム・フローチャートであり、上記実施
の形態９に対して、単相電源から仮想的な３相電源を生
成する処理（ＳＴＥＰ１１）を追加している。
法を示すプログラム・フローチャートであり、上記実施
の形態９に対して、単相電源から仮想的な３相電源を生
成する処理（ＳＴＥＰ１１）を追加している。
【０１７７】図３９は、単相電源から仮想的な３相電源
を生成する処理（ＳＴＥＰ１１）の詳細を示すフローチ
ャートであり、以下にその説明をする。
を生成する処理（ＳＴＥＰ１１）の詳細を示すフローチ
ャートであり、以下にその説明をする。
【０１７８】ＳＴＥＰ１１−１で、単相電源電圧を、ア
ナログ／ディジタル変換回路２３にてディジタル信号Ｖ
Ｂｕに変換する。
ナログ／ディジタル変換回路２３にてディジタル信号Ｖ
Ｂｕに変換する。
【０１７９】ＳＴＥＰ１１−２で、一次遅れ演算にて、
ＶＢｕより位相が遅れた信号ＶＢ１を生成する。この一
次遅れによる位相遅れが少なければ、同期制御の応答を
３相と同様にすることができる。
ＶＢｕより位相が遅れた信号ＶＢ１を生成する。この一
次遅れによる位相遅れが少なければ、同期制御の応答を
３相と同様にすることができる。
【０１８０】ＳＴＥＰ１１−３で、ＶＢｕをＵ相とした
ときに、Ｖ相の関係にある信号ＶＢｖをＶＢｕとＶＢ１
より求める。
ときに、Ｖ相の関係にある信号ＶＢｖをＶＢｕとＶＢ１
より求める。
【０１８１】ＳＴＥＰ１１−４で、ＶＢｕとＶＢｖより
ＶＢｗ（＝−ＶＢｕ−ＶＢｖ）を求める。
ＶＢｗ（＝−ＶＢｕ−ＶＢｖ）を求める。
【０１８２】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、３相用の位相差検出に単相
から仮想的な３相信号を生成する処理を追加することに
より、単相でも３相と同様な応答速度の同期制御を実現
することができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、３相用の位相差検出に単相
から仮想的な３相信号を生成する処理を追加することに
より、単相でも３相と同様な応答速度の同期制御を実現
することができる。
【０１８３】実施の形態２１．本発明の実施の形態２１
では、単相電源に対して、上記実施の形態２０よりも容
易に仮想的な３相電源を生成し、上記実施の形態１０で
説明した不平衡成分の除去を用いた場合について述べ
る。
では、単相電源に対して、上記実施の形態２０よりも容
易に仮想的な３相電源を生成し、上記実施の形態１０で
説明した不平衡成分の除去を用いた場合について述べ
る。
【０１８４】図４０は、本実施の形態２１の同期制御方
法を示すプログラム・フローチャートであり、上記実施
の形態１０に対して、単相電源から仮想的な３相電源を
生成する処理（ＳＴＥＰ１２）を追加している点のみが
異なる。
法を示すプログラム・フローチャートであり、上記実施
の形態１０に対して、単相電源から仮想的な３相電源を
生成する処理（ＳＴＥＰ１２）を追加している点のみが
異なる。
【０１８５】図４１は、単相電源から仮想的な３相電源
を生成する処理（ＳＴＥＰ１２）の詳細を示すフローチ
ャートであり、以下にその説明をする。
を生成する処理（ＳＴＥＰ１２）の詳細を示すフローチ
ャートであり、以下にその説明をする。
【０１８６】ＳＴＥＰ１２−１で、単相電源電圧をアナ
ログ／ディジタル変換回路２３にてディジタル信号ＶＢ
ｕに変換する。
ログ／ディジタル変換回路２３にてディジタル信号ＶＢ
ｕに変換する。
【０１８７】ＳＴＥＰ１２−２で、ＶＢｕをＵ相とした
ときにＶ相の関係にある信号ＶＢｖを−０．５×ＶＢｕ
とする。
ときにＶ相の関係にある信号ＶＢｖを−０．５×ＶＢｕ
とする。
【０１８８】ＳＴＥＰ１２−３で、ＶＢｕをＵ相とした
ときにＷ相の関係にある信号ＶＢｗを−０．５×ＶＢｕ
とする。
ときにＷ相の関係にある信号ＶＢｗを−０．５×ＶＢｕ
とする。
【０１８９】これより、ＶＢｕ、ＶＢｖ、ＶＢｗは不平
衡成分多く含んだ３相信号であることが分かる。しかし
ながら、図４０のＳＴＥＰ３１からＳＴＥＰ３４に示し
た不平衡成分除去により、位相差はＶＢｕを基準とする
正相分に対してのみ演算され、同期制御を容易に実現す
ることができる。
衡成分多く含んだ３相信号であることが分かる。しかし
ながら、図４０のＳＴＥＰ３１からＳＴＥＰ３４に示し
た不平衡成分除去により、位相差はＶＢｕを基準とする
正相分に対してのみ演算され、同期制御を容易に実現す
ることができる。
【０１９０】このように、電源周波数の逓倍にて割込プ
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、３相用の位相差検出に、単
相から仮想的な３相信号を生成する簡単な処理を追加す
ることにより、単相でも、３相と同様な応答速度の同期
制御を実現することができる。
ログラムを起動し、プログラム内の位相カウンタとバイ
パス交流入力電圧との位相差をソフトウェアにて求め、
この位相差よりレートマルチ２６への出力を演算し、割
込周期を可変にしているので、インバータ１３の出力電
圧制御をマイクロプロセッサ等のソフトウェアにて行っ
ている場合には、レートマルチ２６を追加するだけで、
同期制御を容易に実現することができ、また、ＶＢベク
トルの過去の状態より位相差の進み／遅れを正しく求
め、高調波除去フィルタにより位相差の高調波による影
響を低減しているのに加え、３相用の位相差検出に、単
相から仮想的な３相信号を生成する簡単な処理を追加す
ることにより、単相でも、３相と同様な応答速度の同期
制御を実現することができる。
【０１９１】
【発明の効果】以上のように本発明によれば、分周器に
より設定された分周値毎に三相交流信号を回転座標上の
ベクトルに変換し、このベクトルと前記回転座標の基準
軸との位相差を求め、この位相差を増幅し、この増幅し
た位相差信号により、三相交流信号と分周器出力とを同
期させるようにしているので、交流信号に歪みや不平衡
成分が含まれている場合でも、その影響を受けることな
く同期制御を行うことができるものである。また、上記
ベクトル変換や位相差の算出をソフトウエアにより行う
ことができるので、乗算器等のアナログ回路とデジタル
回路との混在を極力抑えることができ、装置構成を簡略
化することができる。さらに、本発明の同期制御装置を
無停電電源装置に適用することにより、交流入力電源と
バイパス回路用交流電源との切り替え時の、両方の交流
電力の位相の同期制御をソフトウエア的に行うことがで
き、交流信号に歪みや不平衡成分が含まれている場合で
も、その影響を受けることなく正確に同期制御を行うこ
とができる上、全体の装置構成も簡略化することができ
るものである。
より設定された分周値毎に三相交流信号を回転座標上の
ベクトルに変換し、このベクトルと前記回転座標の基準
軸との位相差を求め、この位相差を増幅し、この増幅し
た位相差信号により、三相交流信号と分周器出力とを同
期させるようにしているので、交流信号に歪みや不平衡
成分が含まれている場合でも、その影響を受けることな
く同期制御を行うことができるものである。また、上記
ベクトル変換や位相差の算出をソフトウエアにより行う
ことができるので、乗算器等のアナログ回路とデジタル
回路との混在を極力抑えることができ、装置構成を簡略
化することができる。さらに、本発明の同期制御装置を
無停電電源装置に適用することにより、交流入力電源と
バイパス回路用交流電源との切り替え時の、両方の交流
電力の位相の同期制御をソフトウエア的に行うことがで
き、交流信号に歪みや不平衡成分が含まれている場合で
も、その影響を受けることなく正確に同期制御を行うこ
とができる上、全体の装置構成も簡略化することができ
るものである。
【図１】 この発明の実施の形態１を示すブロック図で
ある。
ある。
【図２】 実施の形態１の制御回路動作タイミングの説
明図である。
明図である。
【図３】 実施の形態１の同期制御方法を示すプログラ
ム・フローチャートである。
ム・フローチャートである。
【図４】 実施の形態１の位相差検出を説明するベクト
ル図である。
ル図である。
【図５】 実施の形態１のレートマルチの特性を示す図
である。
である。
【図６】 実施の形態２の同期制御方法を示すプログラ
ム・フローチャートである。
ム・フローチャートである。
【図７】 実施の形態３の同期制御方法を示すプログラ
ム・フローチャートである。
ム・フローチャートである。
【図８】 実施の形態４の同期制御方法を示すプログラ
ム・フローチャートである。
ム・フローチャートである。
【図９】 実施の形態４の位相差補正を示すベクトル図
である。
である。
【図１０】 実施の形態４の位相差検出特性を示す図で
ある。
ある。
【図１１】 実施の形態５の同期制御方法を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図１２】 実施の形態５の位相差リミッタを示すベク
トル図である。
トル図である。
【図１３】 実施の形態５の位相差検出特性を示す図で
ある。
ある。
【図１４】 実施の形態６の同期制御方法を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図１５】 実施の形態６の位相差補正を示すベクトル
図である。
図である。
【図１６】 実施の形態６の位相差検出特性を示す図で
ある。
ある。
【図１７】 実施の形態６の位相差補正を示すプログラ
ム・フローチャートである。
ム・フローチャートである。
【図１８】 実施の形態７の同期制御方法を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図１９】 実施の形態７の位相差補正に用いるビット
構成図である。
構成図である。
【図２０】 実施の形態７の位相差補正処理をまとめた
図である。
図である。
【図２１】 実施の形態７の位相差補正を示すプログラ
ム・フローチャートである。
ム・フローチャートである。
【図２２】 実施の形態８の同期制御方法を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図２３】 実施の形態９の同期制御方法を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図２４】 実施の形態１０の同期制御方法を示すプロ
グラム・フローチャートである。
グラム・フローチャートである。
【図２５】 実施の形態１１の同期制御方法を示すプロ
グラム・フローチャートである。
グラム・フローチャートである。
【図２６】 実施の形態１２の位相差検出部を示すプロ
グラム・フローチャートである。
グラム・フローチャートである。
【図２７】 実施の形態１２のＰＩ演算部を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図２８】 実施の形態１３のＰＩ演算部を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図２９】 実施の形態１４のＰＩ演算部を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図３０】 実施の形態１５のＰＩ演算部を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図３１】 実施の形態１６のＰＩ演算部を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図３２】 実施の形態１７の同期制御方法を示すプロ
グラム・フローチャートである。
グラム・フローチャートである。
【図３３】 実施の形態１７の同期判定部を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図３４】 実施の形態１８の同期判定部を示すプログ
ラム・フローチャートである。
ラム・フローチャートである。
【図３５】 実施の形態１９の同期制御方法を示すプロ
グラム・フローチャートである。
グラム・フローチャートである。
【図３６】 実施の形態１９の周波数演算部を示すプロ
グラム・フローチャートである。
グラム・フローチャートである。
【図３７】 実施の形態２０の仮想的３相信号生成を説
明するベクトル図である。
明するベクトル図である。
【図３８】 実施の形態２０の同期制御方法を示すプロ
グラム・フローチャートである。
グラム・フローチャートである。
【図３９】 実施の形態２０の仮想的３相信号生成を示
すプログラム・フローチャートである。
すプログラム・フローチャートである。
【図４０】 実施の形態２１の同期制御方法を示すプロ
グラム・フローチャートである。
グラム・フローチャートである。
【図４１】 実施の形態２１の仮想的３相信号生成を示
すプログラム・フローチャートである。
すプログラム・フローチャートである。
【図４２】 従来の同期制御装置を示すブロック図であ
る。
る。
１ バイパス回路用交流電源、２ 交流入力電源、３
無停電電源装置、４負荷、１１ 整流器、１２ 蓄電
池、１３ インバータ、１４、１５ 開閉器（スイッ
チ）、１６ 電圧センサ、１７ 同期制御装置、２１
ＣＰＵ（マイクロプロセッサ）、２２ メモリ、２３
アナログ／ディジタル変換回路、２４ パルス幅変調
（ＰＷＭ）回路、２５ 発振器、２６ レートマルチ
（可変周波数回路）、２７ カウンタ（分周器）。
無停電電源装置、４負荷、１１ 整流器、１２ 蓄電
池、１３ インバータ、１４、１５ 開閉器（スイッ
チ）、１６ 電圧センサ、１７ 同期制御装置、２１
ＣＰＵ（マイクロプロセッサ）、２２ メモリ、２３
アナログ／ディジタル変換回路、２４ パルス幅変調
（ＰＷＭ）回路、２５ 発振器、２６ レートマルチ
（可変周波数回路）、２７ カウンタ（分周器）。
Claims (21)
- 【請求項１】 分周器により設定された分周値毎に三相
交流信号を回転座標上のベクトルに変換し、 このベクトルと前記回転座標の基準軸との位相差を求
め、 この位相差を増幅し、 この増幅した位相差信号により、三相交流信号と分周器
出力とを同期させる、ことを特徴とする同期制御方法。 - 【請求項２】 発振器と、その発振器の発振周波数をプ
ロセッサからの指令により可変にできる可変周波数回路
と、その可変周波数回路の出力周波数を分周する分周器
とを備える同期制御装置を制御する方法であって、 前記分周器により設定された分周値毎に前記プロセッサ
上でプログラムを実行し、 前記プログラムにより三相交流信号を回転座標上のベク
トルに変換し、 前記ベクトルと前記回転座標の基準軸との位相差を求
め、 前記位相差を増幅し、 前記増幅された位相差信号を前記プロセッサより前記可
変周波数回路へ出力し、 前記可変周波数回路により前記三相交流信号と分周器出
力とを同期させる、 ことを特徴とする同期制御方法。 - 【請求項３】 前記ベクトルと前記回転座標の基準軸と
の位相差を、前記ベクトルが位置する前記回転座標上で
の象限により補正することを特徴とする請求項１又は２
に記載の同期制御方法。 - 【請求項４】 前記ベクトルと前記回転座標基準軸との
位相差を、過去のベクトルの前記回転座標上での位置に
より補正することを特徴とする請求項１又は２に記載の
同期制御方法。 - 【請求項５】 前記回転座標上の前記ベクトルに高調波
除去フィルタを介してから、前記位相差を求めることを
特徴とする請求項１又は２に記載の同期制御方法。 - 【請求項６】 前記位相差に、前記三相交流信号の基本
周波数による移動平均を行ってから、該位相差を増幅す
ることを特徴とする請求項１又は２に記載の同期制御方
法。 - 【請求項７】 前記三相交流信号から基本波逆相分を減
じ、前記回転座標上のベクトルに変換することを特徴と
する請求項１又は２に記載の同期制御方法。 - 【請求項８】 前記三相交流信号から高調波成分を減
じ、前記回転座標上のベクトルに変換することを特徴と
する請求項１又は２に記載の同期制御方法。 - 【請求項９】 前記位相差の増幅を、一定時間毎に起動
される別のプログラムにより実行することを特徴とした
請求項２に記載の同期制御方法。 - 【請求項１０】 前記位相差を増幅した信号の変化率を
前記別のプログラムにより制限することを特徴とする請
求項９に記載の同期制御方法。 - 【請求項１１】 同期制御停止時に、可変周波数回路へ
の出力信号の変化率を前記別のプログラムにより制限す
ることを特徴とする請求項９に記載の同期制御方法。 - 【請求項１２】 前記位相差と前記可変周波数回路への
出力信号の変化率から同期を判定することを特徴とする
請求項９に記載の同期制御方法。 - 【請求項１３】 前記位相差の変化率と前記可変周波数
回路への出力信号とから前記三相交流信号の周波数を演
算することを特徴とする請求項９に記載の同期制御方
法。 - 【請求項１４】 発振器と、その発振器の発振周波数を
プロセッサからの指令により可変にできる可変周波数回
路と、その可変周波数回路の出力周波数を分周する分周
器とを備える同期制御装置を制御する方法であって、 前記分周器により設定された分周値毎に前記プロセッサ
上でプログラムを実行し、 前記プログラムにより単相交流信号を仮想的な三相交流
信号に変換し、 前記三相交流信号を回転座標上のベクトルに変換し、 前記ベクトルと前記回転座標の基準軸との位相差を求
め、 一定時間毎に起動される別のプログラムにより前記位相
差を増幅し、 前記増幅された信号を前記プロセッサより前記可変周波
数回路へ出力し、 前記可変周波数回路により前記三相交流信号と分周器出
力とを同期させ、 前記位相差の変化率と前記可変周波数回路への出力信号
とから前記三相交流信号の周波数を演算することを特徴
とする同期制御方法。 - 【請求項１５】 発振器と、 前記発振器の発振周波数を可変制御する可変周波数回路
と、 前記可変周波数回路の出力周波数を分周する分周器と、 前記分周器により設定された分周値毎に三相交流信号を
回転座標上のベクトルに変換し、このベクトルと前記回
転座標の基準軸との位相差を求め、この位相差を増幅
し、この増幅した位相差信号を前記可変周波数回路へ出
力して、前記三相交流信号と分周器出力とを同期させる
制御手段と、 を備えることを特徴とした同期制御装置。 - 【請求項１６】 前記可変周波数回路はレートマルチに
より構成されることを特徴とする請求項１５に記載の同
期制御装置。 - 【請求項１７】 前記分周器はカウンタにより構成され
ることを特徴とする請求項１５に記載の同期制御装置。 - 【請求項１８】 前記制御手段はマイクロプロセッサに
より構成されることを特徴とする請求項１５に記載の同
期制御装置。 - 【請求項１９】 交流入力電源とバイパス回路用交流電
源とを切り替えて負荷に接続させうるスイッチと、 前記交流入力電源より前記負荷へ供給される交流電力の
位相と、前記バイパス回路用交流電源より前記負荷へ供
給される交流電力の位相とが一致するように調整する同
期制御装置と、を備え、 前記同期制御装置は、 発振器と、 前記発振器の発振周波数を可変制御する可変周波数回路
と、 前記可変周波数回路の出力周波数を分周する分周器と、 前記分周器により設定された分周値毎に、前記交流入力
電源あるいはバイパス回路用交流電源からの三相交流信
号を回転座標上のベクトルに変換し、このベクトルと前
記回転座標の基準軸との位相差を求め、この位相差を増
幅し、この増幅した位相差信号を前記可変周波数回路へ
出力して、前記三相交流信号と分周器出力とを同期させ
る制御手段と、 を備えることを特徴とする無停電電源装置。 - 【請求項２０】 前記交流入力電源の交流出力を整流す
る整流器と、 前記整流器の直流出力を交流に変換するインバータと、 前記インバータから出力される３相交流電圧及び前記バ
イパス回路用交流電源から出力される３相交流電圧を検
出して、前記３相交流信号を前記同期制御装置に供給す
る電圧センサと、 を更に備えることを特徴とする無停電電源装置。 - 【請求項２１】 前記同期制御装置は、 前記電圧センサから出力されるアナログ信号をデジタル
信号に変換するアナログ／デジタル変換回路と、 前記制御手段からの指令より前記インバータのスイッチ
ング指令を生成するパルス幅変調回路と、 を更に備えることを特徴とする請求項２０に記載の無停
電電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23865797A JP3561119B2 (ja) | 1997-09-03 | 1997-09-03 | 同期制御方法、周波数検出方法及び同期制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23865797A JP3561119B2 (ja) | 1997-09-03 | 1997-09-03 | 同期制御方法、周波数検出方法及び同期制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1189217A true JPH1189217A (ja) | 1999-03-30 |
| JP3561119B2 JP3561119B2 (ja) | 2004-09-02 |
Family
ID=17033395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23865797A Expired - Lifetime JP3561119B2 (ja) | 1997-09-03 | 1997-09-03 | 同期制御方法、周波数検出方法及び同期制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561119B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001186690A (ja) * | 1999-12-27 | 2001-07-06 | Shin Kobe Electric Mach Co Ltd | 交流無停電電源装置 |
| JP2002142464A (ja) * | 2000-09-01 | 2002-05-17 | Ecostar Electric Drive Syst Llc | 補助電源をパワー・グリッドに接続し同期する方法 |
| JP2007097366A (ja) * | 2005-09-30 | 2007-04-12 | Sawafuji Electric Co Ltd | インバータ |
| JP2011229361A (ja) * | 2010-03-31 | 2011-11-10 | Daihen Corp | 位相検出装置 |
| JP2012114993A (ja) * | 2010-11-22 | 2012-06-14 | Toyota Motor Corp | モータ用電圧変換制御装置 |
| JP2013106368A (ja) * | 2011-11-10 | 2013-05-30 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| JP2015104292A (ja) * | 2013-11-28 | 2015-06-04 | 株式会社明電舎 | 交直変換装置の同期制御回路 |
| JP2015530067A (ja) * | 2012-08-24 | 2015-10-08 | アイネット・レジストリー、 エルエルシーＡｉＮＥＴ Ｒｅｇｉｓｔｒｙ， ＬＬＣ | 効率的な電力供給及びバックアップのためのシステム及び方法 |
| KR20210084575A (ko) | 2019-07-04 | 2021-07-07 | 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 | 동기 제어 회로 및 그것을 구비한 무정전 전원 장치 |
| CN113206504A (zh) * | 2021-06-10 | 2021-08-03 | 荣信汇科电气股份有限公司 | 基于链式电力电子变流器的供电网电压综合补偿控制方法 |
| JP2022512095A (ja) * | 2018-12-13 | 2022-02-02 | ポスコ | 無停電電力供給マイクログリッドシステム |
| CN114336950A (zh) * | 2022-01-06 | 2022-04-12 | 合肥联信电源有限公司 | 一种三相静态开关辨识相序的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4099025B1 (en) | 2020-01-30 | 2025-01-01 | TMEIC Corporation | System frequency detector |
-
1997
- 1997-09-03 JP JP23865797A patent/JP3561119B2/ja not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001186690A (ja) * | 1999-12-27 | 2001-07-06 | Shin Kobe Electric Mach Co Ltd | 交流無停電電源装置 |
| JP2002142464A (ja) * | 2000-09-01 | 2002-05-17 | Ecostar Electric Drive Syst Llc | 補助電源をパワー・グリッドに接続し同期する方法 |
| JP2007097366A (ja) * | 2005-09-30 | 2007-04-12 | Sawafuji Electric Co Ltd | インバータ |
| JP2011229361A (ja) * | 2010-03-31 | 2011-11-10 | Daihen Corp | 位相検出装置 |
| JP2012114993A (ja) * | 2010-11-22 | 2012-06-14 | Toyota Motor Corp | モータ用電圧変換制御装置 |
| JP2013106368A (ja) * | 2011-11-10 | 2013-05-30 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| JP2018130019A (ja) * | 2012-08-24 | 2018-08-16 | アイネット・レジストリー、 エルエルシーＡｉＮＥＴ Ｒｅｇｉｓｔｒｙ， ＬＬＣ | 効率的な電力供給及びバックアップのためのシステム及び方法 |
| JP2015530067A (ja) * | 2012-08-24 | 2015-10-08 | アイネット・レジストリー、 エルエルシーＡｉＮＥＴ Ｒｅｇｉｓｔｒｙ， ＬＬＣ | 効率的な電力供給及びバックアップのためのシステム及び方法 |
| EP2888798B1 (en) * | 2012-08-24 | 2020-04-29 | Ainet Registry Llc | System and method for efficient power distribution and backup |
| JP2015104292A (ja) * | 2013-11-28 | 2015-06-04 | 株式会社明電舎 | 交直変換装置の同期制御回路 |
| JP2022512095A (ja) * | 2018-12-13 | 2022-02-02 | ポスコ | 無停電電力供給マイクログリッドシステム |
| US11456618B2 (en) | 2018-12-13 | 2022-09-27 | Posco | Micro-grid system with un-interruptible power supply |
| KR20210084575A (ko) | 2019-07-04 | 2021-07-07 | 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 | 동기 제어 회로 및 그것을 구비한 무정전 전원 장치 |
| CN113169660A (zh) * | 2019-07-04 | 2021-07-23 | 东芝三菱电机产业系统株式会社 | 同步控制电路及具备同步控制电路的不间断电源装置 |
| US11329503B2 (en) | 2019-07-04 | 2022-05-10 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Synchronization control circuit and uninterruptible power supply apparatus including the same |
| CN113169660B (zh) * | 2019-07-04 | 2024-03-08 | 东芝三菱电机产业系统株式会社 | 同步控制电路及具备同步控制电路的不间断电源装置 |
| CN113206504A (zh) * | 2021-06-10 | 2021-08-03 | 荣信汇科电气股份有限公司 | 基于链式电力电子变流器的供电网电压综合补偿控制方法 |
| CN114336950A (zh) * | 2022-01-06 | 2022-04-12 | 合肥联信电源有限公司 | 一种三相静态开关辨识相序的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3561119B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3561119B2 (ja) | 同期制御方法、周波数検出方法及び同期制御装置 | |
| JP2001037248A (ja) | インバータ装置 | |
| US4665474A (en) | Method and device for rapidly determining a synchronous reference voltage for a network controlled converter | |
| JPH07200084A (ja) | 電力変換装置 | |
| JP3742316B2 (ja) | 電力変換装置 | |
| JP6909548B1 (ja) | 系統周波数検出器 | |
| JP3492124B2 (ja) | 周波数検出装置 | |
| JPH10234135A (ja) | 電力変換装置 | |
| JP3271319B2 (ja) | 電流検出装置 | |
| JP3655058B2 (ja) | 自励式交直変換器の制御装置 | |
| JP4935166B2 (ja) | 電力変換装置の位相同期制御装置 | |
| JP3444011B2 (ja) | 電力用アクティブフィルタ | |
| JP6909549B1 (ja) | 系統周波数検出器 | |
| JP2005003530A (ja) | 位相検出器 | |
| JP2003134843A (ja) | Ｐｗｍ電力変換装置の制御方法 | |
| JP3505626B2 (ja) | 電力変換装置と電力変換器の制御装置 | |
| JP4776419B2 (ja) | 同期制御方法及び同期制御装置 | |
| US20260100637A1 (en) | Control device and power converter | |
| JP2024022286A (ja) | 電力変換装置及び電力変換システム | |
| JP3261852B2 (ja) | アクティブフィルタの補償電流指令値演算回路 | |
| JPH0315271A (ja) | 電力変換器の制御装置及びそのシステム | |
| JP3696306B2 (ja) | 位相検出器 | |
| JPH0937469A (ja) | アクティブフィルタ | |
| JPH11122931A (ja) | コンバータの制御方法 | |
| JPH08237867A (ja) | 電力変換装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |