JPH1191208A - データ変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 プリンタエンジンへ出力するビデオデータ
の変更を容易に行う。 【解決手段】 ビデオ転送回路５に変換テーブル６を
設け、この変換テーブル６を参照することにより、ＲＡ
Ｍ４から読み出されたビデオデータを変換し、プリンタ
エンジンにビデオデータを転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は印刷装置のデータ変
換装置に関し、特に、入力された印刷データの解像度や
階調を変換して出力する場合に適用して好適なものであ
る。

【０００２】

【従来の技術】従来の印刷装置では、プリンタコントロ
ーラのデータとプリンタエンジンのデータとで解像度や
階調などが異なる場合があった。このため、プリンタコ
ントローラのビデオデータ出力部に複数の出力変換回路
を設け、プリンタエンジンの解像度や階調に合わせて出
力変換回路を切り換えて使うようにしていた。

【０００３】図５は、従来の出力変換回路の構成を示す
図である。図５（ａ）において、出力変換回路４１は１
ドットのシリアル転送を行うもので、ＲＡＭ側から１ド
ットのビデオデータが入力されると、入力された１ドッ
トのビデオデータをエンジン側に出力する。

【０００４】図５（ｂ）において、出力変換回路４２は
２ドットのパラレル転送を行うもので、ＲＡＭ側から２
ドットのビデオデータが入力されると、入力された２ド
ットのビデオデータをエンジン側に出力する。

【０００５】図５（ｃ）において、出力変換回路４３は
４ドットのパラレル転送を行うもので、ＲＡＭ側から４
ドットのビデオデータが入力されると、入力された４ド
ットのビデオデータをエンジン側に出力する。

【０００６】図５（ｄ）において、出力変換回路４４
は、４階調のデータにドットの有無を示すビットが付け
て出力するもので、ＲＡＭ側から４階調のビデオデータ
が入力されると、入力された４階調のビデオデータをエ
ンジン側に出力するとともに、ドットの有無を示すデー
タを付加して出力する。

【０００７】図５（ｅ）において、出力変換回路４５
は、４階調のデータを２階調のデータに変換して出力す
るもので、ＲＡＭ側から４階調のビデオデータが入力さ
れると、２階調のビデオデータをエンジン側に出力する
とともに、ドットの有無を示すデータを付加して出力す
る。

【０００８】このように、従来の印刷装置では、データ
転送速度や階調や解像度などに応じた複数の出力変換回
路４１〜４５を設け、これらの出力変換回路４１〜４５
を切り換えることにより、ＲＡＭ側から送られてきたビ
デオデータをエンジン側に出力するようにしていた。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
印刷装置では、解像度や階調に合わせて複数の出力変換
回路４１〜４５をビデオデータ出力部に設け、こららの
出力変換回路４１〜４５を切り換えて使っていたので、
各種仕様変更や追加が生じた場合（ビデオ信号のビット
の並びが変わった等）、出力変換回路４１〜４５の修正
を行う必要があり、ハードウェアを変更しなけらばなら
ないという問題があった。

【００１０】そこで、本発明の目的は、プリンタエンジ
ンへ出力するビデオデータの変更を容易に行うことが可
能なデータ変換装置を提供することである。

【００１１】

【課題を解決するための手段】上述した課題を解決する
ために、本発明によれば、プリンタコントローラから出
力される第１のビデオデータを第２のビデオデータに変
換する変換テーブルを、ビデオインターフェイスの前段
に設けるようにしている。

【００１２】このことにより、変換テーブルを参照する
だけで、プリンタエンジンに出力されるビデオデータを
変更することが可能となり、異なる階調や解像度を有す
るプリンタエンジンにビデオデータを出力する場合にお
いても、ハードウェアを変更する必要がなくなる。

【００１３】また、本発明の一態様によれば、変換テー
ブルの内容を書き換える書き換え手段を備えている。こ
のことにより、変換テーブルの内容を書き換えるだけ
で、階調や解像度の仕様変更や追加などに容易に対応す
ることが可能となり、各種仕様変更や追加が生じた場合
やビデオ信号のビットの並びが変わった場合において
も、ハードウェアを変更する必要がなくなることから、
印刷装置の利便性を向上させることが可能となる。

【００１４】また、本発明の一態様によれば、変換テー
ブルは、第２のビデオデータを記憶する記憶手段と、第
１のビデオデータに基づいて、前記記憶手段に記憶され
ている第２のビデオデータを選択する選択手段とを備え
ている。

【００１５】このことにより、第２のビデオデータを選
択するだけで、第１のビデオデータを第２のビデオデー
タに変換することが可能となり、プリンタコントローラ
から出力されるビデオデータをプリンタエンジンの階調
や解像度に対応させて容易に出力することが可能とな
る。

【００１６】

【発明の実施の形態】以下、本発明の一実施例に係わる
データ変換装置について図面を参照しながら説明する。
図１は、本発明の一実施例に係わるプリンタコントロー
ラの概略構成を示すブロック図である。図１において、
ＣＰＵ１は、ビデオデータがホストコンピュータからホ
ストインターフェイス２に送られくると、ホストコンピ
ュータから送られてきたビデオデータをＲＡＭ４に書き
込む。そして、ＣＰＵ１は、ＲＡＭ４からビデオデータ
を読み出し、読み出したビデオデータをビデオ転送回路
５に送る。ビデオ転送回路５は、ビデオインターフェイ
ス７を介してビデオデータをプリンタエンジンに送る。

【００１７】ここで、ビデオ転送回路５には変換テーブ
ル６が設けられ、この変換テーブル６に基づいて、ＲＡ
Ｍ４から読み出されたビデオデータの変換が行われる。
この結果、ＲＡＭ４から読み出されたビデオデータを、
プリンタエンジンの階調や解像度に適合させることが可
能となる。

【００１８】また、プリンタエンジンの階調や解像度が
変更されると、ＣＰＵ１は、変更後の階調や解像度に基
づいて変換テーブル６の内容を書き換える。この結果、
ハードウェアを変更することなしに、変換テーブル６の
内容をプリンタエンジンの階調や解像度に適したものと
することができ、プリンタエンジンの各種仕様変更や追
加に容易に対応することが可能となる。

【００１９】図２は、図１のビデオ転送回路の構成例を
示すブロック図である。なお、図２の構成では、ＲＡＭ
４からビデオ転送回路５に入力されるデータは３２ビッ
トパラレル、変換テーブル６に入力されるデータは４ビ
ットパラレル、変換テーブル６から出力されるデータは
６ビットパラレルとしている。

【００２０】図２において、まず、プリンタエンジンの
階調や解像度に合わせて、変換テーブル６の内容を設定
する。変換テーブル６の内容を設定する場合、ＣＰＵ１
は、変換テーブルセット信号を変換テーブル６に送り、
変換テーブル６を書き換え可能な状態とする。そして、
変換テーブル６の書き換え可能な状態の時に、ＣＰＵ１
が書き換えデータを変換テーブル６に送ることにより、
変換テーブル６の内容を書き換える。

【００２１】次に、ＣＰＵ１は、ビデオ転送回路５に入
力されるデータを１クロックごとに何ビットシフトする
かを設定する。この入力データのシフト量を設定する場
合、ＣＰＵ１は、シフト量ラッチ回路１５にシフト量セ
ット信号を送り、シフト量ラッチ回路１５にシフト量を
設定可能な状態とする。そして、ＣＰＵ１が入力データ
のシフト量をシフト量ラッチ回路１５に送ることによ
り、シフト量ラッチ回路１５にシフト量をラッチさせ
る。シフト量ラッチ回路１５にラッチされたシフト量は
シフトレジスタ１２に出力される。シフトレジスタ１２
は、シフト量ラッチ回路１５から出力されたシフト量に
基づいて入力データをシフトしながら変換テーブル６に
出力する。

【００２２】例えば、ビデオ転送回路５が、プリンタエ
ンジンに１ドットのシリアル転送を行う場合、シフト量
ラッチ回路１５のシフト量は１に設定され（１クロック
で１ビットシフト）、ビデオ転送回路５が、プリンタエ
ンジンに２ドットのパラレル転送を行う場合、シフト量
ラッチ回路１５のシフト量は２に設定され（１クロック
で２ビットシフト）、ビデオ転送回路５が、プリンタエ
ンジンに４ドットのパラレル転送を行う場合、シフト量
ラッチ回路１５のシフト量は４に設定される（１クロッ
クで４ビットシフト）。

【００２３】ＲＡＭ４から読み出した入力データをプリ
ンタエンジンに転送する場合、ＣＰＵ１はラッチ回路１
１にラッチ信号を送り、ＲＡＭ４から読み出した入力デ
ータをラッチ回路１１にラッチさせる。ラッチ回路１１
は、ラッチした入力データをシフトレジスタ１２に送
る。シフトレジスタ１２では、ビデオデータ出力の先頭
でロードされる。そして、クロック信号に同期して、シ
フト量ラッチ回路１５から出力されたシフト量だけ入力
データをシフトさせながら変換テーブル６に出力する。
ここでは、シフト量ラッチ回路１５のシフト量が４に設
定されているものとすると、入力データを４ビットづつ
シフトさせながら変換テーブル６に出力する。ラッチ回
路１１でラッチされている３２ビットデータのシフトが
終了すると、次のデータがロードされる。

【００２４】変換テーブル６は、シフトレジスタ１２か
ら４ビットのデータが送られてくると、この４ビットの
データを６ビットのデータに変換してから、ラッチ回路
１４に出力する。ラッチ回路１４は、変換テーブル６か
ら６ビットのデータが送られてくると、６ビットのデー
タをクロック信号に同期させてラッチする。ラッチ回路
１４にラッチされたデータは、ビデオインターフェイス
７を介してプリンタエンジンに送られる。

【００２５】図３は、図２の変換テーブル６の構成例を
示すブロック図である。図３において、１６個の６ビッ
トラッチ回路２０〜３５及びラッチ回路２０〜３５の出
力を選択するセレクタ３６が設けられている。

【００２６】図３の変換テーブルにデータを書き込む場
合、ＣＰＵ１は、Ｉ／Ｏ命令により各ラッチ回路２０〜
３５に６ビットのデータを設定する。例えば、ラッチ回
路２０にデータを設定する場合、テーブルライト信号を
ラッチ回路２０に送ることにより、６ビットのデータを
ラッチ回路２０にラッチさせる。また、ラッチ回路２１
にデータを設定する場合、テーブルライト信号をラッチ
回路２１に送ることにより、６ビットのデータをラッチ
回路２１にラッチさせる。このように、ラッチ回路２０
〜３５にデータを設定する場合、データを設定するラッ
チ回路２０〜３５にテーブルライト信号を送り、テーブ
ルライト信号を送ったラッチ回路２０〜３５にデータを
ラッチさせることにより、変換テーブルの内容を設定す
る。

【００２７】図３の変換テーブルを用いてデータの変換
を行う場合、セレクタ３６は、シフトレジスタ１２から
出力される４ビットのデータに基づいて、ラッチ回路２
０〜３５の出力を選択する。セレクタ３６によりラッチ
回路２０〜３５の出力の選択が行われると、選択された
ラッチ回路２０〜３５にラッチされている６ビットのデ
ータが、ビデオインターフェイス７を介してプリンタエ
ンジンに送られる。

【００２８】このように、ラッチ回路２０〜３５を選択
してデータを出力することにより、ＰＡＭ４から読み出
されたビデオデータを変換して、プリンタエンジンに出
力することが可能となる。

【００２９】また、プリンタエンジンの階調や解像度に
対応して、ラッチ回路２０〜３５の内容を書き換えるこ
とにより、ＲＡＭ４から読み出されたビデオデータをプ
リンタエンジンの階調や解像度に対応させて出力するこ
とが可能となる。

【００３０】図４は、図２の変換テーブルの内容例を示
す図であり、図４（ａ）は、入力が１ｂｉｔ／ｐｉｘ、
出力が１ｂｉｔ／ｐｉｘの場合の変換テーブル６の構成
を示すものである。図４（ａ）において、Ｄ０端子に１
ｂｉｔのデータが入力されると、Ｄ０端子に入力された
１ｂｉｔのデータがＶ０端子からそのまま出力される。
なお、Ｄ１〜Ｄ３端子は、入力は接続されるが、０でも
１でも良いようにテーブルの値が決定され、Ｖ１〜Ｖ５
端子は、オープン（ＶＩＤＥＯ信号として使われない）
にされる。

【００３１】図４（ａ）の変換テーブル６の内容は、例
えば、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）＝（０、０、０、
０）に対して、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ
０）＝（０、０、０、０、０、０）が設定され、（Ｄ
３、Ｄ２、Ｄ１、Ｄ０）＝（０、０、０、１）に対し
て、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０）＝（０、
０、０、０、０、１）が設定される。すなわち、図４の
表の（ａ）に対応した１６通りの（Ｖ５、Ｖ４、Ｖ３、
Ｖ２、Ｖ１、Ｖ０）の値が図３のラッチ回路２０〜３５
にそれぞれ設定される。そして、（Ｄ３、Ｄ２、Ｄ１、
Ｄ０）の値が図２のシフトレジスタ１２から図３のセレ
クタ３６に供給されると、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）
の値に対応したラッチ回路２０〜３５がセレクタ３６に
より選択され、そのラッチ回路２０〜３５に記憶されて
いる（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０）の値が、
ビデオインターフェイス７を介してプリンタエンジンに
送られる。

【００３２】例えば、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ
１、Ｖ０）として、（０、０、０、０、０、０）がラッ
チ回路２０に設定され、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ
１、Ｖ０）として、（０、０、０、０、０、１）がラッ
チ回路２１に設定されているものとし、セレクタ３６
は、（０、０、０、０）がシフトレジスタ１２から送ら
れてくると、ラッチ回路２０を選択し、（０、０、０、
１）がシフトレジスタ１２から送られてくると、ラッチ
回路２１を選択するものとする。この場合、（Ｄ３、Ｄ
２、Ｄ１、Ｄ０）として、（０、０、０、０）がシフト
レジスタ１２からセレクタ３６に供給されると、（０、
０、０、０、０、０）がプリンタエンジンに送られ、
（Ｄ３、Ｄ２、Ｄ１、Ｄ０）として、（０、０、０、
１）がシフトレジスタ１２からセレクタ３６に供給され
ると、（０、０、０、０、０、１）がプリンタエンジン
に送られる。

【００３３】図４（ｂ）は、入力が４ｂｉｔ／ｐｉｘ、
出力が４ｂｉｔ／ｐｉｘで、データ有／無ビットを１ビ
ット追加（Ｖ０ビット）の場合の変換テーブル６の構成
を示すものである。図４（ｂ）において、Ｄ０〜Ｄ３端
子に４ｂｉｔのデータが入力されると、Ｄ０〜Ｄ３端子
に入力された４ｂｉｔのデータが、Ｖ１〜Ｖ４端子から
そのまま出力される。また、Ｄ０〜Ｄ３端子に入力され
た４ｂｉｔのデータがいずれも０の場合、Ｖ０端子から
０が出力され、Ｄ０〜Ｄ３端子に入力された４ｂｉｔの
データのいずれか１つでも１の場合、Ｖ０端子から１が
出力される。なお、Ｖ５端子は、オープン（ＶＩＤＥＯ
信号として使われない）にされる。

【００３４】図４（ｂ）の変換テーブル６の内容は、例
えば、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）＝（０、０、０、
０）に対して、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ
０）＝（０、０、０、０、０、０）が設定され、（Ｄ
３、Ｄ２、Ｄ１、Ｄ０）＝（０、０、０、１）に対し
て、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０）＝（０、
０、０、０、１、１）が設定される。すなわち、図４の
表の（ｂ）に対応した１６通りの（Ｖ５、Ｖ４、Ｖ３、
Ｖ２、Ｖ１、Ｖ０）の値が図３のラッチ回路２０〜３５
にそれぞれ設定される。そして、（Ｄ３、Ｄ２、Ｄ１、
Ｄ０）の値が図２のシフトレジスタ１２から図３のセレ
クタ３６に供給されると、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）
の値に対応したラッチ回路２０〜３５がセレクタ３６に
より選択され、そのラッチ回路２０〜３５に記憶されて
いる（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０）の値が、
ビデオインターフェイス７を介してプリンタエンジンに
送られる。

【００３５】例えば、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ
１、Ｖ０）として、（０、０、０、０、０、０）がラッ
チ回路２０に設定され、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ
１、Ｖ０）として、（０、０、０、０、１、１）がラッ
チ回路２１に設定されているものとし、セレクタ３６
は、（０、０、０、０）がシフトレジスタ１２から送ら
れてくると、ラッチ回路２０を選択し、（０、０、０、
１）がシフトレジスタ１２から送られてくると、ラッチ
回路２１を選択するものとする。この場合、（Ｄ３、Ｄ
２、Ｄ１、Ｄ０）として、（０、０、０、０）がシフト
レジスタ１２からセレクタ３６に供給されると、（０、
０、０、０、０、０）がプリンタエンジンに送られ、
（Ｄ３、Ｄ２、Ｄ１、Ｄ０）として、（０、０、０、
１）がシフトレジスタ１２からセレクタ３６に供給され
ると、（０、０、０、０、１、１）がプリンタエンジン
に送られる。

【００３６】図４（ｃ）は、入力が２ｂｉｔ／ｐｉｘ、
出力が４ｂｉｔ／ｐｉｘで、データ有／無ビットを１ビ
ット追加（Ｖ０ビット）の場合の変換テーブル６の構成
を示すもので、この変換テーブル６は、４階調の値（２
ｂｉｔ／ｐｉｘ）を１６階調の値（４ｂｉｔ／ｐｉｘ）
に割り当てるものである。図４（ｃ）において、Ｄ０及
びＤ１端子に２ｂｉｔのデータが入力されると、Ｖ１〜
Ｖ４端子から４ｂｉｔのデータが出力される。ここで、
４階調の値を１６階調の値にする方法として、（Ｄ１、
Ｄ０）＝（０、０）に対して、（Ｖ４、Ｖ３、Ｖ２、Ｖ
１）＝（０、０、０、０）を割り当て、（Ｄ１、Ｄ０）
＝（０、１）に対して、（Ｖ４、Ｖ３、Ｖ２、Ｖ１）＝
（０、１、０、１）を割り当て、（Ｄ１、Ｄ０）＝
（１、０）に対して、（Ｖ４、Ｖ３、Ｖ２、Ｖ１）＝
（１、０、１、１）を割り当て、（Ｄ１、Ｄ０）＝
（１、１）に対して、（Ｖ４、Ｖ３、Ｖ２、Ｖ１）＝
（１、１、１、１）を割り当てるようにしている。

【００３７】また、Ｄ０及びＤ１端子に入力された２ｂ
ｉｔのデータがいずれも０の場合、Ｖ０端子から０が出
力され、Ｄ０及びＤ１端子に入力された２ｂｉｔのデー
タのいずれか１つでも１の場合、Ｖ０端子から１が出力
される。なお、Ｄ２及びＤ３端子は、入力は接続される
が、０でも１でも良いようにテーブルの値が決定され、
Ｖ５端子は、オープン（ＶＩＤＥＯ信号として使われな
い）にされる。

【００３８】図４（ｃ）の変換テーブル６の内容は、例
えば、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）＝（０、０、０、
０）に対して、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ
０）＝（０、０、０、０、０、０）が設定され、（Ｄ
３、Ｄ２、Ｄ１、Ｄ０）＝（０、０、０、１）に対し
て、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０）＝（０、
０、１、０、１、１）が設定される。すなわち、図４の
表の（ｃ）に対応した１６通りの（Ｖ５、Ｖ４、Ｖ３、
Ｖ２、Ｖ１、Ｖ０）の値が図３のラッチ回路２０〜３５
にそれぞれ設定される。そして、（Ｄ３、Ｄ２、Ｄ１、
Ｄ０）の値が図２のシフトレジスタ１２から図３のセレ
クタ３６に供給されると、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）
の値に対応したラッチ回路２０〜３５がセレクタ３６に
より選択され、そのラッチ回路２０〜３５に記憶されて
いる（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０）の値が、
ビデオインターフェイス７を介してプリンタエンジンに
送られる。

【００３９】例えば、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ
１、Ｖ０）として、（０、０、０、０、０、０）がラッ
チ回路２０に設定され、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ
１、Ｖ０）として、（０、０、１、０、１、１）がラッ
チ回路２１に設定されているものとし、セレクタ３６
は、（０、０、０、０）がシフトレジスタ１２から送ら
れてくると、ラッチ回路２０を選択し、（０、０、０、
１）がシフトレジスタ１２から送られてくると、ラッチ
回路２１を選択するものとする。この場合、（Ｄ３、Ｄ
２、Ｄ１、Ｄ０）として、（０、０、０、０）がシフト
レジスタ１２からセレクタ３６に供給されると、（０、
０、０、０、０、０）がプリンタエンジンに送られ、
（Ｄ３、Ｄ２、Ｄ１、Ｄ０）として、（０、０、０、
１）がシフトレジスタ１２からセレクタ３６に供給され
ると、（０、０、１、０、１、１）がプリンタエンジン
に送られる。

【００４０】図４（ｄ）は、入力が２ｂｉｔ／ｐｉｘ、
出力が２ｂｉｔ／ｐｉｘで、２ｐｉｘパラレルでビデオ
データの転送を行うとともに、各ピクセルデータに対
し、データ有／無ビットを１ビットずつ追加した（Ｖ０
ビット、Ｖ３ビット）の場合の変換テーブル６の構成を
示すものである。図４（ｂ）において、Ｄ０〜Ｄ３端子
に４ｂｉｔのデータが入力されると、Ｖ１及びＶ２端子
から１ｐｉｘ目の階調データが出力されるとともに、Ｖ
４及びＶ５端子から２ｐｉｘ目の階調データが出力され
る。

【００４１】また、Ｄ０及びＤ１端子に入力された２ｂ
ｉｔのデータがいずれも０の場合、Ｖ０端子から０が出
力され、Ｄ０及びＤ１端子に入力された２ｂｉｔのデー
タのいずれか１つでも１の場合、Ｖ０端子から１が出力
される。さらに、Ｄ２及びＤ３端子に入力された２ｂｉ
ｔのデータがいずれも０の場合、Ｖ３端子から０が出力
され、Ｄ２及びＤ３端子に入力された２ｂｉｔのデータ
のいずれか１つでも１の場合、Ｖ３端子から１が出力さ
れる。

【００４２】図４（ｄ）の変換テーブル６の内容は、例
えば、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）＝（０、０、０、
０）に対して、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ
０）＝（０、０、０、０、０、０）が設定され、（Ｄ
３、Ｄ２、Ｄ１、Ｄ０）＝（０、０、０、１）に対し
て、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０）＝（０、
０、０、０、１、１）が設定される。すなわち、図４の
表の（ｄ）に対応した１６通りの（Ｖ５、Ｖ４、Ｖ３、
Ｖ２、Ｖ１、Ｖ０）の値は図３のラッチ回路２０〜３５
にそれぞれ設定される。そして、（Ｄ３、Ｄ２、Ｄ１、
Ｄ０）の値が図２のシフトレジスタ１２から図３のセレ
クタ３６に供給されると、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）
の値に対応したラッチ回路２０〜３５がセレクタ３６に
より選択され、そのラッチ回路２０〜３５に記憶されて
いる（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ１、Ｖ０）の値が、
ビデオインターフェイス７を介してプリンタエンジンに
送られる。

【００４３】例えば、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ
１、Ｖ０）として、（０、０、０、０、０、０）がラッ
チ回路２０に設定され、（Ｖ５、Ｖ４、Ｖ３、Ｖ２、Ｖ
１、Ｖ０）として、（０、０、０、０、１、１）がラッ
チ回路２１に設定されているものとし、セレクタ３６
は、（０、０、０、０）がシフトレジスタ１２から送ら
れてくると、ラッチ回路２０を選択し、（０、０、０、
１）がシフトレジスタ１２から送られてくると、ラッチ
回路２１を選択するものとする。この場合、（Ｄ３、Ｄ
２、Ｄ１、Ｄ０）として、（０、０、０、０）がシフト
レジスタ１２からセレクタ３６に供給されると、（０、
０、０、０、０、０）がプリンタエンジンに送られ、
（Ｄ３、Ｄ２、Ｄ１、Ｄ０）として、（０、０、０、
１）がシフトレジスタ１２からセレクタ３６に供給され
ると、（０、０、０、０、１、１）がプリンタエンジン
に送られる。

【００４４】なお、これら以外にも、テーブル設定によ
って、様々なバリエーションの変換が可能である。ま
た、このようなテーブル変換方式により、ビデオインタ
ーフェイス７のＶＩＤＥＯ信号の並びが変わった場合に
も、変換テーブル６の内容を書き換えるだけで対応可能
となる。

【００４５】このように、プリンタコントローラのビデ
オインターフェイス７において、出力部に変換テーブル
６を設けることにより、プリンタエンジン側の解像度や
階調等が変化した場合や、ビデオデータビットの仕様や
並びが変わった場合においても、同一のプリンタコント
ローラで容易に対応することができる。

【００４６】また、プリンタコントローラのビデオイン
ターフェイス７において、出力部に変換テーブルを設
け、なおかつプログラムにより自由に書き換えられるよ
うにすることにより、解像度や階調の仕様変更や、信号
の並びの変更にも容易に対応することができる。

【００４７】以上、本発明の実施例について説明した
が、本発明は上述した実施例に限定されるものではな
く、本発明の技術的思想の範囲内で他の様々な変更が可
能である。例えば、上述した実施例では、複数のラッチ
回路２０〜３５及びセレクタ３６で変換テーブル６を構
成した場合について説明したが、変換テーブル６をアド
レス４ビット、出力６ビットのメモリにより構成するよ
うにしてもよい。

【００４８】また、上述した実施例では、変換テーブル
６の入力４ビット、出力６ビットとして説明したが、変
換テーブル６の入出力のビット幅は任意でよい。さら
に、上述した実施例では、１つのシフトレジスタ１２か
らの出力（同一ライン上データ）を変換テーブル６への
入力としたが、複数のシフトレジスタからの出力（複数
ライン）を変換テーブル６へ入力するようにしてもよ
い。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
ビデオインターフェイスの前段に変換テーブルを設ける
ことにより、変換テーブルを参照するだけで、プリンタ
エンジンへ出力するビデオデータを変更することが可能
となり、異なる階調や解像度を有するプリンタエンジン
にデータを出力する場合においても、ハードウェアを変
更する必要がなくなる。

【００５０】また、本発明の一態様によれば、変換テー
ブルの内容を書き換え可能とすることにより、階調や解
像度の仕様変更や追加などに容易に対応することが可能
となり、各種仕様変更や追加が生じた場合やビデオ信号
のビットの並びが変わった場合においても、ハードウェ
アを変更する必要がなくなることから、印刷装置の利便
性を向上させることが可能となる。

【００５１】また、本発明の一態様によれば、記憶手段
に記憶されているビデオデータを選択して出力すること
により、ビデオデータの変換を容易に行うことが可能と
なり、プリンタコントローラから出力されるビデオデー
タをプリンタエンジンの階調や解像度に対応させて出力
させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わるプリンタコントロー
ラの概略構成を示すブロック図である。

【図２】図１のビデオ転送回路の構成例を示すブロック
図である。

【図３】図２の変換テーブルの構成例を示すブロック図
である。

【図４】図２の変換テーブルの内容例を示す図である。

【図５】従来の出力変換回路の構成を示す図である。

【符号の説明】

１ ＣＰＵ ２ ホストインターフェイス ３ ＲＯＭ ４ ＲＡＭ ５ ビデオ転送回路 ６ 変換テーブル ７ ビデオインターフェイス １１、１４ ２０〜３５ ラッチ回路 １２ シフトレジスタ １５ シフト量ラッチ回路 ３６ セレクタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 プリンタコントローラからプリンタエン
   ジンにビデオデータを出力するビデオインターフェイス
   と、 前記ビデオインターフェイスの前段に設けられており、
   前記プリンタコントローラから出力される第１のビデオ
   データを第２のビデオデータに変換する変換テーブルと
   を備えることを特徴とする印刷装置のデータ変換装置。
2. 【請求項２】 前記変換テーブルの内容を書き換える書
   き換え手段をさらに備えることを特徴とする請求項１に
   記載の印刷装置のデータ変換装置。
3. 【請求項３】 前記変換テーブルは、 前記第２のビデオデータを記憶する記憶手段と、 前記第１のビデオデータに基づいて、前記記憶手段に記
   憶されている第２のビデオデータを選択する選択手段と
   を備えることを特徴とする請求項１または２に記載の印
   刷装置のデータ変換装置。