JPH1195847A - 負荷ポールを安定化させた電圧調整器 - Google Patents
負荷ポールを安定化させた電圧調整器Info
- Publication number
- JPH1195847A JPH1195847A JP10193358A JP19335898A JPH1195847A JP H1195847 A JPH1195847 A JP H1195847A JP 10193358 A JP10193358 A JP 10193358A JP 19335898 A JP19335898 A JP 19335898A JP H1195847 A JPH1195847 A JP H1195847A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- capacitor
- voltage regulator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 電力散逸を増加させることなしに負荷ポール
を安定化させた電圧調整器を提供する。 【解決手段】 本発明の電圧調整器は、エラー増幅器
と、スイッチトキャパシタを包含する積分器と、パスト
ランジスタと、フィードバック回路とから構成されてい
る。１実施形態においては、積分器回路は増幅器と、コ
ンデンサと、電圧制御型オシレータによって駆動される
スイッチトキャパシタとを包含している。電圧制御型オ
シレータは出力電流に比例してその振動周波数を変化さ
せる。別の実施形態においては、スイッチトキャパシタ
が電流制御型オシレータによって駆動され、その振動周
波数も電圧調整器の出力電流に比例している。出力電流
要求が大きい場合には、制御型オシレータが周波数を増
加させ、そのことはスイッチトキャパシタの実効抵抗を
減少させ、それにより負荷ポールにおける変化に応答し
てゼロの周波数を変化させる。逆に電流要求が減少する
場合には実効抵抗が増加され負荷ポールにおける減少に
応答する。
を安定化させた電圧調整器を提供する。 【解決手段】 本発明の電圧調整器は、エラー増幅器
と、スイッチトキャパシタを包含する積分器と、パスト
ランジスタと、フィードバック回路とから構成されてい
る。１実施形態においては、積分器回路は増幅器と、コ
ンデンサと、電圧制御型オシレータによって駆動される
スイッチトキャパシタとを包含している。電圧制御型オ
シレータは出力電流に比例してその振動周波数を変化さ
せる。別の実施形態においては、スイッチトキャパシタ
が電流制御型オシレータによって駆動され、その振動周
波数も電圧調整器の出力電流に比例している。出力電流
要求が大きい場合には、制御型オシレータが周波数を増
加させ、そのことはスイッチトキャパシタの実効抵抗を
減少させ、それにより負荷ポールにおける変化に応答し
てゼロの周波数を変化させる。逆に電流要求が減少する
場合には実効抵抗が増加され負荷ポールにおける減少に
応答する。
Description
【０００１】
【発明の属する技術分野】本発明は電圧調整器として使
用される電子回路に関するものであって、更に詳細に
は、電圧調整器を安定化させるために使用される回路及
び方法に関するものである。
用される電子回路に関するものであって、更に詳細に
は、電圧調整器を安定化させるために使用される回路及
び方法に関するものである。
【０００２】
【従来の技術】本発明によって対処される問題は電圧調
整回路において遭遇されるものである。電圧調整器は、
本来的に、帯域幅が低く典型的に５０ｄｂより大きな中
乃至高利得の回路である。このように利得が高く且つ帯
域幅が低いので、安定性は、しばしば、負荷コンデンサ
を使用して支配的なポール（極）を設定することによっ
て達成される。電圧調整器から電流を引出す負荷は、そ
の抵抗値が負荷電流が変化する場合に変化する負荷抵抗
として特性付けることが可能である。低い値の負荷コン
デンサ（約０．１μＦ）で高範囲の負荷電流にわたって
安定性を得ることは困難である。何故ならば、負荷コン
デンサと負荷抵抗とによって形成される負荷ポールは、
周波数が３桁を超えて変化する場合があり且つ数十キロ
ヘルツ（ｋＨｚ）程度の高いものとなる場合があり、回
路が３メガヘルツ（ＭＨｚ）を超える非常に広い帯域幅
を有することを必要とし、そのことは電圧調整器に対し
て使用されるパワープロセスと両立しがたいものだから
である。
整回路において遭遇されるものである。電圧調整器は、
本来的に、帯域幅が低く典型的に５０ｄｂより大きな中
乃至高利得の回路である。このように利得が高く且つ帯
域幅が低いので、安定性は、しばしば、負荷コンデンサ
を使用して支配的なポール（極）を設定することによっ
て達成される。電圧調整器から電流を引出す負荷は、そ
の抵抗値が負荷電流が変化する場合に変化する負荷抵抗
として特性付けることが可能である。低い値の負荷コン
デンサ（約０．１μＦ）で高範囲の負荷電流にわたって
安定性を得ることは困難である。何故ならば、負荷コン
デンサと負荷抵抗とによって形成される負荷ポールは、
周波数が３桁を超えて変化する場合があり且つ数十キロ
ヘルツ（ｋＨｚ）程度の高いものとなる場合があり、回
路が３メガヘルツ（ＭＨｚ）を超える非常に広い帯域幅
を有することを必要とし、そのことは電圧調整器に対し
て使用されるパワープロセスと両立しがたいものだから
である。
【０００３】図１は安定化問題に対する従来の解決方法
を示している。図１における電圧調整器には、この例に
おいて１２Ｖである調整されていないＶdd電圧を、この
例においては５Ｖである調整された電圧Ｖreg へ変換さ
せる。増幅器６及びコンデンサ１２がシステムの支配的
なポールを設定する積分器として構成されている。抵抗
１０及びコンデンサ１２は負荷のポール（負荷ポール）
を相殺するためのゼロを形成している。該積分器はパス
トランジスタ８を駆動する。抵抗１４及び１６は分圧器
回路を形成しており、それは調整された電圧がエラー増
幅器４の反転用入力端へフィードバックさせることが可
能であるように、調整された電圧Ｖｒｅｇをスケーリン
グするために使用される。抵抗１８及びコンデンサ２０
は電圧調整器２の一部ではなく、電圧調整器回路に関す
る典型的な負荷を模式的に表わしたものである。
を示している。図１における電圧調整器には、この例に
おいて１２Ｖである調整されていないＶdd電圧を、この
例においては５Ｖである調整された電圧Ｖreg へ変換さ
せる。増幅器６及びコンデンサ１２がシステムの支配的
なポールを設定する積分器として構成されている。抵抗
１０及びコンデンサ１２は負荷のポール（負荷ポール）
を相殺するためのゼロを形成している。該積分器はパス
トランジスタ８を駆動する。抵抗１４及び１６は分圧器
回路を形成しており、それは調整された電圧がエラー増
幅器４の反転用入力端へフィードバックさせることが可
能であるように、調整された電圧Ｖｒｅｇをスケーリン
グするために使用される。抵抗１８及びコンデンサ２０
は電圧調整器２の一部ではなく、電圧調整器回路に関す
る典型的な負荷を模式的に表わしたものである。
【０００４】この従来例においては、プルダウン抵抗及
び負荷に関連するポールは以下のように計算することが
可能である。
び負荷に関連するポールは以下のように計算することが
可能である。
【０００５】 ｆpole＝１／２πＣL ＲL （１） 尚、ＲL は負荷の抵抗値であり、それはＲ１８と並列な
Ｒ１４及びＲ１６の直列結合と等しく、且つＣL はＣ２
０の容量値であって、それは、典型的に、約１．０μＦ
である。
Ｒ１４及びＲ１６の直列結合と等しく、且つＣL はＣ２
０の容量値であって、それは、典型的に、約１．０μＦ
である。
【０００６】従って、該従来の回路に関連するポールは
負荷依存性であり且つＲ１４＋Ｒ１６が１００キロオー
ム（ＫΩ）に等しく且つＲ１８が５０Ωから１メガオー
ム（ＭΩ）の範囲内のものである場合に、１６Ｈｚから
３２ｋＨｚの範囲で変化することが可能である。このポ
ール周波数の広範な変化は、当業者によって理解される
ように、安定化させることが困難である。この問題に対
する従来の解決方法は、プルダウン抵抗Ｒ１４＋Ｒ１６
を５００ｋΩから５００Ωへ変化させて、それによって
ポール周波数を３．２ｋＨｚ乃至３２ｋＨｚの範囲へ変
化させることであり、それは前述したような３桁の周波
数の広がりの代わりに１桁の周波数の広がりとなってい
る。然しながら、パストランジスタ８（図１）において
散逸されるパワーは、以下に示すように増加することと
なる。
負荷依存性であり且つＲ１４＋Ｒ１６が１００キロオー
ム（ＫΩ）に等しく且つＲ１８が５０Ωから１メガオー
ム（ＭΩ）の範囲内のものである場合に、１６Ｈｚから
３２ｋＨｚの範囲で変化することが可能である。このポ
ール周波数の広範な変化は、当業者によって理解される
ように、安定化させることが困難である。この問題に対
する従来の解決方法は、プルダウン抵抗Ｒ１４＋Ｒ１６
を５００ｋΩから５００Ωへ変化させて、それによって
ポール周波数を３．２ｋＨｚ乃至３２ｋＨｚの範囲へ変
化させることであり、それは前述したような３桁の周波
数の広がりの代わりに１桁の周波数の広がりとなってい
る。然しながら、パストランジスタ８（図１）において
散逸されるパワーは、以下に示すように増加することと
なる。
【０００７】 パワー＝（１２Ｖ−５Ｖ）（Ｉload＋Ｉpulldown）＝（７Ｖ）（１００ｍ Ａ）＋（７Ｖ）（１０ｍＡ） （２） 従って、５００Ω抵抗はチップ内に７０ミリワットの電
力散逸を付加させ、それは安定性を付加させるために電
力散逸が約１０％増加している。
力散逸を付加させ、それは安定性を付加させるために電
力散逸が約１０％増加している。
【０００８】従って、回路内において散逸されるパワー
を増加させることなしに電圧調整器の安定性を増加させ
る電圧調整器回路に対する必要性が存在していることが
理解される。本発明は、以下の説明及び添付の図面から
明らかなようにこのような従来の必要性を満足し且つそ
の他の利点を提供する技術を提供するものである。
を増加させることなしに電圧調整器の安定性を増加させ
る電圧調整器回路に対する必要性が存在していることが
理解される。本発明は、以下の説明及び添付の図面から
明らかなようにこのような従来の必要性を満足し且つそ
の他の利点を提供する技術を提供するものである。
【０００９】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良した電圧調整器回路及び方法を提供す
るものであって、特に、電力散逸を増加させることなし
に電圧調整器の安定性を増加させることを可能とした回
路及び方法を提供することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、改良した電圧調整器回路及び方法を提供す
るものであって、特に、電力散逸を増加させることなし
に電圧調整器の安定性を増加させることを可能とした回
路及び方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、負荷ポールを
安定化させた電圧調整器を提供している。本電圧調整器
は増幅器から構成されており、それはスイッチトキャパ
シタと、パストランジスタと、フィードバック回路とを
有している。１実施例においては、積分器回路が増幅器
と、コンデンサと、電圧制御型オシレータによって駆動
されるスイッチトキャパシタとを有している。電圧制御
型オシレータは電圧調整器の出力電流の関数として振動
周波数を変化させる。別の実施例においては、スイッチ
トッキャパシタが電流制御型オシレータによって駆動さ
れ、その振動周波数も電圧調整器の出力電流の関数であ
る。出力電流要求が大きい場合には、該制御型オシレー
タは振動周波数を増加させ、そのことはスイッチトキャ
パシタの実効抵抗を減少させ、それにより負荷ポールに
おける変化に応答するために相殺ゼロの周波数を変化さ
せる。逆に、電流要求が減少される場合に該実効抵抗が
増加され、負荷ポールにおける減少に対して応答する。
従って、本電圧調整器は過剰なパワー即ち電力を消費す
ることなしに高い安定性を提供している。
安定化させた電圧調整器を提供している。本電圧調整器
は増幅器から構成されており、それはスイッチトキャパ
シタと、パストランジスタと、フィードバック回路とを
有している。１実施例においては、積分器回路が増幅器
と、コンデンサと、電圧制御型オシレータによって駆動
されるスイッチトキャパシタとを有している。電圧制御
型オシレータは電圧調整器の出力電流の関数として振動
周波数を変化させる。別の実施例においては、スイッチ
トッキャパシタが電流制御型オシレータによって駆動さ
れ、その振動周波数も電圧調整器の出力電流の関数であ
る。出力電流要求が大きい場合には、該制御型オシレー
タは振動周波数を増加させ、そのことはスイッチトキャ
パシタの実効抵抗を減少させ、それにより負荷ポールに
おける変化に応答するために相殺ゼロの周波数を変化さ
せる。逆に、電流要求が減少される場合に該実効抵抗が
増加され、負荷ポールにおける減少に対して応答する。
従って、本電圧調整器は過剰なパワー即ち電力を消費す
ることなしに高い安定性を提供している。
【００１１】
【発明の実施の形態】図２における本発明の１実施例に
基づいて構成された電圧調整器２２について説明する。
エラー増幅器２４は基準電圧Ｖref を受取るための非反
転入力端を有している。エラー増幅器２４の出力端は積
分器回路、より特定的には、増幅器２６の入力端及びス
イッチトキャパシタ３０の第一端部へ結合している。ス
イッチトキャパシタ３０の第二端部はコンデンサ３２の
第一端部へ結合している。コンデンサ３２の第二端部は
増幅器２６の出力端と、ＰチャンネルＭＯＳＦＥＴパス
トランジスタ２８のゲートと、電圧制御型オシレータ
（ＶＣＯ）４２の入力端とに接続している。ＶＣＯ４２
の出力端はスイッチトキャパシタ３０の入力端へ結合し
ている。パストラジスタ２８のソースは電圧源Ｖddへ接
続している。パストランジスタ２８のドレインは電圧調
整器２２の出力端を形成しており且つ抵抗３４の第一端
部へ接続している。抵抗３４の第二端部は抵抗３６の第
一端部及びエラー増幅器２４の反転入力端へ接続してい
る。抵抗３６の第二端部は接地へ接続している。
基づいて構成された電圧調整器２２について説明する。
エラー増幅器２４は基準電圧Ｖref を受取るための非反
転入力端を有している。エラー増幅器２４の出力端は積
分器回路、より特定的には、増幅器２６の入力端及びス
イッチトキャパシタ３０の第一端部へ結合している。ス
イッチトキャパシタ３０の第二端部はコンデンサ３２の
第一端部へ結合している。コンデンサ３２の第二端部は
増幅器２６の出力端と、ＰチャンネルＭＯＳＦＥＴパス
トランジスタ２８のゲートと、電圧制御型オシレータ
（ＶＣＯ）４２の入力端とに接続している。ＶＣＯ４２
の出力端はスイッチトキャパシタ３０の入力端へ結合し
ている。パストラジスタ２８のソースは電圧源Ｖddへ接
続している。パストランジスタ２８のドレインは電圧調
整器２２の出力端を形成しており且つ抵抗３４の第一端
部へ接続している。抵抗３４の第二端部は抵抗３６の第
一端部及びエラー増幅器２４の反転入力端へ接続してい
る。抵抗３６の第二端部は接地へ接続している。
【００１２】動作について説明すると、エラー増幅器２
４は基準電圧Ｖref を抵抗３４と抵抗３６とによって形
成されるフィードバック回路を介してエラー増幅器へ供
給される調整された電圧Ｖreg と比較する。より詳細に
説明すると、抵抗３４及び３６は調整された電圧Ｖreg
をスケーリングするための分圧器として構成されてお
り、そのスケーリングされた電圧はエラー増幅器２４の
反転入力端へフィードバックされる。
４は基準電圧Ｖref を抵抗３４と抵抗３６とによって形
成されるフィードバック回路を介してエラー増幅器へ供
給される調整された電圧Ｖreg と比較する。より詳細に
説明すると、抵抗３４及び３６は調整された電圧Ｖreg
をスケーリングするための分圧器として構成されてお
り、そのスケーリングされた電圧はエラー増幅器２４の
反転入力端へフィードバックされる。
【００１３】増幅器２６と、スイッチトキャパシタ３０
と、コンデンサ３２とによって形成される積分器は次式
で表わされる周波数を有するゼロを有している。
と、コンデンサ３２とによって形成される積分器は次式
で表わされる周波数を有するゼロを有している。
【００１４】 ｆzero＝１／２πＣ32Ｒeff （３） 尚、 Ｒeff ＝１／ｆvco Ｃ30 （４） 従って、パストランジスタ２８はエラー増幅器２４及び
積分器出力に応答して電圧源ＶDDを調整し、その際に調
整された電圧Ｖref を発生する。
積分器出力に応答して電圧源ＶDDを調整し、その際に調
整された電圧Ｖref を発生する。
【００１５】図２は、更に、スイッチトキャパシタ３０
がＶＣＯ４２によって制御される周波数でスイッチされ
ることを示している。ＶＣＯ４２の電圧制御入力端は積
分器回路の出力端へ接続している。この回路の動作は次
式によって説明することが可能である。
がＶＣＯ４２によって制御される周波数でスイッチされ
ることを示している。ＶＣＯ４２の電圧制御入力端は積
分器回路の出力端へ接続している。この回路の動作は次
式によって説明することが可能である。
【００１６】 ｆpole＝１／２πＲL ＣL （５） ｆzero＝１／２πＣ32Ｒeff （６） 負荷ポール周波数を調整器ゼロ周波数と等置させ且つＶ
ＣＯ周波数に対して解くと、次式が得られる。
ＣＯ周波数に対して解くと、次式が得られる。
【００１７】 ｆvco ＝（Ｃ32／Ｃ30）（１／ＲL ＣL ） （７） 及び、 ｆvco ＝（Ｃ32／Ｃ30）（ＩLOAD／Ｖreg ）（１／ＣL ） （８） 従って、ＶＣＯ４２の周波数は、この例においては、ス
イッチングコンデンサＣ３２の間及び出力電流に比例す
る。従って、該積分器に対する相殺ゼロは負荷が変化す
る場合に負荷ポールに追従する。電圧調整器の例につい
ては後に説明する。当業者は、設計基準に合致する本電
圧電圧調整器の種々の実施例を本発明に基づいて設計す
ることが可能であることをは勿論である。
イッチングコンデンサＣ３２の間及び出力電流に比例す
る。従って、該積分器に対する相殺ゼロは負荷が変化す
る場合に負荷ポールに追従する。電圧調整器の例につい
ては後に説明する。当業者は、設計基準に合致する本電
圧電圧調整器の種々の実施例を本発明に基づいて設計す
ることが可能であることをは勿論である。
【００１８】本発明は、回路によって散逸されるパワー
即ち電力を増加させることなしに電圧調整器２２の安定
性を増加させている。このことは、前述したように過剰
なパワーを散逸させる抵抗値の低いプルダウン抵抗を使
用する必要性なしに、負荷ポールに追従する負荷相殺用
ゼロを有することによって達成されている。
即ち電力を増加させることなしに電圧調整器２２の安定
性を増加させている。このことは、前述したように過剰
なパワーを散逸させる抵抗値の低いプルダウン抵抗を使
用する必要性なしに、負荷ポールに追従する負荷相殺用
ゼロを有することによって達成されている。
【００１９】図３に示したようなスイッチトキャパシタ
の構成について説明する。図３はスイッチトキャパシタ
４４を示しており、それは第一端部をＭＯＳＦＥＴトラ
ンジスタ４６のドレインとＭＯＳＦＥＴトランジスタ４
８のドレインとに接続しており且つ第二端部を接地へ接
続している。トランジスタ４６のソースは該スイッチト
キャパシタに対する入力端を形成しており、且つトラン
ジスタ４８のソースは該スイッチトキャパシタの出力端
を形成している。トランジスタ４６のゲートは信号φを
受取り、一方トランジスタ４８のゲートは反転された信
号φ＿を受取るように示されている。尚、本明細書にお
いて、記号の後にアンダーラインを付したものはその記
号を表わす信号の反転した信号であることを表わしてい
る。当業者によって理解されるように、トランジスタ４
６及び４８は、Ｎチャンネルトランジスタとして示して
あるが、ＰチャンネルＭＯＳＦＥＴ又は任意の均等物又
はそれらの組合わせとすることも可能である。
の構成について説明する。図３はスイッチトキャパシタ
４４を示しており、それは第一端部をＭＯＳＦＥＴトラ
ンジスタ４６のドレインとＭＯＳＦＥＴトランジスタ４
８のドレインとに接続しており且つ第二端部を接地へ接
続している。トランジスタ４６のソースは該スイッチト
キャパシタに対する入力端を形成しており、且つトラン
ジスタ４８のソースは該スイッチトキャパシタの出力端
を形成している。トランジスタ４６のゲートは信号φを
受取り、一方トランジスタ４８のゲートは反転された信
号φ＿を受取るように示されている。尚、本明細書にお
いて、記号の後にアンダーラインを付したものはその記
号を表わす信号の反転した信号であることを表わしてい
る。当業者によって理解されるように、トランジスタ４
６及び４８は、Ｎチャンネルトランジスタとして示して
あるが、ＰチャンネルＭＯＳＦＥＴ又は任意の均等物又
はそれらの組合わせとすることも可能である。
【００２０】図４は周波数の関数としての回路の実効抵
抗及び入力タイミング信号を示している。図４Ａはトラ
ンジスタ４６のゲートへ印加される入力波形φを示して
いる。図４Ｂはトランジスタ４８のゲートへ印加される
信号φ＿に対するタイミング波形を示している。注意す
べきことであるが、これらは重畳することのない波形で
ある。従って、トランジスタ４６はトランジスタ４８が
オンであるのと同時的にオンとなることはない。図４Ｃ
は周波数が増加する場合にスイッチトキャパシタの実効
抵抗Ｒeff が減少することを示している。逆に、実効抵
抗Ｒeff は周波数が減少する場合に増加する。
抗及び入力タイミング信号を示している。図４Ａはトラ
ンジスタ４６のゲートへ印加される入力波形φを示して
いる。図４Ｂはトランジスタ４８のゲートへ印加される
信号φ＿に対するタイミング波形を示している。注意す
べきことであるが、これらは重畳することのない波形で
ある。従って、トランジスタ４６はトランジスタ４８が
オンであるのと同時的にオンとなることはない。図４Ｃ
は周波数が増加する場合にスイッチトキャパシタの実効
抵抗Ｒeff が減少することを示している。逆に、実効抵
抗Ｒeff は周波数が減少する場合に増加する。
【００２１】図５は電圧調整器２２の出力電流に比例す
る電圧を供給する回路を示している。図５における回路
は、図２におけるＶＣＯ４２を駆動するための方法に対
する変形実施例を提供している。
る電圧を供給する回路を示している。図５における回路
は、図２におけるＶＣＯ４２を駆動するための方法に対
する変形実施例を提供している。
【００２２】より詳細に説明すると、図５はＶＣＯ４２
によって使用することの可能な電圧を発生させるために
検知抵抗Ｒsense と直列接続したパストランジスタ５０
を示している。図５は図２におけるパストランジスタ２
８のゲートに対してＶＣＯ４２を接続する場合の代替物
として示してある。更に、図５は検知抵抗Ｒsense の第
一端部がパストランジスタ５０のソースへ接続されてい
ることを示している。検知抵抗Ｒsense の第二端部は電
圧調整器２２の出力端を形成しており且つ抵抗５４の第
一端部へ結合している。抵抗５４の第二端部は抵抗５６
の第一端部へ接続している。抵抗５６の第二端部は接地
へ接続している。抵抗５４及び５６は調整された電圧Ｖ
reg を前述したようにエラー増幅器２４（図２参照）の
反転入力端へ結合させるためのフィードバック回路の一
部である。当業者によって理解されるように、Ｒsense
は、Ｒsense を横断しての電圧降下が最小となるように
選択される。
によって使用することの可能な電圧を発生させるために
検知抵抗Ｒsense と直列接続したパストランジスタ５０
を示している。図５は図２におけるパストランジスタ２
８のゲートに対してＶＣＯ４２を接続する場合の代替物
として示してある。更に、図５は検知抵抗Ｒsense の第
一端部がパストランジスタ５０のソースへ接続されてい
ることを示している。検知抵抗Ｒsense の第二端部は電
圧調整器２２の出力端を形成しており且つ抵抗５４の第
一端部へ結合している。抵抗５４の第二端部は抵抗５６
の第一端部へ接続している。抵抗５６の第二端部は接地
へ接続している。抵抗５４及び５６は調整された電圧Ｖ
reg を前述したようにエラー増幅器２４（図２参照）の
反転入力端へ結合させるためのフィードバック回路の一
部である。当業者によって理解されるように、Ｒsense
は、Ｒsense を横断しての電圧降下が最小となるように
選択される。
【００２３】このようにしてＲsense が構成される場合
には、電圧Ｖsense が発生され、それは電圧調整器２２
の出力電圧に比例するものである。この電圧は後にＶＣ
Ｏ４２を制御するために使用することが可能である。
には、電圧Ｖsense が発生され、それは電圧調整器２２
の出力電圧に比例するものである。この電圧は後にＶＣ
Ｏ４２を制御するために使用することが可能である。
【００２４】電圧調整器６２の別の実施例を図６に示し
てある。図６における実施例は、スイッチトキャパシタ
７０が電流制御型オシレータ（ＩＣＯ）８０によって制
御され、一方図２におけるスイッチトキャパシタ３０は
ＶＣＯ４２によって制御されるという点において図２に
おける実施例と異なっている。
てある。図６における実施例は、スイッチトキャパシタ
７０が電流制御型オシレータ（ＩＣＯ）８０によって制
御され、一方図２におけるスイッチトキャパシタ３０は
ＶＣＯ４２によって制御されるという点において図２に
おける実施例と異なっている。
【００２５】図６における電圧調整器６２は、エラー増
幅器６４が、その非反転入力端において基準電圧Ｖref
を受取るように構成されている。エラー増幅器６４の出
力端は増幅器６６の入力端及びスイッチトキャパシタ７
０の第一端部へ接続している。増幅器６６の出力端はＰ
チャンネルトランジスタ８２のゲート及びＰチャンネル
トランジスタ６８のゲート及びコンデンサ７２の第二端
部へ接続している。コンデンサ７２の第一端部はスイッ
チトキャパシタ７０の第二端部へ接続している。スイッ
チトキャパシタ７０の周波数入力端はＩＣＯ８０の出力
端へ接続している。ＩＣＯ８０の制御入力端はトランジ
スタ８２のドレインへ接続している。トランジスタ６８
のドレインは電圧調整器６２の出力端を形成している。
抵抗７４及び７６は分圧器及びフィードバック回路網を
形成している。パストランジスタ６８のドレインは抵抗
７４の第一端部へ接続している。抵抗７４の第二端部は
エラー増幅器６４の反転入力端及び抵抗７６の第一端部
へ接続している。抵抗７６の第二端部は接地へ接続して
いる。
幅器６４が、その非反転入力端において基準電圧Ｖref
を受取るように構成されている。エラー増幅器６４の出
力端は増幅器６６の入力端及びスイッチトキャパシタ７
０の第一端部へ接続している。増幅器６６の出力端はＰ
チャンネルトランジスタ８２のゲート及びＰチャンネル
トランジスタ６８のゲート及びコンデンサ７２の第二端
部へ接続している。コンデンサ７２の第一端部はスイッ
チトキャパシタ７０の第二端部へ接続している。スイッ
チトキャパシタ７０の周波数入力端はＩＣＯ８０の出力
端へ接続している。ＩＣＯ８０の制御入力端はトランジ
スタ８２のドレインへ接続している。トランジスタ６８
のドレインは電圧調整器６２の出力端を形成している。
抵抗７４及び７６は分圧器及びフィードバック回路網を
形成している。パストランジスタ６８のドレインは抵抗
７４の第一端部へ接続している。抵抗７４の第二端部は
エラー増幅器６４の反転入力端及び抵抗７６の第一端部
へ接続している。抵抗７６の第二端部は接地へ接続して
いる。
【００２６】図６における電圧調整器回路は図２におけ
る電圧調整器２２と基本的に同一の態様で動作する。こ
れらの２つの回路の間における差異は、図６における回
路がトランジスタ８２のゲート及びソースを、夫々、パ
ストランジスタ６８のゲート及びソースへ接続させるこ
とによって出力電流を測定するという点である。トラン
ジスタ８２は電流検知用トランジスタとして機能する。
従って、パストランジスタ６８を介しての出力電流が増
加すると、電流検知用トランジスタ８２を介して流れ且
つＩＣＯ８０内へ流れる電流も増加する。ＩＣＯ８０の
制御入力端における電流が増加すると、ＩＣＯによって
発生され且つスイッチトキャパシタ７０へ供給される信
号の周波数が増加する。従って、スイッチトキャパシタ
７０の抵抗値が減少する。図２における回路のように、
該積分器によって発生される相殺ゼロは負荷が変化する
場合に負荷ポールに追従する。
る電圧調整器２２と基本的に同一の態様で動作する。こ
れらの２つの回路の間における差異は、図６における回
路がトランジスタ８２のゲート及びソースを、夫々、パ
ストランジスタ６８のゲート及びソースへ接続させるこ
とによって出力電流を測定するという点である。トラン
ジスタ８２は電流検知用トランジスタとして機能する。
従って、パストランジスタ６８を介しての出力電流が増
加すると、電流検知用トランジスタ８２を介して流れ且
つＩＣＯ８０内へ流れる電流も増加する。ＩＣＯ８０の
制御入力端における電流が増加すると、ＩＣＯによって
発生され且つスイッチトキャパシタ７０へ供給される信
号の周波数が増加する。従って、スイッチトキャパシタ
７０の抵抗値が減少する。図２における回路のように、
該積分器によって発生される相殺ゼロは負荷が変化する
場合に負荷ポールに追従する。
【００２７】電圧制御型オシレータ４２（図２参照）の
周波数と負荷１８における電流（図１参照）との間の基
本的な関係は、上述した式（８）によって与えられる。
式（８）を使用すると、ＶＣＯの適切な動作を補償する
ための制御電圧に対する限界を有する実際的なＶＣＯ４
２を合成させることが可能である。当業者にとって公知
の如く、ＶＣＯ４２（図２参照）、又はＩＣＯ８０（図
６参照）は、制御信号及び出力周波数に関して何等から
の制限を有するものでなければならない。最大又は最小
の制御信号範囲を超えた場合には、ＶＣＯ４２は応答す
ることが不可能となり且つ夫々その最小値又は最大値の
周波数に留まる。このことは、負荷容量ＣL が極めて大
きい場合、又はＶＣＯ４２の中心周波数が不適切に計算
された場合に発生する場合がある。このような不適切な
回路設計の結果として、電圧調整器２２によって発生さ
れるゼロは相殺するか又は所望の態様で負荷のポールを
トラッキングすることはない。
周波数と負荷１８における電流（図１参照）との間の基
本的な関係は、上述した式（８）によって与えられる。
式（８）を使用すると、ＶＣＯの適切な動作を補償する
ための制御電圧に対する限界を有する実際的なＶＣＯ４
２を合成させることが可能である。当業者にとって公知
の如く、ＶＣＯ４２（図２参照）、又はＩＣＯ８０（図
６参照）は、制御信号及び出力周波数に関して何等から
の制限を有するものでなければならない。最大又は最小
の制御信号範囲を超えた場合には、ＶＣＯ４２は応答す
ることが不可能となり且つ夫々その最小値又は最大値の
周波数に留まる。このことは、負荷容量ＣL が極めて大
きい場合、又はＶＣＯ４２の中心周波数が不適切に計算
された場合に発生する場合がある。このような不適切な
回路設計の結果として、電圧調整器２２によって発生さ
れるゼロは相殺するか又は所望の態様で負荷のポールを
トラッキングすることはない。
【００２８】図２及び６は増幅器２６（図２参照）又は
増幅器６６（図６参照）の入力端子及び出力端子の間に
おいて可変補償を提供する本発明の実施例を示すもので
あるが、当業者にとって明らかなように、電圧調整器回
路におけるその他の点において補償を使用することが可
能である。本発明は負荷電流における変化を補償するた
めに電圧調整器に対して可変補償を提供する技術を提供
している。従って、本発明は調整器回路内の補償コンポ
ーネントの精密な位置によって制限されるものではな
い。
増幅器６６（図６参照）の入力端子及び出力端子の間に
おいて可変補償を提供する本発明の実施例を示すもので
あるが、当業者にとって明らかなように、電圧調整器回
路におけるその他の点において補償を使用することが可
能である。本発明は負荷電流における変化を補償するた
めに電圧調整器に対して可変補償を提供する技術を提供
している。従って、本発明は調整器回路内の補償コンポ
ーネントの精密な位置によって制限されるものではな
い。
【００２９】電圧調整器２２の実際的な具体例を図７の
機能的なブロック図に示してある。図７に示した多くの
コンポーネント即ち構成要素については既に説明してお
り、従ってそれらの詳細な説明は割愛する。電圧調整器
２２は電流検知用トランジスタ１００を有しており、そ
れは、好適には、パストランジスタ２８の特性とマッチ
即ち一致するように選択されている。当業者によって理
解されるように、パストランジスタ６８を介しての典型
的に大きな負荷電流と、電流検知用トランジスタ８２を
介しての好適により小さな電流との間の公知の予測可能
な関係を達成するために多数の方法が存在している。ト
ランジスタ１００のゲート端子及びソース端子はパスト
ランジスタ２８のゲート端子及びソース端子と夫々並列
接続されている。電流検知用トランジスタ１００とパス
トランジスタ２８のトランジスタ特性を適切にマッチン
グさせた場合には、電流検知用トランジスタ１００のド
レイン電流は負荷電流Ｉloadに比例する。電流検知用ト
ランジスタ１００におけるドレイン電流はαＩloadとし
て表わすことが可能であり、尚αは１未満である。適切
なスケーリングを行なった場合には、電流検知用トラン
ジスタ１００のドレイン電流は負荷電流Ｉloadに密接に
追従するが、電力消費を最小とさせるために引出される
電流は著しく低い。
機能的なブロック図に示してある。図７に示した多くの
コンポーネント即ち構成要素については既に説明してお
り、従ってそれらの詳細な説明は割愛する。電圧調整器
２２は電流検知用トランジスタ１００を有しており、そ
れは、好適には、パストランジスタ２８の特性とマッチ
即ち一致するように選択されている。当業者によって理
解されるように、パストランジスタ６８を介しての典型
的に大きな負荷電流と、電流検知用トランジスタ８２を
介しての好適により小さな電流との間の公知の予測可能
な関係を達成するために多数の方法が存在している。ト
ランジスタ１００のゲート端子及びソース端子はパスト
ランジスタ２８のゲート端子及びソース端子と夫々並列
接続されている。電流検知用トランジスタ１００とパス
トランジスタ２８のトランジスタ特性を適切にマッチン
グさせた場合には、電流検知用トランジスタ１００のド
レイン電流は負荷電流Ｉloadに比例する。電流検知用ト
ランジスタ１００におけるドレイン電流はαＩloadとし
て表わすことが可能であり、尚αは１未満である。適切
なスケーリングを行なった場合には、電流検知用トラン
ジスタ１００のドレイン電流は負荷電流Ｉloadに密接に
追従するが、電力消費を最小とさせるために引出される
電流は著しく低い。
【００３０】電流検知用トランジスタ１００のドレイン
αＩloadは電流対電圧変換器１０２によって制御電圧へ
変換される。電流対電圧変換器１０２は例えばリニアな
抵抗などの任意の形態の公知の変換回路とすることが可
能である。負荷電流Ｉloadに比例する制御電圧がＶＣＯ
４２への入力として供給される。更に、調整された出力
電圧Ｖreg もＶＣＯ４２への入力として供給される。制
御コンデンサＣ40がＶＣＯ４２によって交互に充電及び
放電され、その周波数が負荷電流Ｉloadに依存する時間
的に変化する波形を発生する。制御された電圧Ｖreg
は、制御コンデンサＣ４０に関する最小及び最大電圧レ
ベルを設定するために使用され、従って該制御電圧は調
整された電圧Ｖreg によって適宜制限される。このこと
は、最小又は最大制御電圧レベルを超える電圧レベルに
おいてのＶＣＯ４２の動作を防止し且つＶＣＯの適切な
動作を確保する。
αＩloadは電流対電圧変換器１０２によって制御電圧へ
変換される。電流対電圧変換器１０２は例えばリニアな
抵抗などの任意の形態の公知の変換回路とすることが可
能である。負荷電流Ｉloadに比例する制御電圧がＶＣＯ
４２への入力として供給される。更に、調整された出力
電圧Ｖreg もＶＣＯ４２への入力として供給される。制
御コンデンサＣ40がＶＣＯ４２によって交互に充電及び
放電され、その周波数が負荷電流Ｉloadに依存する時間
的に変化する波形を発生する。制御された電圧Ｖreg
は、制御コンデンサＣ４０に関する最小及び最大電圧レ
ベルを設定するために使用され、従って該制御電圧は調
整された電圧Ｖreg によって適宜制限される。このこと
は、最小又は最大制御電圧レベルを超える電圧レベルに
おいてのＶＣＯ４２の動作を防止し且つＶＣＯの適切な
動作を確保する。
【００３１】上述したように、負荷電流Ｉloadを検知す
るために異なる技術を使用することがお可能である。例
えば、抵抗Ｒsense （図５参照）は負荷電流Ｉloadを検
知するために使用することが可能である。検知用抵抗Ｒ
sense と比較して電流検知用トランジスタ１００の利点
は、該電流検知用トランジスタは殆どパワーを散逸する
ことがなく且つ最小ドレイン電流αＩloadを有している
ということである。一方、負荷電流Ｉloadはパストラン
ジスタ２８に対するゲート・ソース電圧（ＶGS）を測定
することによって決定することが可能である。公知のＭ
ＯＳトランジスタに対して公知のＶGSを使用する場合に
は、ＶGSに基づいて負荷電流Ｉloadを予測することが可
能である。
るために異なる技術を使用することがお可能である。例
えば、抵抗Ｒsense （図５参照）は負荷電流Ｉloadを検
知するために使用することが可能である。検知用抵抗Ｒ
sense と比較して電流検知用トランジスタ１００の利点
は、該電流検知用トランジスタは殆どパワーを散逸する
ことがなく且つ最小ドレイン電流αＩloadを有している
ということである。一方、負荷電流Ｉloadはパストラン
ジスタ２８に対するゲート・ソース電圧（ＶGS）を測定
することによって決定することが可能である。公知のＭ
ＯＳトランジスタに対して公知のＶGSを使用する場合に
は、ＶGSに基づいて負荷電流Ｉloadを予測することが可
能である。
【００３２】ＩＣＯ８０の実際的な実現例を図８Ａに示
してある。図８Ａにおいて、電流検知用トランジスタ１
０が上述したような態様で接続されている。即ち、電流
検知用トランジスタ１００のゲート及びソースが、パス
トランジスタ６８のゲート及びソースへ夫々接続してい
る。電流検知用トランジスタ１００におけるドレイン電
流αＩloadは負荷電流Ｉloadのスケーリングした電流で
ある。
してある。図８Ａにおいて、電流検知用トランジスタ１
０が上述したような態様で接続されている。即ち、電流
検知用トランジスタ１００のゲート及びソースが、パス
トランジスタ６８のゲート及びソースへ夫々接続してい
る。電流検知用トランジスタ１００におけるドレイン電
流αＩloadは負荷電流Ｉloadのスケーリングした電流で
ある。
【００３３】トランジスタ１０２及び１０４が強制的に
電流検知用トランジスタ１００のドレインをパストラン
ジスタ６８のドレイン上の調整された電圧Ｖreg と等し
くさせる。トランジスタ１０４はダイオード形態におい
て使用されおり、その場合にゲートとドレインとが共通
結合されており且つ抵抗Ｒ１０６を介して回路接地へ接
続している。抵抗Ｒ１０６はトランジスタ１０４に対す
る電流経路を提供しており且つトランジスタ１０２を介
して流れる電流と公称的に等しい電流を供給すべく選択
されている。トランジスタ１０４のソースが調整された
電圧Ｖreg へ接続している。共通接続されているトラン
ジスタ１０４のゲート及びドレインは、更に、トランジ
スタ１０２のゲートへ結合している。トランジスタ１０
２のソースが電流検知用トランジスタ１００のドレイン
へ結合している。この形態において、トランジスタ１０
２及び１０４のゲートは、両方とも、調整された電圧Ｖ
reg よりも約１個のダイオード降下に等しい電圧にあ
る。従って、トランジスタ１０２のソース及び電流検知
用トランジスタ１００のドレインは、パストランジスタ
６８（図６参照）のドレインとほぼ同一の電圧（即ちＶ
reg ）にある。従って、スケーリングされたドレイン電
流αＩloadは実際の負荷電流Ｉloadと非常に密接して追
従する。何故ならば、電流検知用トランジスタのゲート
及びソースがパストランジスタ６８のゲート及びソース
へ接続しており且つ電流検知用トランジスタ１００のド
レインがパストランジスタ６８のドレインと実質的に同
一の電圧に維持されるからである。前述したように、電
流検知用トランジスタ１００は、パストランジスタ６８
と同様の特性を有するように選択されている。
電流検知用トランジスタ１００のドレインをパストラン
ジスタ６８のドレイン上の調整された電圧Ｖreg と等し
くさせる。トランジスタ１０４はダイオード形態におい
て使用されおり、その場合にゲートとドレインとが共通
結合されており且つ抵抗Ｒ１０６を介して回路接地へ接
続している。抵抗Ｒ１０６はトランジスタ１０４に対す
る電流経路を提供しており且つトランジスタ１０２を介
して流れる電流と公称的に等しい電流を供給すべく選択
されている。トランジスタ１０４のソースが調整された
電圧Ｖreg へ接続している。共通接続されているトラン
ジスタ１０４のゲート及びドレインは、更に、トランジ
スタ１０２のゲートへ結合している。トランジスタ１０
２のソースが電流検知用トランジスタ１００のドレイン
へ結合している。この形態において、トランジスタ１０
２及び１０４のゲートは、両方とも、調整された電圧Ｖ
reg よりも約１個のダイオード降下に等しい電圧にあ
る。従って、トランジスタ１０２のソース及び電流検知
用トランジスタ１００のドレインは、パストランジスタ
６８（図６参照）のドレインとほぼ同一の電圧（即ちＶ
reg ）にある。従って、スケーリングされたドレイン電
流αＩloadは実際の負荷電流Ｉloadと非常に密接して追
従する。何故ならば、電流検知用トランジスタのゲート
及びソースがパストランジスタ６８のゲート及びソース
へ接続しており且つ電流検知用トランジスタ１００のド
レインがパストランジスタ６８のドレインと実質的に同
一の電圧に維持されるからである。前述したように、電
流検知用トランジスタ１００は、パストランジスタ６８
と同様の特性を有するように選択されている。
【００３４】スケーリングされた負荷電流αＩloadはト
ランジスタ１０２を介して通過し且つ制御コンデンサＣ
４０を交互に充電及び放電するために使用される。制御
コンデンサＣ４０の充電及び放電はウインドウ比較器１
１０及び論理回路１１２によって規制される。ウインド
ウ比較器１１０は上側ウインドウ比較器１１０ａと下側
ウインドウ比較器１１０ｂとを有している。例示的な実
施例において、上側及び下側ウインドウ比較器１１０ａ
及び１１０ｂは、低レベルのノイズが存在する場合に満
足のいく動作を確保するためヒステリシスを有すること
が可能である。上側及び下側ウインドウ比較器１１０ａ
及び１１０ｂは、各々、その上の電圧を検知するために
制御コンデンサＣ４０へ結合されている。更に、上側及
び下側ウインドウ比較器１１０ａ及び１１０ｂの基準入
力端は、各々、抵抗分圧器１１４における異なる基準電
圧へ接続している。抵抗分圧器１１４は調整された電圧
Ｖ reg と接地との間に直列接続されている抵抗Ｒ１１
６，Ｒ１１８，Ｒ１２０を有している。この抵抗分圧器
は、単に、ウインドウ比較器１１０によって使用される
基準電圧を提供するものである。抵抗Ｒ１１６乃至Ｒ１
２０の抵抗値は、上側ウインドウ比較器１１０ａの基準
入力端に対して約０．７Ｖreg の第一電圧値及び下側ウ
インドウ比較器１１０ｂの基準入力端に対して約０．２
Ｖreg の第二電圧値を供給すべく選択されている。従っ
て、上側及び下側ウインドウ比較器１１０ａ及び１１０
ｂの基準入力端は、強制された電圧Ｖreg に関連した電
圧へ結合されている。注意すべきことであるが、抵抗分
圧器１１４によって供給される電圧は、ウインドウ比較
器１１０に対する上側及び下側の値として約０．５Ｖ
regを供給すべく公称的に選択されている。然しなが
ら、当業者にとって明らかなように、その他の電圧値を
容易に使用することが可能である。例えば、上側ウイン
ドウ比較器１１０ａの基準入力端を調整された電圧Ｖ
reg 又はその他の任意の適宜の基準電圧レベルへ直接的
に結合させることが可能である。同様に、下側ウインド
ウ比較器１１０ｂの基準入力端を回路接地、又は上側ウ
インドウ比較器１１０ａの基準入力端へ結合されている
基準電圧レベルよりも低い任意の適宜の基準電圧レベル
へ直接的に結合させることが可能である。以下に詳細に
説明するように、制御コンデンサＣ４０は上側ウインド
ウ比較器１１０ａの基準入力端における第一基準電圧レ
ベルへ充電され且つ下側ウインドウ比較器１１０ｂの基
準入力端における第二基準電圧レベルへ放電される。こ
のようにして、制御コンデンサＣ４０の充電が調整され
た電圧Ｖreg に関連している。
ランジスタ１０２を介して通過し且つ制御コンデンサＣ
４０を交互に充電及び放電するために使用される。制御
コンデンサＣ４０の充電及び放電はウインドウ比較器１
１０及び論理回路１１２によって規制される。ウインド
ウ比較器１１０は上側ウインドウ比較器１１０ａと下側
ウインドウ比較器１１０ｂとを有している。例示的な実
施例において、上側及び下側ウインドウ比較器１１０ａ
及び１１０ｂは、低レベルのノイズが存在する場合に満
足のいく動作を確保するためヒステリシスを有すること
が可能である。上側及び下側ウインドウ比較器１１０ａ
及び１１０ｂは、各々、その上の電圧を検知するために
制御コンデンサＣ４０へ結合されている。更に、上側及
び下側ウインドウ比較器１１０ａ及び１１０ｂの基準入
力端は、各々、抵抗分圧器１１４における異なる基準電
圧へ接続している。抵抗分圧器１１４は調整された電圧
Ｖ reg と接地との間に直列接続されている抵抗Ｒ１１
６，Ｒ１１８，Ｒ１２０を有している。この抵抗分圧器
は、単に、ウインドウ比較器１１０によって使用される
基準電圧を提供するものである。抵抗Ｒ１１６乃至Ｒ１
２０の抵抗値は、上側ウインドウ比較器１１０ａの基準
入力端に対して約０．７Ｖreg の第一電圧値及び下側ウ
インドウ比較器１１０ｂの基準入力端に対して約０．２
Ｖreg の第二電圧値を供給すべく選択されている。従っ
て、上側及び下側ウインドウ比較器１１０ａ及び１１０
ｂの基準入力端は、強制された電圧Ｖreg に関連した電
圧へ結合されている。注意すべきことであるが、抵抗分
圧器１１４によって供給される電圧は、ウインドウ比較
器１１０に対する上側及び下側の値として約０．５Ｖ
regを供給すべく公称的に選択されている。然しなが
ら、当業者にとって明らかなように、その他の電圧値を
容易に使用することが可能である。例えば、上側ウイン
ドウ比較器１１０ａの基準入力端を調整された電圧Ｖ
reg 又はその他の任意の適宜の基準電圧レベルへ直接的
に結合させることが可能である。同様に、下側ウインド
ウ比較器１１０ｂの基準入力端を回路接地、又は上側ウ
インドウ比較器１１０ａの基準入力端へ結合されている
基準電圧レベルよりも低い任意の適宜の基準電圧レベル
へ直接的に結合させることが可能である。以下に詳細に
説明するように、制御コンデンサＣ４０は上側ウインド
ウ比較器１１０ａの基準入力端における第一基準電圧レ
ベルへ充電され且つ下側ウインドウ比較器１１０ｂの基
準入力端における第二基準電圧レベルへ放電される。こ
のようにして、制御コンデンサＣ４０の充電が調整され
た電圧Ｖreg に関連している。
【００３５】ウインドウ比較器１１０は論理回路１１２
を使用して制御コンデンサＣ４０の充電及び放電サイク
ルを制御する。例示的実施例においては、論理回路１１
２は、単に、例えばＳＲフリップフロップ等のフリップ
フロップである。論理回路１１２の出力端がトランジス
タ１２２のゲートへ接続している。トランジスタ１２２
は付加的なトランジスタ１２４，１２６，１２８と関連
して動作して電流ステアリング回路を形成する。トラン
ジスタ１０２のドレイインはトランジスタ１２２及び１
２４のソースへ結合している。トランジスタ１２２のド
レインは制御コンデンサＣ４０及びトランジスタ１２８
のソースへ結合している。トランジスタ１２４のドレイ
ンはトランジスタ１２６のゲート及びソースへ結合して
おり且つトランジスタ１２８のゲートへ結合している。
トランジスタ１２４のゲートは約０．５Ｖreg の基準電
圧へ接続している。トランジスタ１２６のドレイン及び
トランジスタ１２８のドレインは接地へ接続している。
を使用して制御コンデンサＣ４０の充電及び放電サイク
ルを制御する。例示的実施例においては、論理回路１１
２は、単に、例えばＳＲフリップフロップ等のフリップ
フロップである。論理回路１１２の出力端がトランジス
タ１２２のゲートへ接続している。トランジスタ１２２
は付加的なトランジスタ１２４，１２６，１２８と関連
して動作して電流ステアリング回路を形成する。トラン
ジスタ１０２のドレイインはトランジスタ１２２及び１
２４のソースへ結合している。トランジスタ１２２のド
レインは制御コンデンサＣ４０及びトランジスタ１２８
のソースへ結合している。トランジスタ１２４のドレイ
ンはトランジスタ１２６のゲート及びソースへ結合して
おり且つトランジスタ１２８のゲートへ結合している。
トランジスタ１２４のゲートは約０．５Ｖreg の基準電
圧へ接続している。トランジスタ１２６のドレイン及び
トランジスタ１２８のドレインは接地へ接続している。
【００３６】電流ステアリング回路の動作について説明
する。トランジスタ１２２は論理回路１１２からの適宜
の電圧によって活性化される。活性化されると、スケー
リングされた負荷電流αＩloadがトランジスタ１０２及
び１２２を介して制御コンデンサＣ４０を充電すべく指
向される。従って、制御コンデンサＣ４０は負荷電流Ｉ
loadに比例するスケーリングされた負荷電流αＩloadに
よって充電される。制御コンデンサＣ４０は電流によっ
て充電されているので、該制御コンデンサ上の電圧は図
８Ｂの波形Ａにおいて示したようにリニア即ち直線的に
増加する。再度図８Ａを参照すると、制御コンデンサＣ
４０上の電圧が第一電圧レベルに到達すると、それは
０．７Ｖreg である。図８Ａの実施例においては、上側
ウインドウ比較器１１０ａが論理回路１１２をトリガし
且つトランジスタ１１２をして導通状態を停止させる
（即ち、ターンオフさせる）。トランジスタ１２２が導
通状態を停止すると、トランジスタ１２４は導通状態を
開始する。従って、ダイオード形態とされているトラン
ジスタ１２６はスケーリングされた負荷電流αＩloadの
導通を開始させる。注意すべきことであるが、トランジ
スタ１２６及び１２８はカレントミラーを形成してい
る。トランジスタ１２６を介しての電流の流れに応答し
て、トランジスタ１２８のスケーリングされた負荷電流
αＩloadに等しい電流を導通させる。従って、トランジ
スタ１２８はスケーリングした負荷電流αＩloadによっ
て決定される割合即ち速度で制御コンデンサＣ４０の放
電を開始させる。制御コンデンサＣ４０上の電圧は、ス
ケーリングされた電流αＩloadによる放電に起因してリ
ニア即ち線形的な態様で減少する。その結果制御コンデ
ンサＣ４０上で発生する電圧波形は、図８Ｂの波形Ａで
示したような三角形状の波形である。制御コンデンサＣ
４０は、それが図８Ａの実施例においては、０．２Ｖ
reg である第二電圧レベルに到達するまで放電する。そ
の点において、下側ウインドウ比較器１１０ｄが論理回
路１１２をトリガし、そのことはトランジスタ１２２を
活性化させる。トランジスタ１２２が活性化されると、
放電サイクルが停止し且つ充電サイクルが開始する。そ
の結果得られる波形Ａ（図８Ｂ参照）は時間的に変化す
る波形であって、その電圧は第一電圧レベルと第二電圧
レベルとの間で変化し且つその周波数は負荷電流Ｉload
に依存するものである。従って、図８Ａに示した回路は
図６に示したＩＣＯ８０の実際的な具体例である。更
に、ＩＣＯ８０内の制御電圧は調整された出力電圧Ｖ
reg へ結合され且つＩＣＯの適切な動作を確保すべく拘
束される。
する。トランジスタ１２２は論理回路１１２からの適宜
の電圧によって活性化される。活性化されると、スケー
リングされた負荷電流αＩloadがトランジスタ１０２及
び１２２を介して制御コンデンサＣ４０を充電すべく指
向される。従って、制御コンデンサＣ４０は負荷電流Ｉ
loadに比例するスケーリングされた負荷電流αＩloadに
よって充電される。制御コンデンサＣ４０は電流によっ
て充電されているので、該制御コンデンサ上の電圧は図
８Ｂの波形Ａにおいて示したようにリニア即ち直線的に
増加する。再度図８Ａを参照すると、制御コンデンサＣ
４０上の電圧が第一電圧レベルに到達すると、それは
０．７Ｖreg である。図８Ａの実施例においては、上側
ウインドウ比較器１１０ａが論理回路１１２をトリガし
且つトランジスタ１１２をして導通状態を停止させる
（即ち、ターンオフさせる）。トランジスタ１２２が導
通状態を停止すると、トランジスタ１２４は導通状態を
開始する。従って、ダイオード形態とされているトラン
ジスタ１２６はスケーリングされた負荷電流αＩloadの
導通を開始させる。注意すべきことであるが、トランジ
スタ１２６及び１２８はカレントミラーを形成してい
る。トランジスタ１２６を介しての電流の流れに応答し
て、トランジスタ１２８のスケーリングされた負荷電流
αＩloadに等しい電流を導通させる。従って、トランジ
スタ１２８はスケーリングした負荷電流αＩloadによっ
て決定される割合即ち速度で制御コンデンサＣ４０の放
電を開始させる。制御コンデンサＣ４０上の電圧は、ス
ケーリングされた電流αＩloadによる放電に起因してリ
ニア即ち線形的な態様で減少する。その結果制御コンデ
ンサＣ４０上で発生する電圧波形は、図８Ｂの波形Ａで
示したような三角形状の波形である。制御コンデンサＣ
４０は、それが図８Ａの実施例においては、０．２Ｖ
reg である第二電圧レベルに到達するまで放電する。そ
の点において、下側ウインドウ比較器１１０ｄが論理回
路１１２をトリガし、そのことはトランジスタ１２２を
活性化させる。トランジスタ１２２が活性化されると、
放電サイクルが停止し且つ充電サイクルが開始する。そ
の結果得られる波形Ａ（図８Ｂ参照）は時間的に変化す
る波形であって、その電圧は第一電圧レベルと第二電圧
レベルとの間で変化し且つその周波数は負荷電流Ｉload
に依存するものである。従って、図８Ａに示した回路は
図６に示したＩＣＯ８０の実際的な具体例である。更
に、ＩＣＯ８０内の制御電圧は調整された出力電圧Ｖ
reg へ結合され且つＩＣＯの適切な動作を確保すべく拘
束される。
【００３７】図８Ａに示した例示的な実施例において
は、制御コンデンサＣ４０が負荷電流Ｉloadに関連した
電流によって交互に充電及び放電される。その結果制御
コンデンサＣ４０上に発生する電圧は図８Ｂに示した三
角形状の波形であり、その周波数は負荷電流Ｉloadに依
存する。然しながら、当業者にとって理解されるよう
に、適宜の周波数を有する時間的に変化する波形を発生
させるために制御コンデンサＣ４０を充電及び放電させ
るために異なる技術を使用することが可能であることは
勿論である。例えば、制御コンデンサＣ４０は、スケー
リングした負荷電流αＩloadによって第一電圧レベルへ
充電させ且つ任意の従来の回路によって第二電圧レベル
へ迅速に放電させることが可能である。この実施例にお
いては、制御コンデンサＣ４０上の電圧は図８Ｂの三角
形状の波形ではなく鋸歯状波形である。更に別の実施例
においては、制御コンデンサＣ４０はその電圧が指数的
に増加するＲＣタイミング回路を形成するためにリニア
即ち線形的な抵抗と直列結合させることが可能である。
本発明はその電圧が調整された電圧Ｖreg に関連してお
りその周波数が負荷電流Ｉloadに依存する時間的に変化
する波形を発生することに指向されている。本発明は制
御コンデンサＣ４０上で発生される特定の波形又はその
波形を発生するために使用される特定の回路によって制
限されるものではない。
は、制御コンデンサＣ４０が負荷電流Ｉloadに関連した
電流によって交互に充電及び放電される。その結果制御
コンデンサＣ４０上に発生する電圧は図８Ｂに示した三
角形状の波形であり、その周波数は負荷電流Ｉloadに依
存する。然しながら、当業者にとって理解されるよう
に、適宜の周波数を有する時間的に変化する波形を発生
させるために制御コンデンサＣ４０を充電及び放電させ
るために異なる技術を使用することが可能であることは
勿論である。例えば、制御コンデンサＣ４０は、スケー
リングした負荷電流αＩloadによって第一電圧レベルへ
充電させ且つ任意の従来の回路によって第二電圧レベル
へ迅速に放電させることが可能である。この実施例にお
いては、制御コンデンサＣ４０上の電圧は図８Ｂの三角
形状の波形ではなく鋸歯状波形である。更に別の実施例
においては、制御コンデンサＣ４０はその電圧が指数的
に増加するＲＣタイミング回路を形成するためにリニア
即ち線形的な抵抗と直列結合させることが可能である。
本発明はその電圧が調整された電圧Ｖreg に関連してお
りその周波数が負荷電流Ｉloadに依存する時間的に変化
する波形を発生することに指向されている。本発明は制
御コンデンサＣ４０上で発生される特定の波形又はその
波形を発生するために使用される特定の回路によって制
限されるものではない。
【００３８】制御コンデンサＣ４０は、更に、比較器１
３０の入力端へ接続している。比較器１３０の基準入力
端は約０．５Ｖreg の基準電圧へ結合されている。制御
コンデンサＣ４０が充電し且つ制御コンデンサ上の電圧
が０．５Ｖreg を超えると、比較器１３０の出力端は第
一論理値へ状態を変化させる。同様に、制御コンデンサ
Ｃ４０が０．５Ｖreg より下に放電すると、比較器１３
０の出力端は第二論理値へ状態を変化させる。例示的実
施例においては、比較器１３０はノイズの影響を減少さ
せるためのヒステリシスを包含している。比較器１３０
の出力はインバータ１３２へ結合しており、それは第二
インバータ１３４と直列的に接続している。比較器１３
０は図８Ｄにおける波形Ａとして示した三角形状の波形
を論理レベルクロック信号へ変換させる。インバータ１
３４はスイッチトキャパシタ４４（図３）の適切な動作
のために必要とされるクロック信号φを供給する。非重
畳型のクロック信号φ＿を発生するために公知の回路を
容易に使用することが可能である。ＩＣＯ８０の出力波
形を図８Ｂにおける波形Ｂとして示してある。
３０の入力端へ接続している。比較器１３０の基準入力
端は約０．５Ｖreg の基準電圧へ結合されている。制御
コンデンサＣ４０が充電し且つ制御コンデンサ上の電圧
が０．５Ｖreg を超えると、比較器１３０の出力端は第
一論理値へ状態を変化させる。同様に、制御コンデンサ
Ｃ４０が０．５Ｖreg より下に放電すると、比較器１３
０の出力端は第二論理値へ状態を変化させる。例示的実
施例においては、比較器１３０はノイズの影響を減少さ
せるためのヒステリシスを包含している。比較器１３０
の出力はインバータ１３２へ結合しており、それは第二
インバータ１３４と直列的に接続している。比較器１３
０は図８Ｄにおける波形Ａとして示した三角形状の波形
を論理レベルクロック信号へ変換させる。インバータ１
３４はスイッチトキャパシタ４４（図３）の適切な動作
のために必要とされるクロック信号φを供給する。非重
畳型のクロック信号φ＿を発生するために公知の回路を
容易に使用することが可能である。ＩＣＯ８０の出力波
形を図８Ｂにおける波形Ｂとして示してある。
【００３９】ＩＣＯの周波数は次式によって与えられ
る。
る。
【００４０】 ｆICO ＝（αＩload）／（Ｖreg Ｃ40） （９） 尚、全ての項は前に定義している。
【００４１】制御コンデンサＣ４０が負荷コンデンサＣ
L に関して固定した関係を有するように選択される場合
（ＣL ＝ｍ＊Ｃ４０）、ＩＣＯ８０の周波数は次式によ
って与えられる。
L に関して固定した関係を有するように選択される場合
（ＣL ＝ｍ＊Ｃ４０）、ＩＣＯ８０の周波数は次式によ
って与えられる。
【００４２】 ｆICO ＝（αｍ＊Ｉload）／（Ｖreg ＣL ） （１０） 尚、全ての項は以前に定義してある。
【００４３】α、ｍの値及びコンデンサの比Ｃ３２／Ｃ
３０は定数であるので、式（１０）は式（８）と同一の
形態を有するものであることを理解することが可能であ
る。図８Ａに示した回路は、負荷電流Ｉload又は関連す
る電圧Ｖreg の値における任意の変化に拘らずに、満足
のいく動作を行なう。例示的な実施例においては、本電
圧調整器の多くのコンポーネント即ち構成要素は共通の
基板上に集積化されて集積回路を形成している。コンデ
ンサＣ３０及びＣ３２は該集積回路内に組込むことが可
能であり、従って既知の技術を使用して該コンデンサの
密接なマッチング即ち密接な比のマッチングを行なうこ
とが可能である。例えばパストランジスタ２８及び制御
コンデンサＣ４０等のその他のコンポーネントは該集積
回路のピンへ結合される外部コンポーネントである。
３０は定数であるので、式（１０）は式（８）と同一の
形態を有するものであることを理解することが可能であ
る。図８Ａに示した回路は、負荷電流Ｉload又は関連す
る電圧Ｖreg の値における任意の変化に拘らずに、満足
のいく動作を行なう。例示的な実施例においては、本電
圧調整器の多くのコンポーネント即ち構成要素は共通の
基板上に集積化されて集積回路を形成している。コンデ
ンサＣ３０及びＣ３２は該集積回路内に組込むことが可
能であり、従って既知の技術を使用して該コンデンサの
密接なマッチング即ち密接な比のマッチングを行なうこ
とが可能である。例えばパストランジスタ２８及び制御
コンデンサＣ４０等のその他のコンポーネントは該集積
回路のピンへ結合される外部コンポーネントである。
【００４４】本発明の別の実施例を図９に示してある。
ウインドウ比較器１１０、論理回路１１２、及びトラン
ジスタ１２２−１２８を有する電流ステアリング回路は
図８Ａに示したコンポーネントと同一であり且つ前述し
た態様で動作する。図９は抵抗分圧器１１４においてＶ
ref ＝０．５Ｖreg 電圧を発生する状態を示している。
図８Ａにおける抵抗１１８は２個の抵抗Ｒ１１８ａ及び
Ｒ１１８ｂによって置換されている。抵抗Ｒ１１８ａ及
びＲ１１８ｂは直列接続されており且つ抵抗Ｒ１１８ａ
及び１１８ｂの間の共通ノードにおいて０．５Ｖreg の
基準電圧を発生すべく選択されている抵抗値を有してい
る。この基準電圧は、前述したように、トランジスタ１
２４のゲート及び比較器１３０の基準入力端へ供給され
る。
ウインドウ比較器１１０、論理回路１１２、及びトラン
ジスタ１２２−１２８を有する電流ステアリング回路は
図８Ａに示したコンポーネントと同一であり且つ前述し
た態様で動作する。図９は抵抗分圧器１１４においてＶ
ref ＝０．５Ｖreg 電圧を発生する状態を示している。
図８Ａにおける抵抗１１８は２個の抵抗Ｒ１１８ａ及び
Ｒ１１８ｂによって置換されている。抵抗Ｒ１１８ａ及
びＲ１１８ｂは直列接続されており且つ抵抗Ｒ１１８ａ
及び１１８ｂの間の共通ノードにおいて０．５Ｖreg の
基準電圧を発生すべく選択されている抵抗値を有してい
る。この基準電圧は、前述したように、トランジスタ１
２４のゲート及び比較器１３０の基準入力端へ供給され
る。
【００４５】フィルタコンデンサＣ４１が直列接続され
ている抵抗Ｒ１１８ａ及びＲ１１８ｂの間の共通ノード
へ結合されている。コンデンサＣ４０はトランジスタ１
２４又は比較器１３０によって発生される場合のあるス
イッチングノイズをフィルタする。コンデンサＣ４１が
集積回路の基板上に集積化される場合には、典型的な５
ｐＦの値を使用することが可能である。コンデンサＣ４
１はまた電圧調整器回路に対して外部的に接続させるこ
とが可能であり且つこの実施例においては０．０１μＦ
の典型的な値を有している。然しながら、コンデンサＣ
４１に対する容量値の精密な値は臨界的なものではな
い。
ている抵抗Ｒ１１８ａ及びＲ１１８ｂの間の共通ノード
へ結合されている。コンデンサＣ４０はトランジスタ１
２４又は比較器１３０によって発生される場合のあるス
イッチングノイズをフィルタする。コンデンサＣ４１が
集積回路の基板上に集積化される場合には、典型的な５
ｐＦの値を使用することが可能である。コンデンサＣ４
１はまた電圧調整器回路に対して外部的に接続させるこ
とが可能であり且つこの実施例においては０．０１μＦ
の典型的な値を有している。然しながら、コンデンサＣ
４１に対する容量値の精密な値は臨界的なものではな
い。
【００４６】図９に示した例示的な実施例は電流検知用
トランジスタ３０を有しており、そのゲート及びソース
は、夫々、パストランジスタ２８及び電流検知用トラン
ジスタ１００のゲート及びソースへ接続している。トラ
ンジスタ１３１はそのゲートがトランジスタ１０２のゲ
ート及びトランジスタ１０４のゲートへ結合されてカス
コード形態とされている。トランジスタ１３１のソース
は電流検知用トランジスタ１３０のドレインへ結合して
いる。トランジスタ１３１のドレインはダイオード形態
とされたトランジスタ１３２のドレイン及びゲートへ結
合している。トランジスタ１３２のゲート及びドレイン
は共通接続されてダイオード形態を形成している。トラ
ンジスタ１３２のソースは回路接地へ結合している。ト
ランジスタ１３２を介しての電流はトランジスタ１３３
における電流を制御する。トランジスタ１３３はトラン
ジスタ１０４のゲート及びドレインへ結合しているドレ
インを有している。トランジスタ１３３のゲートはトラ
ンジスタ１３２のゲート及びドレインへ結合しており、
一方トランジスタ１３３のソースは回路接地へ結合して
いる。トランジスタ１３０−１３３はトランジスタ１０
４のゲート対ソース電圧ＶGSが負荷電流Ｉloadに拘らず
にトランジスタ１０２のゲート対ソース電圧ＶGSと正確
にマッチングさせることを可能としており、それにより
電流検知用トランジスタ１００及び出力トランジスタ２
８のＶdsをマッチングさせている。出力トランジスタ２
８上のＶds及びスケーリングした電流検知用トランジス
タ１００とをマッチングさせると、有限のアーリー電圧
（１／λ）に起因する電流の不一致を除去させる。好適
実施例においては、電流検知用トランジスタ１００の電
流は電流検知用トランジスタ１３０の電流と等しい。更
に、トランジスタ１３２及び１３３は互いにマッチング
すべく選択されており且つトランジスタ１０２，１０
４，１３１は互いにマッチングするように選択されてい
る。図９に示した回路の利点は、トランジスタ１０２及
び１０４のゲート対ソース電圧が負荷電流に拘らずに正
確にマッチングさせることであり、一方図８Ａの実施例
では、上述したように、トランジスタ１００を介しての
電流がトランジスタ１０２を介して流れる電流と等しい
場合にのみ正しいマッチングが与えられる。
トランジスタ３０を有しており、そのゲート及びソース
は、夫々、パストランジスタ２８及び電流検知用トラン
ジスタ１００のゲート及びソースへ接続している。トラ
ンジスタ１３１はそのゲートがトランジスタ１０２のゲ
ート及びトランジスタ１０４のゲートへ結合されてカス
コード形態とされている。トランジスタ１３１のソース
は電流検知用トランジスタ１３０のドレインへ結合して
いる。トランジスタ１３１のドレインはダイオード形態
とされたトランジスタ１３２のドレイン及びゲートへ結
合している。トランジスタ１３２のゲート及びドレイン
は共通接続されてダイオード形態を形成している。トラ
ンジスタ１３２のソースは回路接地へ結合している。ト
ランジスタ１３２を介しての電流はトランジスタ１３３
における電流を制御する。トランジスタ１３３はトラン
ジスタ１０４のゲート及びドレインへ結合しているドレ
インを有している。トランジスタ１３３のゲートはトラ
ンジスタ１３２のゲート及びドレインへ結合しており、
一方トランジスタ１３３のソースは回路接地へ結合して
いる。トランジスタ１３０−１３３はトランジスタ１０
４のゲート対ソース電圧ＶGSが負荷電流Ｉloadに拘らず
にトランジスタ１０２のゲート対ソース電圧ＶGSと正確
にマッチングさせることを可能としており、それにより
電流検知用トランジスタ１００及び出力トランジスタ２
８のＶdsをマッチングさせている。出力トランジスタ２
８上のＶds及びスケーリングした電流検知用トランジス
タ１００とをマッチングさせると、有限のアーリー電圧
（１／λ）に起因する電流の不一致を除去させる。好適
実施例においては、電流検知用トランジスタ１００の電
流は電流検知用トランジスタ１３０の電流と等しい。更
に、トランジスタ１３２及び１３３は互いにマッチング
すべく選択されており且つトランジスタ１０２，１０
４，１３１は互いにマッチングするように選択されてい
る。図９に示した回路の利点は、トランジスタ１０２及
び１０４のゲート対ソース電圧が負荷電流に拘らずに正
確にマッチングさせることであり、一方図８Ａの実施例
では、上述したように、トランジスタ１００を介しての
電流がトランジスタ１０２を介して流れる電流と等しい
場合にのみ正しいマッチングが与えられる。
【００４７】従って、本発明は回路によって散逸される
パワー即ち電力を増加させることなしに電圧調整器２２
の安定性を向上させている。このことは、負荷ポールに
追従する負荷相殺用ゼロを与えることによって達成され
る。
パワー即ち電力を増加させることなしに電圧調整器２２
の安定性を向上させている。このことは、負荷ポールに
追従する負荷相殺用ゼロを与えることによって達成され
る。
【００４８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 従来技術において公知の電圧調整器を示した
概略図。
概略図。
【図２】 積分器回路において電圧制御オシレータによ
って駆動されるスイッチトキャパシタを具備する電圧調
整器を示した概略図。
って駆動されるスイッチトキャパシタを具備する電圧調
整器を示した概略図。
【図３】 従来公知のスイッチトキャパシタを示した概
略図。
略図。
【図４】 （Ａ）、（Ｂ）、（Ｃ）はスイッチトキャパ
シタの動作を示した各タイミング線図。
シタの動作を示した各タイミング線図。
【図５】 電圧制御オシレータに関連して使用すること
の可能な電圧検知回路を示した概略図。
の可能な電圧検知回路を示した概略図。
【図６】 電流制御型オシレータによって駆動されるス
イッチトキャパシタを有する電圧調整器の別の実施例を
示した概略図。
イッチトキャパシタを有する電圧調整器の別の実施例を
示した概略図。
【図７】 図２の電圧調整器の実際的な具体例を示した
概略図。
概略図。
【図８Ａ】 図６の電圧調整器の実際的な具体例を示し
た概略図。
た概略図。
【図８Ｂ】 図８Ａの電圧調整器によって発生されるサ
ンプル波形を示した波形線図。
ンプル波形を示した波形線図。
【図９】 本発明の別の実施例を示した概略図。
２２ 電圧調整器 ２４ エラー増幅器 ２６ 増幅器 ２８ パストランジスタ ３０ スイッチトキャパシタ ３２ コンデンサ ３４，３６ 抵抗 ４２ ＶＣＯ
フロントページの続き (72)発明者 マイケル ジェイ． カラハン， ジュニ ア アメリカ合衆国， テキサス 78746， オースチン， クリスタル クリーク ド ライブ 1302 (72)発明者 ウイリアム イー． エドワーズ アメリカ合衆国， ミネソタ 55102， セント ポール， アッシュランド アベ ニュー 483
Claims (33)
- 【請求項１】 エラー増幅器と、増幅器と、パストラン
ジスタとを使用して電圧調整器出力端において調整した
出力電圧を発生する電圧調整器回路において、前記増幅
器が、 前記増幅器へ結合した補償コンデンサ、 前記電圧調整器出力端における電流の流れにおける変化
を検知するために前記電圧調整器出力端へ結合されてい
る入力端を具備する可変オシレータであって、電圧調整
器に関する電流要求に比例した周波数のクロック信号を
発生するために前記調節された出力電圧によって制御さ
れる可変オシレータ、 前記クロック信号を受取る形態とされたクロック入力端
を具備しており且つ前記電圧調整器出力端上の電流の流
れの関数として電圧調整器のゼロを変化させるべく動作
可能なスイッチトキャパシタ、を有することを特徴とす
る電圧調整器回路。 - 【請求項２】 請求項１において、更に、前記可変オシ
レータ内に制御コンデンサが設けられており、前記制御
コンデンサは、交互に、第一電圧レベルへ充電され調整
された出力電圧に比例し且つ前記第一電圧レベルより低
い第二電圧レベルへ放電され、前記制御コンデンサの充
電及び放電のうちの少なくとも１つが電圧調整器出力端
上の電流の流れに比例した制御電流を使用して実施され
て電圧調整器及び調整された出力電圧に関する電流要求
に比例する周波数の時間的に変化する信号を発生させる
ことを特徴とする電圧調整器回路。 - 【請求項３】 請求項２において、前記第一電圧レベル
が調整された出力電圧と等しいことを特徴とする電圧調
整器回路。 - 【請求項４】 請求項２において、前記第二電圧レベル
が回路接地基準電圧と等しいことを特徴とする電圧調整
器回路。 - 【請求項５】 請求項１において、更に、前記可変オシ
レータ内に制御コンデンサが設けられており、前記制御
コンデンサは、交互に、調整された出力電圧に比例する
第一電圧レベルへ充電され且つ調整された出力電圧に比
例し且つ前記第一電圧レベルより低い第二電圧レベルへ
放電され、前記制御コンデンサの充電及び放電のうちの
少なくとも１つが電圧調整器出力端上の電流の流れに比
例する制御電流を使用して実施されて電圧調整器及び調
整された出力電圧に関する電流要求に比例する周波数の
時間的に変化する信号を発生することを特徴とする電圧
調整器回路。 - 【請求項６】 請求項５おいて、前記第一電圧レベルが
調整された出力電圧と等しいことを特徴とする電圧調整
器回路。 - 【請求項７】 請求項５において、更に、前記制御コン
デンサへ結合されており且つ前記第一及び第二制御電圧
を受取るウインドウ比較器回路が設けられており、前記
ウインドウ比較器回路は前記制御コンデンサを前記第一
電圧レベルへ充電させるための第一制御信号レベルと前
記制御コンデンサを第二電圧レベルへ放電させるための
第二制御信号レベルとを有する制御コンデンサ信号を発
生することを特徴とする電圧調整器回路。 - 【請求項８】 請求項７において、更に、前記制御コン
デンサへ結合しており且つ前記第一制御信号レベルにあ
る前記コンデンサ制御信号に応答して前記制御コンデン
サを充電する充電用トランジスタ及び前記制御コンデン
サへ結合しており且つ前記第二制御信号レベルにある前
記コンデンサ制御信号に応答して前記制御コンデンサを
放電する放電用トランジスタが設けられていることを特
徴とする電圧調整器回路。 - 【請求項９】 請求項７において、前記ウインドウ比較
器回路がヒステリシスを有していることを特徴とする電
圧調整器回路。 - 【請求項１０】 請求項１において、更に、前記パスト
ランジスタ及び前記可変オシレータへ結合しており前記
電圧調整器出力端上の電流の流れを表わす信号を発生す
る電流検知用トランジスタが設けられていることを特徴
とする電圧調整器回路。 - 【請求項１１】 請求項１０において、前記電流検知用
トランジスタが前記パストランジスタにおける対応する
端子へ結合している第一端子と、前記パストランジスタ
における対応する制御端子へ結合している制御端子とを
具備しており、前記電流検知用トランジスタが前記可変
オシレータへ結合している第三端子を具備していること
を特徴とする電圧調整器回路。 - 【請求項１２】 請求項１において、前記可変オシレー
タが電圧制御型オシレータであることを特徴とする電圧
調整器回路。 - 【請求項１３】 請求項１において、前記可変オシレー
タが電流制御型オシレータであることを特徴とする電圧
調整器回路。 - 【請求項１４】 請求項１において、前記スイッチトキ
ャパシタが、 ドレインと、ソースと、前記クロック信号を受取るため
のゲートとを具備する第一トランジスタ、 前記第一トランジスタのドレインへ結合している第一端
部と接地へ結合している第二端部とを具備するコンデン
サ、 前記コンデンサの第一端部へ結合しているドレインと、
ソースと、前記クロック信号の反転した信号を受取るた
めのゲートとを具備する第二トランジスタ、を有するこ
とを特徴とする電圧調整器回路。 - 【請求項１５】 調整器出力端子へ結合しており且つ調
整された出力電圧を発生するために負荷へ接合可能な調
整用要素と、フィードバック要素と、入力端子と出力端
子とを具備する増幅器とを持った電圧調整器用の自動安
定化回路において、 調整された出力電圧を受取るための調整器出力端子へ結
合されており且つ電圧調整器からの電流の流れを検知す
るために調整器出力端子へ結合されている制御入力端と
オシレータ出力端とを具備する可変オシレータであっ
て、前記調整した出力電圧及び前記検知した電流の流れ
を使用して電圧調整器からの電流の流れに依存する周波
数の可変周波数クロック信号を発生する可変オシレー
タ、 前記増幅器に対し可変補償を与えるために前記増幅器へ
結合されているスイッチトキャパシタ回路であって、前
記可変周波数クロック信号を受取り且つ前記可変周波数
クロック信号の周波数における変化に応答してその値が
変化する可変インピーダンスを発生するスイッチトキャ
パシタ回路、を有することを特徴とする自動安定化回
路。 - 【請求項１６】 請求項１５において、前記スイッチト
キャパシタ回路が前記増幅器の入力端子と出力端子との
間に直列に結合されていることを特徴とする自動安定化
回路。 - 【請求項１７】 請求項１５において、前記調整用要素
が前記電圧調整器の出力端と電圧源との間に結合されて
おり且つ前記増幅器の出力端へ結合している制御入力端
を具備するパストランジスタであることを特徴とする自
動安定化回路。 - 【請求項１８】 請求項１５において、更に、前記可変
コンデンサ内に制御コンデンサが設けられており、前記
制御コンデンサは電圧調整器からの電流の流れに比例す
る周波数の時間的に変化する電圧信号を発生するために
交互に充電及び放電され、前記制御コンデンサの充電又
は放電の少なくとも一方が電圧調整器出力端からの電流
の流れに比例する制御電流によって行なわれることを特
徴とする自動安定化回路。 - 【請求項１９】 請求項１８において、前記制御コンデ
ンサが調整された出力電圧に比例する第一電圧レベルへ
充電され且つ調整された出力電圧に比例し且つ前記第一
電圧レベルより低い第二電圧レベルへ放電されて前記時
間的に変化する電圧信号を発生させることを特徴とする
自動安定化回路。 - 【請求項２０】 請求項１９において、前記第一電圧レ
ベルが調整された出力電圧に等しいことを特徴とする自
動安定化回路。 - 【請求項２１】 請求項１８において、前記制御コンデ
ンサが第一電圧レベルへ充電され且つ前記第一電圧レベ
ルより低い第二電圧レベルへ放電されて前記時間的に変
化する電圧信号を発生させることを特徴とする自動安定
化回路。 - 【請求項２２】 請求項２１において、前記第一電圧レ
ベルが調整された出力電圧に等しいことを特徴とする自
動安定化回路。 - 【請求項２３】 請求項２１において、前記第二電圧レ
ベルが回路接地基準電圧に等しいことを特徴とする自動
安定化回路。 - 【請求項２４】 請求項１８において、更に、前記時間
的に変化する電圧信号を増幅させ且つそれにより前記可
変周波数クロック信号を発生させるために前記制御コン
デンサに結合して増幅器が設けられていることを特徴と
する自動安定化回路。 - 【請求項２５】 請求項１５において、更に、電圧調整
器からの電流の流れを表わす信号を発生するために前記
調整用要素及び前記可変オシレータに結合して電流検知
用トランジスタが設けられていることを特徴とする自動
安定化回路。 - 【請求項２６】 調整された出力電圧を発生する電圧調
整器回路を安定化させる方法において、 電圧調整器回路からの電流の流れを検知し、 周波数が電圧調整器回路からの電流の流れに依存し且つ
振幅が調整された出力電圧に依存する可変周波数クロッ
ク信号を発生させ、 電圧調整器からの電流の流れにおける変化に対して電圧
調整器を補償させるために前記可変周波数クロック信号
の周波数における変化に応答してその値が変化する可変
インピーダンスを発生させる、上記各ステップを有する
ことを特徴とする方法。 - 【請求項２７】 請求項２６において、前記可変インピ
ーダンスを発生させるステップが、電圧調整器に対する
補償を与えるために前記増幅器へ結合されているスイッ
チトキャパシタ回路を使用することを特徴とする方法。 - 【請求項２８】 請求項２６において、前記可変周波数
クロック信号を発生させるステップが、周波数が電圧調
整器からの電流の流れに比例する時間的に変化する電圧
信号を発生させるために制御コンデンサを調整した出力
電圧に依存する第一電圧値及び第二電圧値へ夫々交互に
充電及び放電させ、前記制御コンデンサの充電及び放電
のうちの少なくとも１つが電圧調整器からの電流の流れ
に比例する制御電流を使用することを特徴とする方法。 - 【請求項２９】 請求項２８において、前記制御コンデ
ンサが前記制御電流によって調整された出力電圧に比例
する第一電圧レベルへ充電され且つ調整された出力電圧
に比例し且つ前記第一電圧レベルより低い第二電圧レベ
ルへ前記制御電流によって放電されて前記時間的に変化
する電圧信号を発生させることを特徴とする方法。 - 【請求項３０】 請求項２９において、前記第一電圧レ
ベルが調整された出力電圧に等しいことを特徴とする方
法。 - 【請求項３１】 請求項２８において、前記制御コンデ
ンサが前記制御電流によって第一電圧レベルへ充電され
且つ前記制御電流によって前記第一電圧レベルより低い
第二電圧レベルへ放電されて前記時間的に変化する電圧
信号を発生させることを特徴とする方法。 - 【請求項３２】 請求項３１において、前記第一電圧レ
ベルが調整された出力電圧に等しいことを特徴とする方
法。 - 【請求項３３】 請求項３１において、前記第二電圧レ
ベルが回路接地基準電圧に等しいことを特徴とする方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/889,816 US5852359A (en) | 1995-09-29 | 1997-07-08 | Voltage regulator with load pole stabilization |
| US08/889816 | 1997-07-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1195847A true JPH1195847A (ja) | 1999-04-09 |
Family
ID=25395847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10193358A Pending JPH1195847A (ja) | 1997-07-08 | 1998-07-08 | 負荷ポールを安定化させた電圧調整器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5852359A (ja) |
| EP (1) | EP0890895B1 (ja) |
| JP (1) | JPH1195847A (ja) |
| DE (1) | DE69814250T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100779886B1 (ko) | 2004-04-30 | 2007-11-28 | 엔이씨 일렉트로닉스 가부시키가이샤 | 개선된 전원 제거비 특성 및 협응답 대역을 갖는 전압조정기 |
| KR100879436B1 (ko) | 2005-08-05 | 2009-01-20 | 마이크렐 인코포레이티드 | 전압 조정기, 그 에러 증폭기, 및 그 컨트롤 루프 안정화방법 |
| KR101001528B1 (ko) * | 2003-02-27 | 2010-12-16 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 전력 관리 방법 및 구조 |
| US7973526B2 (en) | 2007-02-27 | 2011-07-05 | Samsung Electronics Co., Ltd. | Reference voltage generator having improved setup voltage characteristics and method of controlling the same |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188211B1 (en) * | 1998-05-13 | 2001-02-13 | Texas Instruments Incorporated | Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response |
| US6094037A (en) * | 1998-06-18 | 2000-07-25 | International Business Machines Corporation | Feedback apparatus including ultra low valve current source |
| KR100289846B1 (ko) | 1998-09-29 | 2001-05-15 | 윤종용 | 저 전력 소비의 전압 제어기 |
| JP3293584B2 (ja) * | 1999-03-02 | 2002-06-17 | 日本電気株式会社 | 基準電圧発生装置および方法 |
| US6486740B1 (en) * | 1999-09-07 | 2002-11-26 | Texas Instruments Incorporated | Method and system for dynamic compensation |
| US6188210B1 (en) * | 2000-01-13 | 2001-02-13 | Ophir Rf, Inc. | Methods and apparatus for soft start and soft turnoff of linear voltage regulators |
| AU2001233095A1 (en) * | 2000-01-27 | 2001-08-07 | Primarion, Inc. | Apparatus for providing regulated power to an integrated circuit |
| US6201375B1 (en) | 2000-04-28 | 2001-03-13 | Burr-Brown Corporation | Overvoltage sensing and correction circuitry and method for low dropout voltage regulator |
| US6188212B1 (en) | 2000-04-28 | 2001-02-13 | Burr-Brown Corporation | Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump |
| US6300839B1 (en) | 2000-08-22 | 2001-10-09 | Xilinx, Inc. | Frequency controlled system for positive voltage regulation |
| US6441765B1 (en) | 2000-08-22 | 2002-08-27 | Marvell International, Ltd. | Analog to digital converter with enhanced differential non-linearity |
| US6417725B1 (en) | 2000-08-28 | 2002-07-09 | Marvell International, Ltd. | High speed reference buffer |
| US6400214B1 (en) | 2000-08-28 | 2002-06-04 | Marvell International, Ltd. | Switched capacitor filter for reference voltages in analog to digital converter |
| US6396334B1 (en) | 2000-08-28 | 2002-05-28 | Marvell International, Ltd. | Charge pump for reference voltages in analog to digital converter |
| US6369554B1 (en) * | 2000-09-01 | 2002-04-09 | Marvell International, Ltd. | Linear regulator which provides stabilized current flow |
| US20030054780A1 (en) * | 2000-09-05 | 2003-03-20 | Hitachi, Ltd. | High frequency power amplifying circuit, and mobile communication apparatus using it |
| US6788035B2 (en) * | 2001-06-12 | 2004-09-07 | Primarion, Inc. | Serial bus control method and apparatus for a microelectronic power regulation system |
| WO2003012568A2 (de) * | 2001-07-27 | 2003-02-13 | Infineon Technologies Ag | Spannungsregler mit frequenzgangkorrektur |
| US6690147B2 (en) * | 2002-05-23 | 2004-02-10 | Texas Instruments Incorporated | LDO voltage regulator having efficient current frequency compensation |
| JP4421909B2 (ja) * | 2004-01-28 | 2010-02-24 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| FR2881537B1 (fr) * | 2005-01-28 | 2007-05-11 | Atmel Corp | Regulateur cmos standard a bas renvoi, psrr eleve, bas bruit avec nouvelle compensation dynamique |
| EP1844381A4 (en) * | 2005-01-28 | 2009-02-25 | Atmel Corp | RAW CHARGER STANDARD CMOS CONTROLLER WITH LOW WASTE VOLTAGE, HIGH PSRR AND NEW DYNAMIC COMPENSATION |
| JP2007014176A (ja) * | 2005-07-04 | 2007-01-18 | Fujitsu Ltd | 多電源供給回路および多電源供給方法 |
| US7932774B2 (en) * | 2006-02-28 | 2011-04-26 | International Business Machines Corporation | Structure for intrinsic RC power distribution for noise filtering of analog supplies |
| US7449942B2 (en) * | 2006-02-28 | 2008-11-11 | International Business Machines Corporation | Intrinsic RC power distribution for noise filtering of analog supplies |
| EP1830238B1 (en) * | 2006-03-03 | 2011-12-14 | Dialog Semiconductor B.V. | Low dropout voltage regulator for slot-based operation |
| DE102007025323A1 (de) * | 2007-05-31 | 2008-12-11 | Infineon Technologies Ag | Verfahren zur Regelung einer Ausgangsspannung und Spannungsregler |
| US7675272B2 (en) * | 2007-08-08 | 2010-03-09 | Texas Instruments Incoporated | Output impedance compensation for linear voltage regulators |
| JP2009146130A (ja) * | 2007-12-13 | 2009-07-02 | Oki Semiconductor Co Ltd | ドロッパ型レギュレータ |
| US8217637B2 (en) * | 2008-01-07 | 2012-07-10 | The Hong Kong University Of Science And Technology | Frequency compensation based on dual signal paths for voltage-mode switching regulators |
| CN101999105A (zh) * | 2008-04-08 | 2011-03-30 | 惠普开发有限公司 | 电压调节器 |
| US7852148B2 (en) * | 2009-03-27 | 2010-12-14 | Semiconductor Components Industries, Llc | Method of forming a sensing circuit and structure therefor |
| CN101582631B (zh) * | 2009-06-24 | 2014-06-25 | 北京中星微电子有限公司 | 一种前馈补偿振荡器 |
| CN102023695A (zh) * | 2009-09-18 | 2011-04-20 | 鸿富锦精密工业（深圳）有限公司 | 南桥芯片供电电路 |
| US9331483B2 (en) * | 2009-12-17 | 2016-05-03 | Battelle Memorial Institute | Thermal energy storage apparatus, controllers and thermal energy storage control methods |
| JP5607985B2 (ja) | 2010-04-19 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | 電源装置および半導体装置 |
| TWI413881B (zh) * | 2010-08-10 | 2013-11-01 | Novatek Microelectronics Corp | 線性穩壓器及其電流感測電路 |
| JP6038516B2 (ja) * | 2011-09-15 | 2016-12-07 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| US8723586B1 (en) * | 2012-11-02 | 2014-05-13 | Atmel Corporation | Charge measurement |
| US9069368B2 (en) * | 2013-04-18 | 2015-06-30 | Linear Technology Corporation | Light load stability circuitry for LDO regulator |
| KR102231317B1 (ko) | 2013-12-16 | 2021-03-24 | 삼성전자주식회사 | 전압 레귤레이터 및 그것을 포함하는 전력 전달 장치 |
| CN105334900B (zh) * | 2015-11-19 | 2016-11-30 | 成都华微电子科技有限公司 | 快速瞬态响应低压差线性稳压器 |
| US10033270B2 (en) | 2016-10-26 | 2018-07-24 | International Business Machines Corporation | Dynamic voltage regulation |
| CN106774575B (zh) * | 2016-12-29 | 2019-05-31 | 北京兆易创新科技股份有限公司 | 一种低压差线性稳压器 |
| CN108092502B (zh) * | 2017-12-27 | 2019-11-22 | 西安电子科技大学 | 双模式宽负载范围降压型开关电容dc-dc转换器 |
| US11467613B2 (en) * | 2020-07-15 | 2022-10-11 | Semiconductor Components Industries, Llc | Adaptable low dropout (LDO) voltage regulator and method therefor |
| RU2755670C1 (ru) * | 2021-02-05 | 2021-09-20 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" | Стабилизатор напряжения питания электронных схем |
| RU2767990C1 (ru) * | 2021-10-06 | 2022-03-22 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Ставропольский государственный аграрный университет» | Стабилизатор напряжения питания электронных схем |
| RU2771355C1 (ru) * | 2021-12-07 | 2022-05-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" | Стабилизатор напряжения питания электронных схем |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3946328A (en) * | 1975-01-27 | 1976-03-23 | Northern Electric Company, Limited | Functionally tunable active filter |
| US4349775A (en) * | 1981-01-02 | 1982-09-14 | Exxon Research & Engineering Co. | Temperature compensated voltage regulator for photovoltaic charging systems |
| US4628247A (en) * | 1985-08-05 | 1986-12-09 | Sgs Semiconductor Corporation | Voltage regulator |
| CA1306006C (en) * | 1988-07-05 | 1992-08-04 | Yoshiaki Sano | Constant voltage source circuit |
| CA2005092A1 (en) * | 1988-12-29 | 1990-06-29 | David A. Fox | Generator voltage regulation with non-linear compensation |
| US4908566A (en) * | 1989-02-22 | 1990-03-13 | Harris Corporation | Voltage regulator having staggered pole-zero compensation network |
| US4912423A (en) * | 1989-02-27 | 1990-03-27 | General Electric Company | Chopper-stabilized operational transconductance amplifier |
| US4954785A (en) * | 1989-04-12 | 1990-09-04 | Sundstrand Corporation | Auto tracking notch filter using switched capacitors to measure harmonic distortion and noise contained in a signal source |
| US4972446A (en) * | 1989-08-14 | 1990-11-20 | Delco Electronics Corporation | Voltage controlled oscillator using dual modulus divider |
| US4970474A (en) * | 1989-08-14 | 1990-11-13 | Delco Electronics Corporation | Analog/digital phase locked loop |
| US5124593A (en) * | 1990-09-26 | 1992-06-23 | National Semiconductor Corporation | Continuous-time filter tuning circuit and method |
| US5168209A (en) * | 1991-06-14 | 1992-12-01 | Texas Instruments Incorporated | AC stabilization using a low frequency zero created by a small internal capacitor, such as in a low drop-out voltage regulator |
| IT1250301B (it) * | 1991-09-09 | 1995-04-07 | Sgs Thomson Microelectronics | Regolatore di tensione a bassa caduta. |
| US5191278A (en) * | 1991-10-23 | 1993-03-02 | International Business Machines Corporation | High bandwidth low dropout linear regulator |
| US5338977A (en) * | 1991-10-29 | 1994-08-16 | Sgs-Thomson Microelectronics, Inc. | Compensated circuit for driving inductive loads with very high bandwidth |
| US5319303A (en) * | 1992-02-12 | 1994-06-07 | Sony/Tektronix Corporation | Current source circuit |
| DE4233826C2 (de) * | 1992-10-08 | 1996-02-01 | Fg Elektronik Gmbh | Spannungsstabilisierungsschaltung mit geringen Verlusten und einstellbarer Strombegrenzungskennlinie |
| US5384554A (en) * | 1993-12-08 | 1995-01-24 | Calcomp Inc. | Voltage controlled oscillator circuit employing integrated circuit component ratios |
| US5629608A (en) * | 1994-12-28 | 1997-05-13 | Intel Corporation | Power regulation system for controlling voltage excursions |
| US5552697A (en) * | 1995-01-20 | 1996-09-03 | Linfinity Microelectronics | Low voltage dropout circuit with compensating capacitance circuitry |
| US5637992A (en) * | 1995-05-31 | 1997-06-10 | Sgs-Thomson Microelectronics, Inc. | Voltage regulator with load pole stabilization |
| US5648718A (en) * | 1995-09-29 | 1997-07-15 | Sgs-Thomson Microelectronics, Inc. | Voltage regulator with load pole stabilization |
-
1997
- 1997-07-08 US US08/889,816 patent/US5852359A/en not_active Expired - Lifetime
-
1998
- 1998-07-07 DE DE69814250T patent/DE69814250T2/de not_active Expired - Lifetime
- 1998-07-07 EP EP98305405A patent/EP0890895B1/en not_active Expired - Lifetime
- 1998-07-08 JP JP10193358A patent/JPH1195847A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001528B1 (ko) * | 2003-02-27 | 2010-12-16 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 전력 관리 방법 및 구조 |
| KR100779886B1 (ko) | 2004-04-30 | 2007-11-28 | 엔이씨 일렉트로닉스 가부시키가이샤 | 개선된 전원 제거비 특성 및 협응답 대역을 갖는 전압조정기 |
| KR100879436B1 (ko) | 2005-08-05 | 2009-01-20 | 마이크렐 인코포레이티드 | 전압 조정기, 그 에러 증폭기, 및 그 컨트롤 루프 안정화방법 |
| US7973526B2 (en) | 2007-02-27 | 2011-07-05 | Samsung Electronics Co., Ltd. | Reference voltage generator having improved setup voltage characteristics and method of controlling the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0890895A3 (en) | 1999-04-14 |
| EP0890895B1 (en) | 2003-05-07 |
| EP0890895A2 (en) | 1999-01-13 |
| DE69814250T2 (de) | 2004-03-25 |
| US5852359A (en) | 1998-12-22 |
| DE69814250D1 (de) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1195847A (ja) | 負荷ポールを安定化させた電圧調整器 | |
| JPH09135531A (ja) | 負荷ポール安定化を有する電圧調整器 | |
| US6765372B2 (en) | Programmable current-sensing circuit providing continuous temperature compensation for DC-DC Converter | |
| US7796365B2 (en) | Method of improved current sensing in DC-DC converters | |
| US7498780B2 (en) | Linear voltage regulating circuit with undershoot minimization and method thereof | |
| US9104216B2 (en) | Mixed mode compensation circuit and method for a power converter | |
| JP4630764B2 (ja) | ハイ側のスイッチにおいて正および負のピークインダクタ電流を損失無くセンスする方法及び装置 | |
| US9960675B2 (en) | Feed-forward control system with current estimator | |
| JPH10283043A (ja) | 負荷ポール安定化電圧調整器回路 | |
| US9059688B2 (en) | High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof | |
| US9252708B1 (en) | Class-AB XTAL circuit | |
| JPH08328671A (ja) | 安定な負荷極を有する電圧調整器 | |
| CN110446992A (zh) | 具有降低的经调节的输出电压尖峰的低压差稳压器 | |
| CN114063692B (zh) | 电压调节器 | |
| US6420861B2 (en) | Switching regulator drive signal circuit responsive to rapid power source changes for stable output voltage | |
| JP3141810B2 (ja) | 発振回路 | |
| US6407618B1 (en) | Method and apparatus for a bias generator with output current dependent on clock frequency | |
| US9887692B2 (en) | Drive circuit | |
| US6650179B2 (en) | Integrated error amplifier | |
| JP4871003B2 (ja) | 発振回路 | |
| JP3247187B2 (ja) | クランプ回路 | |
| JPH0744248A (ja) | 定電圧回路 | |
| KR20040024789A (ko) | 안정된 내부 전압을 발생하는 내부전압 발생기 | |
| JP3123581B2 (ja) | 高速複合反転増幅器 | |
| WO2022106617A1 (en) | Amplitude regulator for crystal oscillator |