JPS5810037B2 - マトリツクスモジユ−ル - Google Patents

Description

【発明の詳細な説明】 本発明は水平導体および垂直導体と夫々称せられる２群
の導体の交差点に配置された電子交差点素子を具え、こ
れら電子交差点素子は前記水平導体に接続された第１主
電極、前記垂直導体に接続させた第２主電極および制御
ゲートを備え、同一の垂直導体に接続された電子交差点
素子の制御ゲートを前記垂直導体に接続されたゲート制
御回路に接続されたマトリックスモジュールに関する。

本発明はさらに、リンク導体により相互に接続された多
数の切換段を含み、さらにこれら切換段の各々は複数個
のマーＪツクスモジュールを具え、こ激宴マドＪツクス
モジュールは夫々水平導体および垂直導体と称せられる
２群の導体の交差点に配置させた電子交差点素子を具え
、これら電子交差点素子には前記水平導体に接続された
第１主電極、前記垂直導体に接続させた第２主電極およ
び制御ゲートを設け、同一垂直導体に接続させた交差点
素子の制御ゲートを前記垂直導体に接続させたゲート制
御回路に接続させるように構成したマトリックスモジュ
ールを設けた多段切換回路網に関する。

電気通信交換機用切換回路網には４層ダイオードまたは
４層トランジスタの如き電子交差点素子を含むものがあ
る。

従来より電子交差点素子および所要の制御回路を一半導
体本体内に集積回路形態として構成する試みがなされて
きた。

特に、１個のマトリックススイッチをその所要の制御回
路と一諸にマトリックスモジュールとして一集積ユニッ
ト（チップ）中に収容させることが試みられている。

本発明は一集積ユニット内で形成して好適なマトリック
スモジュール用の回路の分野に関するものである。

この点に関する問題点は、集積ユニットの端子数を最小
限に押えることである。

集積構造用の交差点素子のサブ−システムについては１
９７４年度発行の“アイ・イー・イー・イー インター
ナショナル ソリッドステートサーキット コンファレ
ンス（ＩＥＥＥ Ｉｎｔｅｒｎａｔｉ−ｏｎａｌ ５ｏ
ｆｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ Ｃｏｎｆｅｒ
ｅｎｃｅ）”第１２０，１２１および２３８頁に開示さ
れている。

このサブ−システムはマトリックススイッチの一重直方
向の父差点素子を含んでいる。

これら交差点素子は４層トランジスタで形成されている
。

このサブ−システムは交差点素子に対する１個の制御入
力端子、１個のテスト出力端子、交差点素子と同数の信
号入線および１個の信号出線を以って構成されている。

これらサブ−システムを複数個組合せて１個のマトリッ
クススイッチを形成する場合には、マトリックススイッ
チ当り、マトリックススイッチ中のサブ−システムと同
数の制御入力端子およびテス・出力端子が設けられるこ
ととなる。

従って、マトリックススイッチ１個当りの端子数は、小
型のすなわち列数が制限されたマトリックススイッチの
場合にも、多くなりすぎるために、集積回路中での実現
が出来ないという欠点がある。

集積回路用マトリックススイッチは１９７４年３月発行
の゛アイ・イー・イー・イー トランザクションズ オ
ン コミュニケーションズ（ＩＥ−ＥＥ Ｔｒａｎｓａ
ｃｔｉｏｎｓ ｏｎ Ｃｏｒｒｍｕｎｉｃａｔｉｏｎｓ
）”第Ｃ−〇Ｍ−２２巻、第３号、第２７９〜２８７頁
に開示されている。

これらに開示されている交差点素子に４層トランジスタ
を以って形成されている。

一つの垂直方向のすなわちある列の交差点素子の制御ゲ
ートを共通ゲート制御回路に接続し、この回路をさらに
垂直導体に接続させている。

このようなマドＪツクススイッチの端子数には制限があ
る。

しかしながら、このようなマトリックススイッチを組込
んでいる切換回路網においては、接続の形成の前、その
形成期間中およびその形成後に、必要なテストプロシー
ジャを行なうことは困難であることはもとより恐らくは
空状態の通路の探索および選択を行なうことも困難であ
る。

本発明マーＪツクスモジュールは、水平導体およよび垂
直導体と夫々称せられる２群の導体の交差点に配置され
た電子交差点素子を具え、これら電子交差点素子は前記
水平導体に接続された第１主電極、前記垂直導体に接続
された第２主電極および制御ゲートを備え、同一の垂直
導体に接続された電子交差点素子の制御ゲートを前記垂
直導体に接続されたゲート制御回路に接続させたマトリ
ックスモジュールにおいて、さらに中央制御ユニットに
アクセス可能な選択信号入力端子と、該選択信号入力端
子から制御信号を導出してゲート制御回路を制御するた
めの第１手段とを具え；さらに、選択信号入力端子にテ
スト制御回路を接続し及び前記水平導体に接続されたテ
スト信号発生器を具えていて前記テスト制御回路によっ
て選択信号に応答して該テスト信号発生器を制御し空状
態にある１つの水平導体に空信号を生じさせ、よっであ
る１つの段のマーＪツクスモジュールの水平導体が他の
段のマトリックスモジュールの垂直導体に対しリンク導
体によって接続されて成る相互接続された多数回路網中
で空状態にあるマーＪツクスモジュールの垂直導体が空
信号を受は取ることができるように構成し；さらに、前
記中央制御ユニットにアクセス可能な検出信号出力端子
を有する共通検出出力回路を具えると共に選択信号入力
端子と垂直導体とに接続され前記選択信号入力端子の選
択信号と少なくとも１個の前記垂直導体の空信号とが存
在するとき前記共通検出出力回路を作動して当該垂直導
体が空状態にあることを表示するための第２手段を具え
；さらに、前記第２手段は前記垂直導体に接続されたテ
スト信号識別器及び前記選択信号入力端子から制御信号
を導出するための第３手段を具え；さらに、前記中央制
御ユニットにアクセス可能なマーキング信号入力端子と
、このマーキング信号入力端子から制御信号を導出して
これにより前記ゲート制御回路を制御するための第４手
段とを具え、さらに各ゲート制御回路は前記第１および
第４手段からの制御信号と垂直導体からの空信号とを組
合わせ前記ゲート制御回路を作動するための信号を形成
する第５手段を具えることを特徴とする。

本発明によれば、ゲート制御回路を選択されたマトリッ
クスモジュールにおいてのみ作動させることが出来、ま
た検出信号出力を検出することによってマーＪツクスモ
ジュールの選択後に中央制御ユニットによってマーＪツ
クスモジュール茶経る接続通路が形成され得るかどうか
を決定することが出来る。

さらこ、本発明によれば、選択信号によってテスト信号
発生器を作動させてテスト信号を水平導体に通過させる
ことが出来る。

多段切換回路網においては、このことはマトリックスモ
ジュールの選択によってリンク導体を経て前段の切換段
のマトリックスモジュールにテスト信号を供給させるこ
とを意味する。

さらに、本発明によればマーキング信号を使用してゲー
ト制御回路を作動させるのであるから接続の成立とは無
関係にテストプロシージャを行なうことができる。

尚、選択信号入力端子、マーキング信号入力端子および
検出信号出力端子を夫々物理的に異なった接続部とし得
るが、各信号に対して異なる電圧およびまたは電流レベ
ルを使用することによって１導体を経て中央制御ユニッ
トとの接続を成立させることが可能となるものである。

図面により本発明の実施例につき説明する。

第１図は切換回路網を示し、夫々複数個のマトリックス
スイッチを含む３個の段Ａ、ＢおよびＣを具えている。

段ＡのマーＪツクススイッチを１００．１０１および１
０２、段Ｂのマトリックススイッチを１０３，１０４お
よび１０５および段Ｃのマトリックススイッチを１０６
，１０７および１０８とする。

段Ａ、ＢおよびＣの相互接続を、段ＡおよびＢ間におい
ては、リンク導体１０９゜１１０等々によって、さらに
段ＢおよびＣ間においては、リンク導体１１１．１１２
等々によって夫々行なう。

段Ａのマトリックススイッチの入線（以下入力端子とい
う）には端末回路１１３，１１４等々を接続すると共に
段Ｃのマトリックススイッチの出線（以下出力端子とい
う）には端末回路１１５゜１１６等々を接続する。

゛入線″および゛出線″の語はマドＪツクススイッチの
２つの群の接続部を区別をするための語であるにすぎな
い。

これらの入線および出線の語は、信号伝達方向または接
続を確立すべき方向に関するものではない。

端末回路１１３，１１４等々は左側端末回路と称し、お
よび端末回路１１５，１１６は右側端末回路と称せられ
る。

第２図の中心部分はマトリックススイッチを示しており
、このスイッチはこれに関連する制御回路を有する。

第２図の左側部分は左側端末回路の基本的な部分を示し
、第２図の右側部分は右側端末回路の基本的部分を示す
。

第２図に示すマトリックススイッチは入力端子２００お
よび２０１および出力端子２０２および２０３を具える
。

入線および出線間の交差点には交差点素子（以下交差点
回路という）２０４゜２０５．２０６および２０７を設
ける。

各交差点回路には第２図の交差点回路２０４に示すよう
にアノ−トロ、カソードにおよび制御ゲートｓを設ける
。

交差点回路のアノードをマトリックススイッチの水平導
体すなわち本例では入力端子に接続し、カソードをマト
リックススイッチの垂直導体すなわち本例では出力端子
に接続する。

交差点回路２０４および２０５の制御ゲートをデー・制
御回路２０８に接続し、交差点回路２０６および２０７
の制御ゲートをゲート制御回路２０９に接続する。

ゲート制御回路２０８を交差点回路のカソードｋに接続
するとともに出力端子２０２に接続し、ゲート制御回路
２０９を出力端子２０３に接続した交差点回路のカソー
ドｋに接続する。

入力端子２００には定電流源２１０を接続し、定電流源
２１１を入力端子２０１に接続する。

また、入力端子２００にはダイオード２１２を接続し、
入力端子２０１にはダイオード２１３を接続し、さらに
ダイオード２１２および２１３にはテスト制御回路２１
４を接続する。

さらに、マトリックススイッチは、ゲート制御回路２０
８および２０９に接続させた共通検出出力回路（以下単
に検出出力回路と称する）２１５、検出信号出力端子２
１６、選択信号入力端子２１７およびマーキング信号入
力端子２１８を具えている。

右側端末回路２１９にはｐｎｐトランジスタ２２０を設
け、そのエミッタが段Ｃのマトリックススイッチの出力
端子に接続しく第１図を参照）、そのコレクタを信号出
力端子２２１に接続しおよびそのベースを接地する。

さらに、コレクタを、抵抗２２２を経て（ハ）の給電点
２３１に接続する。

さらに、エミッタには定電流源２８２およびダイオード
２３３を接続する。

このダイオード２３３にはテスト制御回路２３４を接続
し、これには選択信号入力端子２３５を設ける。

左側端末回路２２３にはトランジスタ２２４を設け、そ
のコレクタを段Ａのマトリックススイッチの入力端子に
接続しく第１図を参照）、そのエミッタを０の給電点２
２５に接続した回路に接続し、そのベースを（イ）の給
電点２２６に接続する。

エミッタ回路は抵抗２２７、フリップフロップ２２９に
よって制御される（電子）スイッチ２２８および信号発
生器２３０を具えている。

この信号発生器は、切換回路網を経る通路を介して、右
側端末回路の信号出力端子に送出すべき信号源である。

マトリックススイッチの出力端子２０２および右側端末
回路２１９間に示す破線は、このマーＪツクススイッチ
が段Ｃ，ＢまたはＡに位置するかどうかに依存して切換
回路網が存在しないこと、１段存在することあるいは２
段存在することを象徴的に表わしている。

左側端末回路２２３およびマ）Ｊツクススイッチの入力
端子２００間においても同様である。

図示のマトリックススイッチについての説明は全てのマ
トリックススイッチに対して適用できるものであること
が明らかである。

第３図ａおよびｂは交差点回路を記号的に示した図とそ
の具体例を示した図である。

この交差点回路の実施例については米国特許第３６８８
０５１号明細書に開示されており、従って、本発明の説
明に必要な事項についてのみ説明をする。

交差点回路はｐｎｐｎトランジスタ３００、制御トラン
ジスタ３０１および電流源３０２を具えている。

トランジスタ３０１のコレクタをｐｎｐｎ）ランジスク
のアノード側に存在しかつｐｎｐｎトランジスタをトリ
ガさせるゲートとして作用するｎ−領域に接続する。

交差点回路が非導通でマークされていない状態では、制
御ゲートｓには、対応するグー１制御回路（第２図のゲ
ート制御回路２０８，２０９）から、ＧＩＰ（ゲート無
効電位）と称する正電圧が供給される。

このＧＩＰは切換回路網に発生する任意の電圧よりもさ
らに正の電位であり、このような条件の下では、ｐｎｐ
ｎトランジスタがしゃ断される。

制御トランジスタ３０１は飽和してｐｎｐｎトランジス
タ３００に対して低インピーダンスとなる。

制御トランジスタ３０１のコレクタ電流はｐｎｐｎトラ
ンジスタ３００のデーへ漏洩電流と等しい。

交差点回路をトリガさせるために、ＬＭＰ（Ｊンクマー
キング電位）と称する正電位をアノードａに印加する。

この正電位はＧＩＰよりも正のわずかに低い電位である
。

ＧＭＰと称せられＬＭＰよりも正のわずかに低い電位で
ある正電圧を制御ゲートｓに印加する。

その結果、マークされた交差点回路の、最初は負であっ
たアノードａおよび制御フート３間の電圧が反転して正
となる。

従つつて、ｐｎｐｎトランジスタのゲート電流の方向が
反転し保持電流を零に減少させるような値となり、その
結果、ｐｎｐｎ）ランジスタがアノードおよびカソード
間の短絡回路を実質的に形成することになる。

この条件において、十分強い電流がアノードおよびカソ
ード間を確実に流れることができるとすれば、制御ゲー
トｓの電圧をＧＩＰに減少させかつ交差点回路を経て延
在する伝送路をＬＣＰ（リンク接続電位）と称せられし
かもＧＭＰよりの正のわずかに低い電位である正電圧に
、維持する場合にも、ｐｎｐｎトランジスタが導通状態
を維持する。

第４図は上述した電圧およびこれら電圧が位置する領域
間の相互関係を示す線図である。

この図にはさらに２個の負電圧、すなわち、ＬＩＰ（Ｊ
ンク無効電位）およびＬＴＰ（Ｊンクテスト電位）が示
されており、これら電圧について後述する。

第４図において、正電圧の値の関係を図中＋符号の個数
を以って示し、この＋符号の個数が多ければ電圧もそれ
に応じて犬である。

負電圧については一符号を以って示す。

第２図に示すように、各マトリックススイッチには選択
信号入力端子２１７を設ける。

このマトリックススイッチを選択信号入力端子を用いて
選択することができる。

選択信号入力端子を第１図において概略的に示す。

先ず、切換回路網を経る伝送路のルートが知れているた
めにどのマトリックススイッチを経て伝送路が延長され
るかがわかるとする。

例えばマトリックススイッチ１００，１０４および１０
６を経て端末回路１１３および１１５間に延在する伝送
路を考えよう。

次に第２図を参照して伝送路の形成につき詳述しよう。

第２図において端末回路２２３は端末回路１１３を示し
、端末回路２１９は端末回路１１５を示しおよびマトリ
ックススイッチはマドＪックススイッチ１００，１０４
および１０６を順次表わすものとする。

端末回路２２３のスイッチ２２８をフリップフロップ２
２９によって適当に制御して閉成させ、よってトランジ
スタ２２４を飽和させおよびそのベースには給電点２２
６の電位を供給させる。

従って、マトリックススイッチ１００の入力端子２００
には電位ＬＭＰが供給される。

トランジスタ２２４のコレクク電流の連続性を電流源２
１０によって維持する。

この条件の下ではダイオード２１２はブロックされる。

マトリックススイッチ１００，１０４および１０６の選
択信号入力端子２１７および端末回路１１５の選択信号
入力端子２３５にはマドＪックススイッチ中の種々の回
路および端末回路を作動させる選択信号が夫々供給され
る。

先ず第一に、テスト制御回路２１４，２３４をしてダイ
オードに供給されるクランプ電位ＬＩＰ＋■Ｊ（■Ｊは
接合電圧）をＬＴＰ＋Ｖｊに減少させる（第４図参照）
。

次に、ゲート制御回路２０８および２０９はテスト制御
回路２１４に接続されており、これらゲート制御回路を
これらがマトリックススイッチの対応出力端子の電位Ｌ
ＴＰに対して感応するように設定する。

次に、電流源２１０，２１１およびダイオード２１２．
２１３およびテスト制御回路２１４の動作につき説明す
る。

電流源２１０およびダイオード２１２は相俟ってテスト
信号発生器２１（−２１２を構成し、テスト信号発生器
２１１−２１３を同様に電流源２１１およびダイオード
２１３を以って形成する。

これらテスト信号発生器をテスト制御回路２１４で行な
う。

テスト制御回路２１４がダイオード２１２および２１３
に電位ＬＩＰ＋Ｖｊを印加する場合には、入力端子２０
０および２０１はＬＩＰ以下の電位を有し得ない。

この場合完全にまたは部分的に形成された伝送路の一部
分を形成していない入力端子従って自由な（空）入力端
子は電位ＬＩＰとなる。

使用中のリンク導体の電位はＬＣＰまたはＬＭＰである
。

電流源２１０及び２１１は入力端子２００及び２１０の
電圧を決定するために重要な役割を果す。

これら電流源はこれらに印加される特定の電圧にかかわ
らず特定の電流を流す。

テスト制御回路２１４からダイオード２１２及び２１３
に電圧−３Ｖｊが印加されるとしかつ入力端子２００が
空状態にあるとする。

この場合には電流源２１０によってダイオード２１２を
経て電流が流れるがその理由は他に電流が流れる通路が
無いからである。

従って、入力端子の電圧は一３Ｖｊ−Ｖｊ−−４Ｖｊと
なる。

他方、入力端子２００が占有状態にある場合には、電流
源２１０の電流は２２４で示すようなトランジスタによ
って供給され、入力端子２００の電圧は給電点２２６（
ＬＣＰ）の電圧に等しい。

従って、テスト制御回路２１４を制御してダイオード２
１２，２１３に電圧−３Ｖｊを印加するようにすると、
入力端子２００，２０１はこれらが空状態にあると電圧
ＬＴＰとなり或いはこれらが占有状態にあると電圧ＬＣ
Ｐとなる。

入力端子が空状態であることを表示−るこの電位は前記
テスト信号発生器２１０−２１２，２１１−２１３の出
力信号の一つであるいわゆる゛空信号″を構成する。

例えば、入力端子２００が使用されておりテスト制御回
路２１４がダイオード２１２に電位ＬＴＰ＋Ｖｊを供給
する場合には、ダイオード２１２は（所定の極性で）ブ
ロックされた状態に維持される。

その理由は、入力端子２００の電位がＬＣＰまたはＬＭ
Ｐでありかつこの電位がＬＴＰよりも正であるからであ
る。

従って、テスト制御回路での電位の切換はいずれの使用
中の入力端子にも影響を及ぼさない。

入力端子２００が使用中であると、電流源２１０は入力
端子２００を含む伝送路の電流に影響を与える。

しかしながら、この影響は一定しており、かつテスト制
御回路２１４からは影響を受けないので妨害の原因とは
ならない。

前段の選択されたマトリックススイッチのゲート制御回
路は電位ＬＴＰに対して感応する状態にある。

マトリックススイッチ１０６をマトリックススイッチ１
０４に接続するリンク導体およびマトリックススイッチ
１０４をマトリックススイッチ１００に接続するリンク
導体が空であるとするので、これらリンク導体は電位Ｌ
ＴＰとなる。

さらに、端末回路１１５に接続させたマトリックススイ
ッチ１０６の出力端子には、この端末回路から電位ＬＴ
Ｐが供給される。

切換回路網においては、電位ＬＴＰをリンク導体および
所望の伝送路の出力端子において調整し、および電位Ｌ
ＭＰを伝送路の入力端子において調整する。

各選択されたマトリックススイッチ１００゜１０４およ
び１０６において、ゲート制御回路２０８および２０９
を電位ＬＴＰに対して感応するようにし、これらゲート
制御回路の１個によりマトリックススイッチの出力端子
の電位ＬＴＰを実際に検出するようにする。

この出力端子を第２図に示すマトリックススイッチの出
力端子２０２とする。

マトリックススイッチ１００の出力端子２０２の電位Ｌ
ＴＰをゲート制御回路２０８で検出する。

尚、このマトリックススイッチの動作について最初に考
えるとする。

次いでマーキング信号を、ゲート制御回路２０８および
２０９に接続したマーキング信号入力端子２１８に供給
する。

出力端子２０２の電位ＬＴＰ、入力端子２１７の選択信
号および入力端子２１８のマーキング信号に応答して、
ゲート制御回路２０８は交差点回路２０２および２０５
の制御ゲートｓの電位を電位ＧＩＰからＧＭＰへ減少さ
せる。

入力端子２００は電位ＬＭＰを有しており、その結果、
交差点回路２０４がトリガされて導通状態に切替わる。

その結果、出力端子２０２の電位がＬＴＰからＬＭＰに
上昇する。

ゲート制御回路２０８は、交差点回路２０４および２０
５の制御ゲートの電位をＧＩＰに調整することによって
、前記電圧の上昇に応動する。

次段の選択されたマトリックススイッチすなわちこの場
合にはマトリックススイッチ１０４の電流源２１０，２
１１によって、交差点回路２０４を経る電流を確実に維
持させることができる。

この電流の値は、制御ゲートｓの電位がＧＩＰに戻った
後にも、この交差点回路２０４が導通状態を維持するよ
うな値である。

マ・リツクススイッチ１００の出力端子２０２から、電
位ＬＭＰを、リンク導体１１０を経て次段のマトリック
ススイッチ１０４の入力端子に転送させる。

このマトリックススイッチにおいては、マーキング信号
がマトリックススイッチ１０４のマーキング信号入力端
子２１８に供給された後はマトリックススイッチ１００
についての上述した動作が繰返される。

次いで、マーキング信号がマーキング信号入力端子２１
８に供給された後にこのプロシージャがマトリックスス
イッチ１０６で繰返し行なわれる。

段ＣのマーＪツクススイッチの交差点回路が導通すると
、伝送路の電位がＬＭＰからＬＣＰに減少する。

それは右側端末回路２１９の１ランジスタ２２０が導通
を開始するからである。

伝送路の電位がＬＣＰに減少することにより、この伝送
路から他のリンク導体への分岐が生ずることができない
。

さらに、使用リンク導体はＬＴＰとなり得ないので、か
かる使用リンク導体への追加は排除される。

所定の段のマトリックススイッチのマーキング信号入力
端子２１８を並列接続することができる。

これはゲート制御回路を選択信号をマーＪツクススイッ
チに供給する場合のみ、作動させることができるからで
ある。

マーキング信号人力により伝送路を段階的に形成するこ
とができる。

すなわち、先ず段Ａにおいて、次いで段Ｂの制御瞬時に
おいておよび次いで段Ｃにおいて伝送路を形成する。

しかし、マーキング信号の機能を選択信号の機能と結合
させることができる。

その場合には、選択信号を選択させたマトリックススイ
ッチおよび右側端末回路に供給しおよび左側端末回路の
スイッチ２２８を閉成させた後に、伝送路を全段におい
てほぼ同時に切換える。

しかしながら伝送路の形成を監視したい場合および切換
回路網が空接続通路の探索に関連した機能を行なう必要
がある場合には、段当りの全マトリックススイッチに対
して共通とし得る個別のマーキング信号入力を使用する
ことにより利益を奏することができる。

第２図に示すマ・リツクススイッチは、リンク導体が空
または使用中であるかに関するテストを行なう装置を有
している。

このテスト装置は中央制御ユニットと共同して空伝送路
を探索し、接続の形成をテストしかつトラヒックの監視
を行なうことに使用することができる。

マトリックススイッチを選定すると、ゲート制御回路２
０８および２０９はストリツクススイッチの関連する出
力端子の電位ＬＴＰを検出し、検出出力回路２１５を経
て、検出信号出力端子２１６に検出信号を供給する。

所定の段のマトリックススイッチの検出信号出力端子を
並列接続することができる。

その理由は、マトリックススイッチはこれが選択された
ときのみ検出信号を供給することができるからである。

共通検出信号出力端子に現われる検出信号を選択された
マトリックススイッチに直接関係付けることができる。

マーＪツクススイッチの出力端子に接続されたリンク導
体のテストを次のようにして行なう。

関連するマトリックススイッチを選択しおよび次段のマ
トリックススイッチを次々に順次選択する。

その結果、空リンク導体に順次に接続される第１マトリ
ツクススイツチの出力端子は電位ＬＴＰとなる。

次段のどの選択されたマトリックススイッチにおいて、
関連する段の検出信号出力端子が検出信号を供給するか
を知る場合、この段の選択されたマーＪツクススイッチ
の突出力端子を決定することができる。

マトリックススイッチの入力端子に接続されたリンク導
体のテストは次のようにして行なう。

マトリックススイッチを選択し、次いで前段のマトリッ
クススイッチを次々と選択する。

これがこの段のどの選択されたマトリックススイッチで
この段の検出信号出力端子が検出信号を供給するかを知
る場合、関連する段の選択されたマーＪツクススイッチ
の空入先端子を決定することができる。

上述した動作は第２図および第１図を基礎として容易に
変更することができるがこれについては説明を省略する
。

次に、空伝送路を探索する簡単な方法を説明する。

伝送路の右側端末回路を選択し次いで段Ｃのマトリック
ススイッチを順次選択する。

どのマトリックススイッチが検出信号を供給するかを知
り、次いでこれらマトリックススイッチを同時に選択す
る。

（右側端末回路を段Ｃの複数個のマトリックススイッチ
に接続することができる）。

段Ｂにおいても同じことを行ない、次いで段Ａにおいて
も行なう。

この場合、既に選択された段Ｃのマトリックスモジュー
ルは、段Ｂでの探索の際に依然として選択された状態に
あるので、この段Ｂにおいては段Ｃにおける選択されて
いるマトリックスモジュールから空信号を受信するよう
なマトリックスを探索する。

段Ｂのマトリックスモジュールが選択されると、この選
択されたマトリックスモジュールから空リンク導体を経
て段Ａへと空信号が伝送され、従って、空信号が右側端
末回路から左側端末回路へと取り得る全ての空伝送路を
経て伝送されるすなわち空信号の「分岐」が行なわれる
。

従って、右側端末回路によって切換回路網に供給される
電位ＬＴＰは、切換回路網を経て左側端末回路に分岐さ
れそこで検出し得る。

この場合電位ＬＴＰが所定の左側端末回路において発生
するかどうかを検出するか或いは電位ＬＴＰが発生する
左側端末回路を検出することができる。

この探索の結果、段Ａの複数個のマトリックスモジュー
ル、段Ｂの複数個のマトリックスモジュールおよび段Ｃ
の複数個のマーＪツクスモジュールが選択される。

この場合１つの空伝送路のみを得るためには各段におい
て唯１個のマトリックスモジュールを選択する必要があ
る。

従って、例えば段Ａから開始して全ての選択信号を切り
、次いでマトリックスモジュールを１個ずつ選択してい
って左側端末回路において再度信号が検出されるマドＪ
ツクスモジュールまでこの選択を行なう。

そしてこの後者のマトリックスモジュールを選択された
状態に維持し、次いでこの段Ａに対して行なったと同様
な選択を段Ｂについて行ない、然る後段Ｃにおいても同
様な選択を行なう。

第５図は交差点回路の他の変形例およびこの交差点回路
の構成を示す線図である。

第５ａ図と第３ａ図との相違は基準電圧入力端子ｒが設
けられている点である。

第５図に示す交差点回路はｐｎｐｎトランジスタ５００
に追加して２個の縦続接続したトランジスタ５０１およ
び５０２を有している。

トランジスタ５０２のエミッタを、抵抗５０３を経て供
給点５０４（イ）に接続する。

制御ゲートｓをトランジスタ５０１のベースに接続し、
基準電圧入力端子ｒをトランジスタ５０２のベースに接
続する。

この後者のトランジスタはトランジスタ５０１に対して
定電粒源として作動する。

第６図は第５図の交差点回路を含むマドＪックススイッ
チの構成を示す線図であって、第２図の構成成分と同一
の成分には同一符号を附して示す。

本実施例においては、交差点回路２０４および２０５の
基準電圧入力端子ｒをゲート制御回路２０８に接続し、
交差点回路２０６および２０７の基準電圧入力端子をゲ
ート制御回路２０９に接続する。

第５図の交差点回路の動作は第３図の回路の動作と異な
らない。

第５図の実施例は集積回路化および伝送特性の関点から
優れている。

第６図はテスト制御回路２１４およびゲート制御回路２
０８および２０９間の第２接続部を示す線図である。

この追加の接続部は実際に回路を形成する場合にゲート
制御回路に所定の基準電圧を供給するために存在するも
のである。

第７ａ図は第６図の下側部分の回路およびその相互接続
を示す図である。

また第７ｂ図は第７ａ図からゲート制御回路２０９を省
略した回路を示すものである。

ゲート制御回路２０９および他の任意のゲート制御回路
への接続部を第７図において多数の符号で示す。

第８ａ図はテスト制御回路２１４を記号的に示した図お
よび第８ｂ図はその実施例を示す。

ここで入力端子１〜４は第７ｂ図に示すテスト制御回路
２１４の接続部に１〜４にそれぞれ対応する。

入力端子４で受信する選択信号をエミッタホロワＴ１を
経て差動増幅器Ｔ２−Ｔ３に供給する。

トランジスタＴ２およびＴ３のコレクタ電圧をトランジ
スタＴ６によって＋Ｖｊ（−妾合電圧）に制限しまたは
トランジスタＴＩおよびＴ８によって一２Ｖｊに制限す
る。

出力端子１および２の信号のレベルはＯＶ（”１”）ま
たは−３Ｖｊ（”Ｏ”）である。

出力端子２は入力端子４に選択信号が存在すると°１″
となり、よって出力端子１は０”となる。

ダイオード２１０および２１１（第６図）に入力端子１
から供給される電位は０■または一３Ｖｊとなるので、
ＬＩＰ−−ＶｊおよびＬＴＰ−−４Ｖｊとなる。

第８図のトランジスタＴ１１．Ｔ１３およびＴ１４は定
電流源として作動し、トランジスタＴ１２はこれら定電
流源に対する基準電圧源として作動する。

トランジスタＴ４は電流源として作動し、その基準電圧
源はトランジスタＴ５である。

トランジスタＴ９およびＴ１０は出力段として作動する
。

■、６Ｖの基準電圧は分圧器から導出して出力端子３に
供給する。

尚、この第８ｂ図に示す入力端子４と出力端子２との間
の回路は第３手段を形成する。

第９ａ図はゲート制御回路２０８および共通検出出力回
路２１５（入力端子１〜８は第７ｂ図の接続部１〜８に
対応）を記号的に示した図で、第９ｂ図はその実施例を
示す。

この共通検出出力回路２１５を抵抗ＲＯおよびトランジ
スタＴＯを以って構成する。

１．６■の基準電圧を入力端子４に供給する。

第９ｂ図の回路動作の説明を行なう。

１）入力端子１が０”（−３Ｖｊである場合かまたは入
力端子１が１”（ＯＶ）であって入力端子６が第４図に
示すような電位ＬＴＰ（−４■Ｊ）（第４図）でないさ
きは、テスト信号識別器を構成するトランジスタＴ１は
非導通となり、出力端子２には検出信号が現われない。

接続点ＣはトランジスタＴ９によって１２Ｖ−Ｖｊにク
ランプされ、出力端子７の電位はトランジスタＴ７を経
てＧＩＰ＝１２Ｖ−２Ｖｊとなる。

尚、このテスト信号識別器と第３手段を構成する。

２）入力端子１を１”（ＯＶ）としおよびマーキング信
号用入力端子３をｏ”（ｏｖ）とし、しかも入力端子６
の電位をＬＴＰとすると、電流がトランジスタＴ１、抵
抗ＲＯおよびトランジスタＴＯを経て検出信号出力端子
２に流れる。

また、電流はトランジスタＴ１、抵抗Ｒ１、トランジス
タＴ２およびトランジスタＴ３を経て流れ、よって出力
端子７はＧＩＰの電位となる。

この第９ｂ図に示すトランジスタＴ２はデー４制御回路
を制御する第１手段を構成する。

３）入力端子１が”１”（ＯＶ）となりおよび入力端子
３が”１”（＞３．ＩＶ）となり、および入力端子６が
ＬＴＰ（−４Ｖｊ）の電位となると、電流はトランジス
タＴ１、抵抗ＲＯおよびトランジスタＴＯを経てセンス
信号出力端子２へ流れる。

さらに、電流はトランジスタＴ１、抵抗Ｒ１、トランジ
スタＴ２および第４手段を構成するトランジスタＴ４を
経て流れる。

この電流は電流源として作動するトランジスタＴ１０の
コレクク電流を支配する。

その結果、接続点Ｃの電位は５Ｖ十Ｖｊにクランプされ
る。

この電位はトランジスタＴ８およびＴ６で決まる。

よって、出力端子７には２つの取り得る可能性がある。

尚、この第９ｂ図に示すトランジスタＴＩ、Ｔ２及びＴ
４は第５手段を構成する。

ａ）出力端子７に接続した交差点のいずれのアノードに
も電位ＬＭＰを受信しない。

よって、出力端子７はトランジスタＴ８およびＴ６で決
まる電位ＧＭＰ＝５Ｖ＋Ｖｊとなる。

ｂ）電位ＬＭＰは出力端子７に接続した交差点回路の１
つのアノードに現われる。

よって、この交差点回路は附勢されて電流が出力端子７
に流れる。

出力端子７を経て流れる電流をトランジスタＴ５で制限
し、出力端子７には交差点回路を経て電位ＬＭＰ−２Ｖ
ｊが供給される。

交差点回路は導通し、入力端子６には電位ＬＭＰが供給
され、その結果、トランジスタＴ１は検出信号出力端子
２を経て流れる電流を阻止する。

また、トランジスタＴ２およびＴ４が無通電状態となり
、その結果出力端子７が電位ＧＩＰに戻る。

出力端子８はトランジスタＴ１１を経て電位１２■−Ｖ
ｊとなる。

このトランジスタは交差点回路および電流源として作動
するトランジスタＴ１０に対して基準電圧源として作動
する。

【図面の簡単な説明】

第１図は本発明マトリックスモジュールを説明するため
の多段切換回路網を示すブロック図、第２図は本発明マ
トリックスモジュールを２つの端末回路間に接続した例
を示す線図、第３ａ図は交差点回路を示すブロック線図
、第３ｂ図はこの交差点回路の具体例を示す線図、第４
図は電圧関係を示す説明図、第５ａ図は交差点回路の他
の例を示すブロック線図、第５ｂ図はその交差点回路の
具体例を示す線図、第６図は第５図の交差点回路を含む
本発明マドＪツクスモジュールを示す線図、第７ａ図は
第６図の下側部分を示す線図、第７ｂ図は同じ部分をさ
らに簡単にした例を示す線図、第８ａ図は第７ｂ図のテ
スト制御回路を示すブロック線図、第８ｂ図はその電子
回路図、第９ａ図は第７ｂ図のゲート制御回路および検
出出力回路を示すブロック線図、第９ｂ図はこれらの電
子回路図である。 １００〜１０８・・・・・・マトリックススイッチ、１
０９．１１０・・・・・・リンク導体、１１３〜１１６
・・・・・・端末回路、２００，２０１・・・・・・入
線、２０２゜２０３・・・・・・出線、２０４〜２０７
・・・・・・交差点素子（または交差点回路）、２０８
，２０９・・・・・・ゲート制御回路、２１０，２１１
，２３２・・・・・・定電流源、２１２，２１３，２３
３・・・・・・ダイオード、２１４．２３４・・・・・
・テスト制御回路、２１５・・・・・・共通検出出力回
路、２１６・・・・・・検出信号出力端子、２１７．２
３５・・・・・・選択信号入力端子、２１８・・・・・
・マーキング信号入力端子、２１９，２２３・・・・・
・端末回路、２２０，２２４，３００，３０１・・・・
・・トランジスタ、２２１・・・・・・信号出力端子、
２２２゜２２７・・・・・・抵抗、２３１・・・・・・
（１）の供給点、２２５゜２２６・・・・・・（１）の
供給点、２２９・・・・・・フリップフロップ、２２８
・・・・・・（電子）スイッチ、２３０・・・・・・信
号発生器、３０２・・・・・・電流源。

Claims (1)

【特許請求の範囲】
1. １ 水平導体および垂直導体と夫々称せられる２群の導
   体の交差点に配置された電子交差点素子を具え、これら
   電子交差点素子は前記水平導体に接続された第１主電極
   、前記垂直導体に接続された第２主電極および制御ゲー
   トを備え、同一の垂直導体に接続された電子交差点素子
   の制御ゲートを前記垂直導体に接続されたゲート制御回
   路に接続させたマトリックスモジュールにおいて、さら
   に中央制御ユニットにアクセス可能な選択信号入力端子
   と、該選択信号入力端子から制御信号を導出してゲート
   制御回路を制御するたゆの第１手段とを備え：さらに、
   選択信号入力端子にテスト制御回路を接続し及び前記水
   平導体に接続されたテスト信号発生器を具えていて前記
   テスト制御回路によって選択信号に応答して該テスト信
   号発生器を制御し空状態にある１つの水平導体に空信号
   を生じさせ、よっである１つの段のマトリックスモジュ
   ールの水平導体が他の段のマ・リックスモジュールの垂
   直導体に対しリンク導体によって接続されて成る相互接
   続された多段回路網中で空状態にあるマドＪツクスモジ
   ュールの垂直導体が空信号を受は取ることができるよう
   に構成し；さらに、前記中央制御ユニットにアクセス可
   能な検出信号出力端子を有する共通検出出力回路を具え
   ると共に選択信号入力端子と垂直導体とに接続され前記
   選択信号入力端子の選択信号と少なくとも１個の前記垂
   直導体の空信号とが存在するとき前記共通検出出力回路
   を作動して当該垂直導体が空状態にあることを表示する
   ための第２手段を具え；さらに、前記第２手段は前記垂
   直導体に接続されたテスト信号識別器及び前記選択信号
   入力端子から制御信号を導出するための第３手段を具え
   ；さらに、前記中央制御ユニットにアクセス可能なマー
   キング信号入力端子と、このマーキング信号入力端子か
   ら制御信号を導出してこれにより前記ゲート制御回路を
   制御するための第４手段とを具え、さらに各ゲート制御
   回路は前記第１および第４手段からの制御信号と垂直導
   体からの空信号とを組合せ前記ゲート制御回路を作動す
   るための信号を形成する第５手段を具えることを特徴と
   するマトリックスモジュール。