JPS58100559A - デ−タ受信装置の障害検出方式 - Google Patents
デ−タ受信装置の障害検出方式Info
- Publication number
- JPS58100559A JPS58100559A JP56198374A JP19837481A JPS58100559A JP S58100559 A JPS58100559 A JP S58100559A JP 56198374 A JP56198374 A JP 56198374A JP 19837481 A JP19837481 A JP 19837481A JP S58100559 A JPS58100559 A JP S58100559A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- transmitted
- signal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（υ 発明の技術分野
本発明は、データ受信装置の障害検出方式に関し０％に
データを時分割的に受信するデータ受信装置の障害検出
方式に関する０ （２１技術の背景 一般に、データ回線制御装置等において中央処理装置等
の送信側から回線制ｔｉｌ１ｇ装置等の受ｇｉ側にデー
タを送信する場合に、送信されるデータ中にはデータを
受信すべき装置をアクセスする九めの制御データが含１
れている。この場合、受信装置狗に障害【生じていると
、データ【伝送すべき装置以外の装置に誤ってデータが
伝送されるンそれがある。従って、ａ記のような送受信
装置に訃いては、データを他装置に転送する前に受（Ｎ
装置側における障害の１ｒ無を検出し、障吾が検出され
九場合゛には、他装置のアクセスｔ−禁止する必要があ
る。
データを時分割的に受信するデータ受信装置の障害検出
方式に関する０ （２１技術の背景 一般に、データ回線制御装置等において中央処理装置等
の送信側から回線制ｔｉｌ１ｇ装置等の受ｇｉ側にデー
タを送信する場合に、送信されるデータ中にはデータを
受信すべき装置をアクセスする九めの制御データが含１
れている。この場合、受信装置狗に障害【生じていると
、データ【伝送すべき装置以外の装置に誤ってデータが
伝送されるンそれがある。従って、ａ記のような送受信
装置に訃いては、データを他装置に転送する前に受（Ｎ
装置側における障害の１ｒ無を検出し、障吾が検出され
九場合゛には、他装置のアクセスｔ−禁止する必要があ
る。
（３）従来技術と間組点
従来形のデータ受ｇＩ装激の障害検出方式の一例が第１
図に示される。第１図の回路図において。
図に示される。第１図の回路図において。
Ｉｒｉ送信装置であり、２蝶受信装置である・送信＊ｆ
ｉｌｌと受ｍａｗの間には、同期傷号線５ＹＮＣ，Ｌお
よびデータ送出［ｉ！ＤＡＴＡ、１〜ＤＡＴＡ、 ３２
がｉｌ！統されている。送ｇ１輌ｔｌにおいては、デー
タ形成回路１１からのデータ信号が送信回路１２を介し
て受（１１ｍに伝送される。受（Ｉ彌ｔ２においては。
ｉｌｌと受ｍａｗの間には、同期傷号線５ＹＮＣ，Ｌお
よびデータ送出［ｉ！ＤＡＴＡ、１〜ＤＡＴＡ、 ３２
がｉｌ！統されている。送ｇ１輌ｔｌにおいては、デー
タ形成回路１１からのデータ信号が送信回路１２を介し
て受（１１ｍに伝送される。受（Ｉ彌ｔ２においては。
送信側から伝送された信号に、受信回路２１に入力され
る。
る。
第１図の送受（１１ｉＩ置に訃いては、送信側からのデ
ータは、３２ビツトのデータ送出線を介してｌ度に伝送
され、伝送データに付与して同期信号線により伝送され
る同期クロック信号により、受信装置２のレジスタ回路
２２に読込まれる０３２ビツトのデータ送出線のうち、
上位の１６ビツトは伝送データの内容でＴｏり、下位の
１６ビツトは。
ータは、３２ビツトのデータ送出線を介してｌ度に伝送
され、伝送データに付与して同期信号線により伝送され
る同期クロック信号により、受信装置２のレジスタ回路
２２に読込まれる０３２ビツトのデータ送出線のうち、
上位の１６ビツトは伝送データの内容でＴｏり、下位の
１６ビツトは。
ゲータが伝送されるべき装置全アクセスするための制御
データでるる。従って、上位１６ビツトのデータは、デ
ータ分配回Ｍ２３に入力され、下位の１６ビツトは遅延
回路２４ｔ−介してデコーダ回ｌｌ１８２５に入力され
る。デコーダ回路２５においては、伝送された制御デー
タが解析されアクセスされる装置を選択する信号が出力
される。
データでるる。従って、上位１６ビツトのデータは、デ
ータ分配回Ｍ２３に入力され、下位の１６ビツトは遅延
回路２４ｔ−介してデコーダ回ｌｌ１８２５に入力され
る。デコーダ回路２５においては、伝送された制御デー
タが解析されアクセスされる装置を選択する信号が出力
される。
Ｉ＠１図の受匍装筐２に２いて障害が発生している場合
を考える。送信データが伝送されると３２ビツトの送ｔ
Ｂ縁のデータは、同期クロック備考によりレジスタ回路
２２に読込まれる。ところが。
を考える。送信データが伝送されると３２ビツトの送ｔ
Ｂ縁のデータは、同期クロック備考によりレジスタ回路
２２に読込まれる。ところが。
制御データはｌ！延回路２４を介してデコーダ２５に豪
続されているため、同期クロックが入力された時点では
、デコーダ２５に入力されているデータはいずれの装置
をも選択していない状態の１鷹であり、従ってデコーダ
２５の出力線のいずれもオフ状總にめるはずでるる。デ
コーダ２５のすべての出力？ＩＭは、ノアゲート回路２
６に入力され、ノアゲート回路２６の出力はレジスタ回
路２７に入力畜れる。レジスタ回路２７は同期クロック
信号により入力を読込んでいるので、正常時においては
、データ「１」がレジスタ回路２７から出力される。と
ころが、受信装置２が障害を生じている場合には、いず
れの装置も選択されていない状態においても、デコーダ
回路２５の出力線のいずれかがオンとなっていることが
あり、この友め、レジスタ回路２７にはデータ「０」が
読込遺れる。従って、アンドゲート回路２８においては
、装置をアクセスする信号の出力が禁止される。
続されているため、同期クロックが入力された時点では
、デコーダ２５に入力されているデータはいずれの装置
をも選択していない状態の１鷹であり、従ってデコーダ
２５の出力線のいずれもオフ状總にめるはずでるる。デ
コーダ２５のすべての出力？ＩＭは、ノアゲート回路２
６に入力され、ノアゲート回路２６の出力はレジスタ回
路２７に入力畜れる。レジスタ回路２７は同期クロック
信号により入力を読込んでいるので、正常時においては
、データ「１」がレジスタ回路２７から出力される。と
ころが、受信装置２が障害を生じている場合には、いず
れの装置も選択されていない状態においても、デコーダ
回路２５の出力線のいずれかがオンとなっていることが
あり、この友め、レジスタ回路２７にはデータ「０」が
読込遺れる。従って、アンドゲート回路２８においては
、装置をアクセスする信号の出力が禁止される。
このようにして、＄２図の装置に訃いては、受ｇｓ装置
にｊ？ける障害の検出が、ｒＩＩＪ期クロッり傷号によ
ｐデータの受信と同時に行われ、障害の発生が検出され
た場合には受Ｏ１１＃に２ける装置のアクセスが禁止さ
れる。ところで前述の障害検出方式においては、データ
受信と障害検出が同時に行わレルノで、受信装ｆ１１１
１Ｉの無効動作を防止する九めに受信データを遅延させ
る必要がある。
にｊ？ける障害の検出が、ｒＩＩＪ期クロッり傷号によ
ｐデータの受信と同時に行われ、障害の発生が検出され
た場合には受Ｏ１１＃に２ける装置のアクセスが禁止さ
れる。ところで前述の障害検出方式においては、データ
受信と障害検出が同時に行わレルノで、受信装ｆ１１１
１Ｉの無効動作を防止する九めに受信データを遅延させ
る必要がある。
鷹た。最近、データを制御データと内容データとに分け
て時分割にて送出する伝送方式が一般に用いられるよう
になってきて！？り、この場合に前記の障害検出方式を
適用すると装置のアクセスがそれだけ遅れるという問題
がある。
て時分割にて送出する伝送方式が一般に用いられるよう
になってきて！？り、この場合に前記の障害検出方式を
適用すると装置のアクセスがそれだけ遅れるという問題
がある。
（４）発明の目的
本発明の主な目的は、前記の従来形の問題点にかんがみ
、データの送出線ｆ：極力少なくして送出４１ｔ一時分
割的に使用してデータの送受（Ｉ！を行う装置において
、データの遅延を行うことなしで受信装置側の障害検出
を行うことができる。データ受信装置の障害検出方式を
Ｍｋ供することにある。
、データの送出線ｆ：極力少なくして送出４１ｔ一時分
割的に使用してデータの送受（Ｉ！を行う装置において
、データの遅延を行うことなしで受信装置側の障害検出
を行うことができる。データ受信装置の障害検出方式を
Ｍｋ供することにある。
（５）発明の構成
本発明におりては、データの送受信を行う装置間におい
て一組のデータを時分割にて送信しその最初のデータに
付与された同期ビットにより受傷袈＊ＩＩＯ障害を検出
することｔ特徴とする。データ受信装置の障害検出方式
が提供される。
て一組のデータを時分割にて送信しその最初のデータに
付与された同期ビットにより受傷袈＊ＩＩＯ障害を検出
することｔ特徴とする。データ受信装置の障害検出方式
が提供される。
（６） 発明Ｏ簑／Ｍ例
本発明の一実ＪＭ例としてのデータ受信装置の障害検出
方式が、第２図に示される送受信装置を用−て以下に説
明きれる。第２図の装置は、送信装＆３＆よび受ｇｉ袈
＃１４から構成される装置と受ｇ！ｉ装１１１４の間に
は．帛ｌおよび纂２の同期信号線および１６ビツトのデ
ータ送出４１ＤＡＴＡ．１〜ＤＡＴＡ．１６がｉＩｋ続
されている。
方式が、第２図に示される送受信装置を用−て以下に説
明きれる。第２図の装置は、送信装＆３＆よび受ｇｉ袈
＃１４から構成される装置と受ｇ！ｉ装１１１４の間に
は．帛ｌおよび纂２の同期信号線および１６ビツトのデ
ータ送出４１ＤＡＴＡ．１〜ＤＡＴＡ．１６がｉＩｋ続
されている。
送信装置３においては．中央処理装置等のデータ形成部
３１からのデータ信号が送信回路３２ｉ介して受ｇ１回
路３２に伝送される。受信装［４にンいては．送信装置
３からの信号は．受信回路４ｌに入力される。送信８ａ
Ｉ３から伝送されるデータは．一組のデータが２回に分
けて１６ビツトずつ送出される。］１１７７Ｋ”伝送さ
れる１６ビツトは。
３１からのデータ信号が送信回路３２ｉ介して受ｇ１回
路３２に伝送される。受信装［４にンいては．送信装置
３からの信号は．受信回路４ｌに入力される。送信８ａ
Ｉ３から伝送されるデータは．一組のデータが２回に分
けて１６ビツトずつ送出される。］１１７７Ｋ”伝送さ
れる１６ビツトは。
伝送データの内容であり．ｉｉｇｘｏ同期信号線におけ
る同期クロックと同時に送出される。データ信号が入力
される受信画ｉ１１ｉ４１の出方の各個は．それぞれ２
個のレジスタ１１ｌＩＩＩ４２に入カ畜れてお九１万の
レジスタ回［４ ２Ｆｉ．第１の同期信号線５ＹＮ０．
１ からの同期クロックにより読込オれ。
る同期クロックと同時に送出される。データ信号が入力
される受信画ｉ１１ｉ４１の出方の各個は．それぞれ２
個のレジスタ１１ｌＩＩＩ４２に入カ畜れてお九１万の
レジスタ回［４ ２Ｆｉ．第１の同期信号線５ＹＮ０．
１ からの同期クロックにより読込オれ。
他方のレジスタ回路４２は、第２の同期信号縁５ＹＮＣ
，２からの同期り胃ツクにより読込まれる。
，２からの同期り胃ツクにより読込まれる。
従って、最初に伝送され次データは、第１の同期クロッ
ク信号５ＹＮＣ，１によりレジスタ回路４？に読込１れ
、データ分配回路４３に入力される。レジスタ回路４２
のうちの第２の同期クロック信号５ＹＮＣ，２により読
込１れろものの出力は。
ク信号５ＹＮＣ，１によりレジスタ回路４？に読込１れ
、データ分配回路４３に入力される。レジスタ回路４２
のうちの第２の同期クロック信号５ＹＮＣ，２により読
込１れろものの出力は。
デコーダ回路４４に入力されている。第１の同期クロッ
ク５ＹＮＣ，１が送出された時点では、デコーダ回路４
４の入力は読込まれておらず、入力の状ｍは、デコーダ
回路４４からの出力がいずれの装置をもアクセスしなｈ
ようにリセットされている。
ク５ＹＮＣ，１が送出された時点では、デコーダ回路４
４の入力は読込まれておらず、入力の状ｍは、デコーダ
回路４４からの出力がいずれの装置をもアクセスしなｈ
ようにリセットされている。
デコーダ回路４４の田力繍のすべてがノアゲート回路４
５に入力されておＬ出力線のすべてがオフである場合に
のみノアゲート回路４５の出力がｒｌＪであり、他の場
合には「０」である。ノアゲート回路４５の出力はレジ
スタ回路４６に入力されて訃９．レジスタ回路４６にお
いて第１のクロツタ傷号５ＹＮＣ，１により読込１れる
〇受ｍ装置４において障害が生じていない場合には、
ｌ１ｔｌｉＥＬ７ｔように第１の同期クロックが入力さ
れた時点にンいてデコーダ１ｇ回路４４の出力はすべて
オフであｐノアゲー）［！ＩＩ！１１１ｉ２ｉ４５の出
力は「１」である。従って、レジスタ１Ｉｌｌ略４６に
はデータｒ ｌ 」カｕ込すれる。レジスタ回［４６の
出力はアンドゲート回踏４７の各個の一万の入力に入力
される。アンドゲート回路４７の各個の他方の入力には
、デコーダ回［４４の出力が入力される０従って、受信
襞１ｊ４に障害が生じていない場合には、アンドゲート
回路４７を介してデコーダ回路４４の出力信号が各装置
に伝送される。
５に入力されておＬ出力線のすべてがオフである場合に
のみノアゲート回路４５の出力がｒｌＪであり、他の場
合には「０」である。ノアゲート回路４５の出力はレジ
スタ回路４６に入力されて訃９．レジスタ回路４６にお
いて第１のクロツタ傷号５ＹＮＣ，１により読込１れる
〇受ｍ装置４において障害が生じていない場合には、
ｌ１ｔｌｉＥＬ７ｔように第１の同期クロックが入力さ
れた時点にンいてデコーダ１ｇ回路４４の出力はすべて
オフであｐノアゲー）［！ＩＩ！１１１ｉ２ｉ４５の出
力は「１」である。従って、レジスタ１Ｉｌｌ略４６に
はデータｒ ｌ 」カｕ込すれる。レジスタ回［４６の
出力はアンドゲート回踏４７の各個の一万の入力に入力
される。アンドゲート回路４７の各個の他方の入力には
、デコーダ回［４４の出力が入力される０従って、受信
襞１ｊ４に障害が生じていない場合には、アンドゲート
回路４７を介してデコーダ回路４４の出力信号が各装置
に伝送される。
受９１装置４にンいて何んらかの障害がある場合にデコ
ーダ回路４４の出力のいずれかが常時オンしている伏型
にあるとすると、レジスタ回１１６４６にデータｒＯＪ
が読込まれる。従って、アンドゲート回踏４７において
は、デコーダ＠＠４４の出力の他装置への伝送が禁止さ
れる。このようにして、５ｇ２図の装置においては、第
１の同期クロックが入力された時点で受（ＦＩＩＩｉｌ
１４に２ける洋書の有無が検出される◎ 次いで、送信装置３からは１Ｍ２の同期り四ツク８ＹＮ
Ｃ，２とともに１６ビツトの制御データが受信１！ｆｉ
１４に伝送されレジスタ回路４２に読込宜れ。
ーダ回路４４の出力のいずれかが常時オンしている伏型
にあるとすると、レジスタ回１１６４６にデータｒＯＪ
が読込まれる。従って、アンドゲート回踏４７において
は、デコーダ＠＠４４の出力の他装置への伝送が禁止さ
れる。このようにして、５ｇ２図の装置においては、第
１の同期クロックが入力された時点で受（ＦＩＩＩｉｌ
１４に２ける洋書の有無が検出される◎ 次いで、送信装置３からは１Ｍ２の同期り四ツク８ＹＮ
Ｃ，２とともに１６ビツトの制御データが受信１！ｆｉ
１４に伝送されレジスタ回路４２に読込宜れ。
デコーダ回路４４に入力される。デコーダ回路４４（ｒ
おいては、入力され次制御データにより指定される装置
をアクセスする′信号が出力される。
おいては、入力され次制御データにより指定される装置
をアクセスする′信号が出力される。
この時点において、受（！ＩＩ袈置装置障害検出が既に
行われているので、障害が存在していない場合には、デ
コーダ回路４４の出力はアンドゲート回路４７ｔ−介し
て各装置に伝送され、指定された装置をアクセスするこ
とができる。
行われているので、障害が存在していない場合には、デ
コーダ回路４４の出力はアンドゲート回路４７ｔ−介し
て各装置に伝送され、指定された装置をアクセスするこ
とができる。
（７）発明の効果
本発明によれば、−組のデータを時分割して送傷する送
受（ｌ装置において、制御データｔ−遅延させることな
しで直ちに他偵置會アク七スすることかできるデータ受
信！１ＩｆＩＩの障害検出方式が提供され得る。
受（ｌ装置において、制御データｔ−遅延させることな
しで直ちに他偵置會アク七スすることかできるデータ受
信！１ＩｆＩＩの障害検出方式が提供され得る。
ＷＪ１図は、従来形のデータ受信装置の障害検出方式を
用いた送受信装置の回路図。 帛２ｔＩＩＪは、４：発明の一実総力としてのデータ受
１！装置の障害検出方式を用いた送受信装置の回路図で
ある。 （符号のｉｔ＋２明） ｌ；送１！装置、 ２；受信ｉｉ！置。 １１：データ形成部、 １２：送ｇｓ回路。 ２１；受信回路、 ２２：レジスタ回路。 ２３；データ分配回路、２４：遅延回路。 ２５；デコーダ回路、 ２６；ノアゲート（ロ）路。 ２７；レジスタ回路、 ２８；アンドゲート回路。 ３；送（）ｌ装置、 ４；受信装置。 ３１；データ形成部、 ３２；送信回路。 ４１；受ｇ１回路、 ４２；レジスタ回路。 ４３；データ分配回路、４４：デコーダ回路。 ４５：ノアゲート回路、４６：レジスタ回路。 ４７；アンドゲート回埒〇
用いた送受信装置の回路図。 帛２ｔＩＩＪは、４：発明の一実総力としてのデータ受
１！装置の障害検出方式を用いた送受信装置の回路図で
ある。 （符号のｉｔ＋２明） ｌ；送１！装置、 ２；受信ｉｉ！置。 １１：データ形成部、 １２：送ｇｓ回路。 ２１；受信回路、 ２２：レジスタ回路。 ２３；データ分配回路、２４：遅延回路。 ２５；デコーダ回路、 ２６；ノアゲート（ロ）路。 ２７；レジスタ回路、 ２８；アンドゲート回路。 ３；送（）ｌ装置、 ４；受信装置。 ３１；データ形成部、 ３２；送信回路。 ４１；受ｇ１回路、 ４２；レジスタ回路。 ４３；データ分配回路、４４：デコーダ回路。 ４５：ノアゲート回路、４６：レジスタ回路。 ４７；アンドゲート回埒〇
Claims (1)
- データの送受信を行う装置間において、−組のゲータを
時分割にて送信しその最初のデータに付与された同期ビ
ットにより受＊ａ＊側の障害を検出することｔ−特徴と
する。データ受信装置の障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198374A JPS5951187B2 (ja) | 1981-12-11 | 1981-12-11 | デ−タ受信装置の障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198374A JPS5951187B2 (ja) | 1981-12-11 | 1981-12-11 | デ−タ受信装置の障害検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58100559A true JPS58100559A (ja) | 1983-06-15 |
| JPS5951187B2 JPS5951187B2 (ja) | 1984-12-12 |
Family
ID=16390045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198374A Expired JPS5951187B2 (ja) | 1981-12-11 | 1981-12-11 | デ−タ受信装置の障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951187B2 (ja) |
-
1981
- 1981-12-11 JP JP56198374A patent/JPS5951187B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5951187B2 (ja) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2700843B2 (ja) | 多重通信制御装置 | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| JPS5792948A (en) | Loop data transmission system | |
| US4700342A (en) | Remote repeater in transmission bus system | |
| JP2020160488A (ja) | 回路装置、回路装置の判定方法および電子機器 | |
| JPS58100559A (ja) | デ−タ受信装置の障害検出方式 | |
| GB1428050A (en) | Data transmission systems | |
| KR900005727A (ko) | 복제 시스템의 전환에 의한 데이타의 손실 또는 전와에 대한 보호 | |
| JPS587097B2 (ja) | デイジタル回路 | |
| EP0231907A3 (en) | Transmission control apparatus for duplex loop type transmission system | |
| JPS6361356A (ja) | シリアルデ−タ転送装置 | |
| KR970010157B1 (ko) | Sdlc/hdlc 데이타 프레임의 토큰링 제어 버스 송신 정합 장치 | |
| JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
| JPH04311125A (ja) | 伝送路故障検出回路 | |
| JPH04278742A (ja) | 受信データの誤り検出方法 | |
| KR960010881B1 (ko) | 전전자 교환기의 가입자 회로 제어방법 | |
| JPS5799052A (en) | Failure monitor retransmission system for transmitter | |
| JPH0683144B2 (ja) | 光リピータ | |
| JPS6244300B2 (ja) | ||
| JPS58206255A (ja) | 伝送系の二重化方式 | |
| JPS57109020A (en) | Bus interface control system | |
| JPH01194624A (ja) | データ信号用バツフアの有効データ検出センタリング方式 | |
| JPS63308425A (ja) | 伝送回路 | |
| JPS59212054A (ja) | 回線アダプタ | |
| JPS6018038A (ja) | デ−タ転送方式 |