JPS58103160A - テ−プキヤリアの再実装方法 - Google Patents

テ−プキヤリアの再実装方法

Info

Publication number
JPS58103160A
JPS58103160A JP56203957A JP20395781A JPS58103160A JP S58103160 A JPS58103160 A JP S58103160A JP 56203957 A JP56203957 A JP 56203957A JP 20395781 A JP20395781 A JP 20395781A JP S58103160 A JPS58103160 A JP S58103160A
Authority
JP
Japan
Prior art keywords
tape carrier
bonding
wiring
wirings
positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56203957A
Other languages
English (en)
Inventor
Takayuki Yamaguchi
隆行 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP56203957A priority Critical patent/JPS58103160A/ja
Publication of JPS58103160A publication Critical patent/JPS58103160A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、サーマルヘッドや等倍イメージセンサ−の如
き混成集積化された素子に、I(4−搭載し友テープキ
ャリア全突装する際の再実装方法に関する。
サーマルヘッドなど、多数の!極を有する素子をIC(
本明細書ではLSIなども含めて集積回路一般12IC
と称す)で駆動する方式の装置において、ICを搭載し
たテープキャリアを素子の電極と外部配線との間に接続
した装置が知られている。そのような装置において、テ
ープキャリアの配線と素子の電極あるいは外部配線との
ボンディングに失敗した場合、又はそれらのポンディン
グ後にICの不良が発見された場合には、そのテープキ
ャリアを素子及び外部配線から剥離し、再度テープキャ
リアを実装しなければならない。
第1図にテープキャリアの再実装を考慮した従来のサー
マルヘッドの分解斜視図を示す。図において、lはセラ
ミックの基板で、その基板l上には鎖線で囲まれた領域
2に配列される発熱抵抗体と、それらの各発熱抵抗体に
連結している多数の金電極8が設けられている。図では
4本の電極8のみが示されているが、実際にはもつと多
数存在する。電極8はL字形にパターン形成され、テー
プキャリア4の配線5とはその折曲部分6においてボン
ディングされる。テープキャリア4はIC7f:搭載し
、そのIC7に接続されると共に端部がテープキャリア
側縁から突出している配線5及び8を備えて仏る。配線
5及び8は銅で形成されているが、配線5の電極8とボ
ンディングされる部分には錫メッキが施され、また配線
8の外部配線9とボンディングされる部分には半田メッ
キが施されている。lOは表面に銅の外部配線9を有す
るガラスエポキシ基板である。
二点鎖線で示される領域llは、テープキャリア4が最
初に実装されていた位置を示し、そのときのチーツーキ
ャリア4の配線5と電極8の折曲部分6とのボンディン
グ部分は記号12で表わされる部分であり、またテープ
キャリア4の配線8と外部配線9とのポンディング部分
は記号18で表わされる部分であったとする。
ここで、ボンディングの失敗やICの不良により、一度
ボンデイングにより実装したテープキャリアを剥離し、
再度実装しなおすとする。ポンディング部18は半田付
けされているだけであるの可能である。しかし、ボンデ
ィング部12には金−錫共晶が生じているので、剥離後
電極3の同一場所への再ポンディングが困難となり、特
に、電極密度が高くなると、電極3やテープキャリア配
線5が細くなり、ポンディング部12の剥離の際に電極
8が基板lから剥離したり、テープキャリア配線5が切
断したりするため、剥離後電極8の同一場所への再ポン
ディングは殆ど不可能となる。
そこで、テープキャリアの再実装の際は、電極8とテー
プキャリア配線5との新しいポンディング部が元のポン
ディング部12から適当な距離L1だけ離れた位置14
に来るように、同じテープキャリア7を電極8の折曲部
6に沿って距離Ll゛だけ移動させた後にボンディング
を行なっている。
このときテープキャリア配線8と外部配線9とのポンデ
ィング部の位置も、元の位置13から新しい位置15へ
と距離Ltだけ移動する。
しかしながら、サーマルヘッドや等倍イメージセンサ−
などにおいては電極8及びテープキャリア4が左右に繰
り返して配列されるので、上記の従来方法では電極8の
折曲部6を長くすることができず、したがって再ポンデ
ィングの回数が1〜2回に制約される問題がある。さら
に、電極8が折曲部6を有するため、電極パターンが複
雑となシコストが上昇し歩留りが低下するなど、製造上
も問題がおる。
本発明は、上記問題点に鑑み、再実装回数を多くするこ
とができると共に、電極パターンを単純な形状にするテ
ープキャリアの再実装方法を提供することを目的とする
ものである。
すなわち、本発明は電極めボンディングを行なう部分を
外部配線方向にほぼ直角方向の直線部分とすると共に、
一度寮装したテープキャリアを剥離して再実装するとき
は、テープキャリア配線と電極とのボンディング位置が
元のボンディング位置と:ま異なる位置にくるようなテ
ープキャリア配線を備えた別のテープキャリアを用いる
ことにより、上記目的を達成せんとするものである。
以下、−冥施例により本発明の詳細な説明する。
第2図は一実施例の分解斜視図であり、基板1上に設け
られている電極16は直線部分のみからなり、第1図の
如き折曲部6を備えていない。電極16と外部配線9と
は互いにほぼ直交し、厳密に90度であることは必ずし
も必要ではないが、テープキャリア実装上から90度に
近い方が好ましい。テープキャリア17の配線のうち、
電極16とボンディングされる配線18は、電極16と
平行で、その端部がテープキャリア17の端部から突出
するように配列されている。テープキャリア17の他の
配線8、外部配線9などその他の構造は第1図に示した
ものと同じである。
本実施例において、最初に二点鎖線で示されるテープキ
ャリア19が実装されていたものとする。
そのとき、テープキャリア19の配線18が電極16と
ボンディングされる部分が1線位置にあり、電1ii1
6とのポンディング部分が記号12で示される位置にあ
ったとする。そしてテープキャリア19の他の配線8と
外部配線9とのポンディング部は記号18で示される位
置にあったものとする。
いま、テープキャリア19の実装にボンディングの失敗
があったり、実装後、ICの不良が発見されたりして、
テープキャリア191!I:剥離し、再びテープキャリ
アl’装するものとする。本実施例では、再実装のテー
プキャリアとして、第2図に示す如く、元のテープキャ
リア19と比べて配線8の形状は同じであるが、テープ
キャリアの長さが艮り、そして配線18が電極16とボ
ンディングされる部分が元の位置からL2離れたb線位
置に来るようなテープキャリア17i使用する。
このテープキャリアl’l実装すれば、電極16と配線
18とのボンディング部は元の位置12からL2離れた
新しい位置14へと移動して、新たなボンディングが形
成される。一方、配線8と外部配線9とのボンディング
部18は、元の位置に再び形成されるが、このボンディ
ングは銅配線同士の半田付けであるので同一位置でも再
ボンディングが形成される。
本発明では、再実装されるテープキャリアとして、テー
プ形状が元のテープキャリア19と同じを用いてもよい
。また、配線8の長さも元のテープキャリア19と異な
るテープキャリアを用いてもよい。
以上詳述した如く、本発明は電極のボンディングを行な
う部分を外部配線方向にほぼ直角方向の直線部分とする
と共に、再実装されるテープキャリアとして、テープキ
ャリア配線とmWとのボンディング位置が元のボンディ
ング位置とは異なる位置にくるようなテープキャリア配
線を備えた別のテープキャリアを用いるようにしたもの
で、電極とテープキャリア配線とのボンディングのやり
直しを行なう部分は外部配線方向にほぼ直角方向の直線
部分となり、この直線部分の方向は実装密度とは無関係
な方向であるので、その長さく第2図ではり。)を十分
に長くすることができ、したがってボンディングのやV
直しを多数回行なうことができる。また、電極パターン
を直線部分だけの単純なパターンとすることができるの
で、素子の製造コヌトを低下させ、歩留Vt向上させる
ことができる。
【図面の簡単な説明】
第1図は従来のテープキャリア再実装方法を示す分解斜
視断面図、第2図は本発明の一実施例を示す分解斜視断
面図士ある。 3.16・・・電極、 4.17・・・再実装されるテ
ープキャリア、 5.8.18・・・テープキャリア配
線、 7・・・IC,g・・・外部配線、 11.19
・・・元のテープキャリア、 12.18・・・元のボ
ンディング位置、 14.15・・・新たなボンディン
グ位置。 特許出願人 株式会社リコー 代理人弁珊士青山葆外2名 第1II 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)  複数の電極を有する索子と外部配線とを、I
    CI搭載したテープキャリアを介して接続してなる装置
    において、前記電極とテープキャリア配線とをポンディ
    ングする部分を前記外部配線方向にほぼ直角方向の直線
    部分とすると共に、既に実装された前記テープキャリア
    を剥離して再実装するときは、前記電極とテープキャリ
    ア配線とのボンディング位置が元のボンディング位置と
    は異なる位置にくるようなテープキャリア配線會備えた
    別のテープキャリアを用いることを特徴とするテープキ
    ャリアの再実装方法。
JP56203957A 1981-12-16 1981-12-16 テ−プキヤリアの再実装方法 Pending JPS58103160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56203957A JPS58103160A (ja) 1981-12-16 1981-12-16 テ−プキヤリアの再実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56203957A JPS58103160A (ja) 1981-12-16 1981-12-16 テ−プキヤリアの再実装方法

Publications (1)

Publication Number Publication Date
JPS58103160A true JPS58103160A (ja) 1983-06-20

Family

ID=16482456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56203957A Pending JPS58103160A (ja) 1981-12-16 1981-12-16 テ−プキヤリアの再実装方法

Country Status (1)

Country Link
JP (1) JPS58103160A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170028A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170028A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd 電子装置

Similar Documents

Publication Publication Date Title
US4951124A (en) Semiconductor device
JP2560974B2 (ja) 半導体装置
JP2568748B2 (ja) 半導体装置
US5086335A (en) Tape automated bonding system which facilitate repair
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
US5444299A (en) Electronic package with lead wire connections
US4860443A (en) Method for connecting leadless chip package
EP0171783A2 (en) Module board and module using the same and method of treating them
JPH0419806Y2 (ja)
JPH0331086Y2 (ja)
JPH01132150A (ja) 半導体チップのキャリア基板
JP2822446B2 (ja) 混成集積回路装置
JP2786047B2 (ja) 樹脂封止型半導体装置
JPH022289B2 (ja)
JPS61222138A (ja) 混成集積回路
JP2606316B2 (ja) 集積回路パッケージの製造方法
JPH0225245Y2 (ja)
JPS60255458A (ja) サーマルヘッドとその製造方法
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH0982752A (ja) 半導体装置
JP2606673B2 (ja) 実装体
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JP2699557B2 (ja) Tab形式半導体装置の製造方法
JP2821519B2 (ja) Ic支持フィルムの位置決め方法とそれを用いたicチップの試験方法
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法