JPS58104509A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPS58104509A JPS58104509A JP20318281A JP20318281A JPS58104509A JP S58104509 A JPS58104509 A JP S58104509A JP 20318281 A JP20318281 A JP 20318281A JP 20318281 A JP20318281 A JP 20318281A JP S58104509 A JPS58104509 A JP S58104509A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- power
- darlington connection
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電力増幅器に関し、特に電力損失を軽減した高
効率の電力増幅器に関するものである。
効率の電力増幅器に関するものである。
従来の電力増幅回路においては、電源電圧を一定に設定
してこれによシ出力増幅トランジスタへ給電を行ってい
る関係上、当該電源電圧レベルは、負荷に要求される最
大電力によシ決定される高い値となっている。そのため
に信号レベルが小なる場合にも、この高い電源が出力増
幅トランジスタに給電されているからこのトランジスタ
による電力損失が著しく犬となり１．電力変換効率が悪
くまた放熱のための放熱器が大となジ装置の小型化を阻
止している。オーディオ機器においては、一般に平均入
力信号レベルは小であることから、オーディオ用電力ア
ンプでは、上記問題は顕著である。
してこれによシ出力増幅トランジスタへ給電を行ってい
る関係上、当該電源電圧レベルは、負荷に要求される最
大電力によシ決定される高い値となっている。そのため
に信号レベルが小なる場合にも、この高い電源が出力増
幅トランジスタに給電されているからこのトランジスタ
による電力損失が著しく犬となり１．電力変換効率が悪
くまた放熱のための放熱器が大となジ装置の小型化を阻
止している。オーディオ機器においては、一般に平均入
力信号レベルは小であることから、オーディオ用電力ア
ンプでは、上記問題は顕著である。
これら問題点を解決すべく、増幅トランジスタへの供給
電源電圧レベルを信号レベルに応じて変化させて電力効
率改善を行う方式が提案されている。かかる方式では、
いずれも出力トランジスタのコレクタ電圧を変化される
ものであり、一方、トランジスタ素子ではコレクタ・ベ
ース間等価容量Ｃｏｂやコレクタ・エミッタ間内部アド
ミッタンスｈｏｅ等があるから、上記コレクタ電圧の変
化により、Ｃａｂ ｆ介してその変化がペース入力へ帰
還されたりまた、ｈｏｅｋ介してエミッタにその変化が
帰還される等の問題がある。特にＣｏｂによる影響は高
周波領域になる程犬となり、増幅器の負帰還が高周波領
域になる程かけにくくなることとなって、負帰還による
改善は困難である。従って、高域程歪が増大するという
欠点がある。
電源電圧レベルを信号レベルに応じて変化させて電力効
率改善を行う方式が提案されている。かかる方式では、
いずれも出力トランジスタのコレクタ電圧を変化される
ものであり、一方、トランジスタ素子ではコレクタ・ベ
ース間等価容量Ｃｏｂやコレクタ・エミッタ間内部アド
ミッタンスｈｏｅ等があるから、上記コレクタ電圧の変
化により、Ｃａｂ ｆ介してその変化がペース入力へ帰
還されたりまた、ｈｏｅｋ介してエミッタにその変化が
帰還される等の問題がある。特にＣｏｂによる影響は高
周波領域になる程犬となり、増幅器の負帰還が高周波領
域になる程かけにくくなることとなって、負帰還による
改善は困難である。従って、高域程歪が増大するという
欠点がある。
本発明の目的は上記欠点を除去して高効率化を図り得る
電力増幅器を提供することである。
電力増幅器を提供することである。
本発明による電力増幅器に、異なる電圧レベルを有する
電源より夫々給電される第１及び第２のトランジスタを
等価的にダーリントン構成とし、また高レベルの電源よ
り給電される第２及び第３のトランジスタを等価的にイ
ンバーテツドダーリントン構成とし、低出力時には、第
１及び第２のトランジスタによるダーリントン構成によ
り負荷へ電力を供給し、高出力時には第２及び第３のト
ランジスタによるインバーテンドダーリントン構成によ
り負荷へ電力を供給するようにしたことを特徴としてい
る。
電源より夫々給電される第１及び第２のトランジスタを
等価的にダーリントン構成とし、また高レベルの電源よ
り給電される第２及び第３のトランジスタを等価的にイ
ンバーテツドダーリントン構成とし、低出力時には、第
１及び第２のトランジスタによるダーリントン構成によ
り負荷へ電力を供給し、高出力時には第２及び第３のト
ランジスタによるインバーテンドダーリントン構成によ
り負荷へ電力を供給するようにしたことを特徴としてい
る。
以下に図面を用いて本発明について説明する。
第１図は本発明の原理を示す回路図であり、第１の電源
ｌと第２の電源２とが設けられており、第１及び第２の
電源の各出力−及びｖＨとの関係はＶｔ、 ＜ ＶＨな
るように設定されている。第１の電源電圧■は一方向性
ダイオードＤ１ヲ介して第１のＮＰＮトランジスタＱ、
の給電端子であるコレクタへ印加されており、そのエミ
ッタフォロワ出力が負荷ＲＬへ供給されている。第２の
電源電圧■は低抵抗Ｒ１を介して第２のＮＰＮ ）ラン
ジスタＱ２のコレクタへ給電されており、このエミッタ
出力がトランジスタＱ１のペース入力となって、両トラ
ンジスタは等価的にダーリントン接続構成となっている
。
ｌと第２の電源２とが設けられており、第１及び第２の
電源の各出力−及びｖＨとの関係はＶｔ、 ＜ ＶＨな
るように設定されている。第１の電源電圧■は一方向性
ダイオードＤ１ヲ介して第１のＮＰＮトランジスタＱ、
の給電端子であるコレクタへ印加されており、そのエミ
ッタフォロワ出力が負荷ＲＬへ供給されている。第２の
電源電圧■は低抵抗Ｒ１を介して第２のＮＰＮ ）ラン
ジスタＱ２のコレクタへ給電されており、このエミッタ
出力がトランジスタＱ１のペース入力となって、両トラ
ンジスタは等価的にダーリントン接続構成となっている
。
また、エミッタに第２の電源電圧が給電された第３のＰ
ＮＰ トランジスタＱ３が設けられておシ、第２のトラ
ンジスタＱ２のコレクタがペースに接続されそのコレク
タが第１のトランジスタのエミッタに接続されている。
ＮＰ トランジスタＱ３が設けられておシ、第２のトラ
ンジスタＱ２のコレクタがペースに接続されそのコレク
タが第１のトランジスタのエミッタに接続されている。
従って、トランジスタＱ２のエミッタとトランジスタＱ
３のコレクタと＆家、トランジスタＱ１のペース・エミ
ッタ間ＰＮ接合を介して接続されていることになり、こ
れら両トランジスタＱ２ ＋ Ｑ３はインノ（−テンド
ダーリントン接続構成となっている。
３のコレクタと＆家、トランジスタＱ１のペース・エミ
ッタ間ＰＮ接合を介して接続されていることになり、こ
れら両トランジスタＱ２ ＋ Ｑ３はインノ（−テンド
ダーリントン接続構成となっている。
かかる構成において、回路人力ｖ７すなわち回路出力ｔ
ｌ、のレベルが小でＶ。＜十Ｖｔ、であれば、夕゛イオ
ードＤ１はオンとなってトランジスタＱ１のコレクタに
は第１の電源電圧ＶＬが給電される。この時抵抗Ｒ１ヲ
小さく設定しておけば第３のトランジスタＱ３をオフに
維持しておくことができるから、ｌＪ１信号時の等価回
路は第２図の如くなり、第１及び第２のトランジスタＱ
１＋Ｑ２はダーリントン接続されたエミッタフオロワと
して動作する。この時の第１のトランジスタＱ０の消費
電力Ｐｃ１１ｔ’！−５ＰＣ１°（ＶＬ−ｖＯ）０ｉＱ
１ °、、 、−°°−−゛、（１）となる。こ
こに、ＺＱＩはトランジスタＱ０の電流である。
ｌ、のレベルが小でＶ。＜十Ｖｔ、であれば、夕゛イオ
ードＤ１はオンとなってトランジスタＱ１のコレクタに
は第１の電源電圧ＶＬが給電される。この時抵抗Ｒ１ヲ
小さく設定しておけば第３のトランジスタＱ３をオフに
維持しておくことができるから、ｌＪ１信号時の等価回
路は第２図の如くなり、第１及び第２のトランジスタＱ
１＋Ｑ２はダーリントン接続されたエミッタフオロワと
して動作する。この時の第１のトランジスタＱ０の消費
電力Ｐｃ１１ｔ’！−５ＰＣ１°（ＶＬ−ｖＯ）０ｉＱ
１ °、、 、−°°−−゛、（１）となる。こ
こに、ＺＱＩはトランジスタＱ０の電流である。
次に、入力信号ｖｉが増大してガ≧ＶＬとなれば、トラ
ンジスタＱ１は飽和状態となりダイオードＤ１がオフと
なるから、トランジスタＱ１のコレクタへの給電は断と
なる。そして、抵抗Ｒ１の両端電圧も増大するから第３
のトランジスタＱ３がオンとなる。
ンジスタＱ１は飽和状態となりダイオードＤ１がオフと
なるから、トランジスタＱ１のコレクタへの給電は断と
なる。そして、抵抗Ｒ１の両端電圧も増大するから第３
のトランジスタＱ３がオンとなる。
従って、この時の等価回路は第３図に示すようになる。
ここに、ＤはトランジスタＱ１のペース・エミッタ間接
合ダイオードを示している。すなわち、トランジスタＱ
２ ＋ Ｑ３によりインノぐ一テッドダーリントン接続
構成のエミッタフォロワ回路となり、負荷ＲＬへの電力
供給が主として第３のトランジスタＱ３によってなされ
る。ここで、トランジスタＱ３の消費電力Ｐ３は、 Ｐ３”（ＶＨ−１ＩＱ）・ｊＱａ ”””””
”（２）と表わされる。ここにｉＱ３はトランジスタＱ
３に流れる電流である。
合ダイオードを示している。すなわち、トランジスタＱ
２ ＋ Ｑ３によりインノぐ一テッドダーリントン接続
構成のエミッタフォロワ回路となり、負荷ＲＬへの電力
供給が主として第３のトランジスタＱ３によってなされ
る。ここで、トランジスタＱ３の消費電力Ｐ３は、 Ｐ３”（ＶＨ−１ＩＱ）・ｊＱａ ”””””
”（２）と表わされる。ここにｉＱ３はトランジスタＱ
３に流れる電流である。
いま、トランジスタＱ１ ＋ Ｑａの能動状態における
ｈｆｇ （電流増幅率）は共に十分太きいものとすれば
、各ベース電流は無視可能であるから、負荷電流は共に
ＳＱＩ ｒ ＳＱ３が支配的となり、そして負荷電流は
υ。／ ＲＬであるから、（１） 、 （２）式はＰｃ
ｘ’１（Ｖｔ、−ｔｏ）−τｏ ／ ＲＬ ’゛°
−−−（３）Ｐｃａ 鴇（ＶＨ−ｖｏ）・ｌ’ｏ／Ｒｔ
、 °−−−”（Ｊとなる。よって、小信号時Ｖ。
ｈｆｇ （電流増幅率）は共に十分太きいものとすれば
、各ベース電流は無視可能であるから、負荷電流は共に
ＳＱＩ ｒ ＳＱ３が支配的となり、そして負荷電流は
υ。／ ＲＬであるから、（１） 、 （２）式はＰｃ
ｘ’１（Ｖｔ、−ｔｏ）−τｏ ／ ＲＬ ’゛°
−−−（３）Ｐｃａ 鴇（ＶＨ−ｖｏ）・ｌ’ｏ／Ｒｔ
、 °−−−”（Ｊとなる。よって、小信号時Ｖ。
＜ＶＬの時には（３）式が成立して、消費電力は低い電
源電圧ＶＬにて決定されるので、ＶＨ＞ ＶＬとするこ
とにより効率改善が図れる。
源電圧ＶＬにて決定されるので、ＶＨ＞ ＶＬとするこ
とにより効率改善が図れる。
ここで、”Ｌ ｌ ｖＨｋそれぞれ一定電圧とすれば、
トランジスタＱ１ ｒ Ｑ３のコレクタ・エミッタ間電
圧ＶＣＥは出力Ｖ。のみに支配されるからこのＶＣＥの
変化による前述した欠点は排除される。もつとも、ＶＣ
Ｅによる変化の欠点を考慮しなければ、ＶＬ 、 ＶＨ
を信号レベルに応じて変化するようにすれば効率改善が
一層期待される。
トランジスタＱ１ ｒ Ｑ３のコレクタ・エミッタ間電
圧ＶＣＥは出力Ｖ。のみに支配されるからこのＶＣＥの
変化による前述した欠点は排除される。もつとも、ＶＣ
Ｅによる変化の欠点を考慮しなければ、ＶＬ 、 ＶＨ
を信号レベルに応じて変化するようにすれば効率改善が
一層期待される。
第４図は本発明の実施例回路図であり、第１図の回路を
８級プッシュプルアンプに用いた場合の例である。第１
図と同等部分は同一符号が付されており、また負側につ
いては正側素子と同等符号に「′」を付して示している
。
８級プッシュプルアンプに用いた場合の例である。第１
図と同等部分は同一符号が付されており、また負側につ
いては正側素子と同等符号に「′」を付して示している
。
電圧増幅段は、トランジスタＱ４＋Ｑ５及び電流源Ｉｌ
よりなる差動アンプ構成であり、トランジスタＱ４のコ
レクタ負荷Ｒ２による出力がドライバトランジスタＱ６
のベース入力となっている。このトランジスタＱ６のコ
レクタ出力がトランジスタＱ２１Ｑ≦のベースへ供給さ
れている。尚、ダイオ−）”Ｄ２．抵抗Ｒ３及び電流源
Ｉ。により出力トランジスタＱ１〜Ｑ３＋Ｑｉ、、、、
ｃｉ；のバイアス回路が構成されている。
よりなる差動アンプ構成であり、トランジスタＱ４のコ
レクタ負荷Ｒ２による出力がドライバトランジスタＱ６
のベース入力となっている。このトランジスタＱ６のコ
レクタ出力がトランジスタＱ２１Ｑ≦のベースへ供給さ
れている。尚、ダイオ−）”Ｄ２．抵抗Ｒ３及び電流源
Ｉ。により出力トランジスタＱ１〜Ｑ３＋Ｑｉ、、、、
ｃｉ；のバイアス回路が構成されている。
このように、本発明によれば簡単な構成で電力効率の改
善が可能で１と共に各トランジスタのコレクタの電位は
電源により変動しないので、Ｃｏｂ ＋ｈｏｇ等の悪影
響をなくすことができる。
善が可能で１と共に各トランジスタのコレクタの電位は
電源により変動しないので、Ｃｏｂ ＋ｈｏｇ等の悪影
響をなくすことができる。
第１図は本発明の原理を示す回路図、第２図及び第３図
は第り図の回路の各動作状態における等価回路図、第４
図は本発明の実施例の回路図である。 主要部分の符号の説明 ｌ・・・第１の電源 ２・・・第２の電源
Ｑ１・・・第１のトランジスタ Ｑ２・・・第２のトランジスタ Ｑ３・・・第３のトランジスタ Ｄｌ・・・給電阻止用ダイオード ＲＬ・・・負 荷
出願人 パイオニア株式会社 代理人 弁理士 藤 村元 彦
は第り図の回路の各動作状態における等価回路図、第４
図は本発明の実施例の回路図である。 主要部分の符号の説明 ｌ・・・第１の電源 ２・・・第２の電源
Ｑ１・・・第１のトランジスタ Ｑ２・・・第２のトランジスタ Ｑ３・・・第３のトランジスタ Ｄｌ・・・給電阻止用ダイオード ＲＬ・・・負 荷
出願人 パイオニア株式会社 代理人 弁理士 藤 村元 彦
Claims (1)
- 第１の電源と、前記第１の電源電圧より高い電圧を発生
する第２の電源と、前記第１の電源により給電される第
１のトランジスタと、前記第２の電源により給電され前
記第１のトランジスタと等価的にダーリン、トン接続構
成とされた第２のトランジスタと、前記第２の電源によ
り給電され前記第２のトランジスタと等価的にインバー
テツドダーリントン接続構成とされた第３のトランジス
タと、回路出力レベルが前記第１の電源電圧よりも小の
ときに前記第３のトランジスタをオフとする手段と、回
路出力レベルが前記第１の電源電圧よりも犬のときに前
記第１のトランジスタへの給電を断とする手段とを含み
、前記第１及び第２のトランジスタによるダーリントン
接続構成又は前記第２及び第３のトランジスタによるイ
ンバーテツドダーリントン接続構成により負荷を駆動す
るようにした電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20318281A JPS58104509A (ja) | 1981-12-16 | 1981-12-16 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20318281A JPS58104509A (ja) | 1981-12-16 | 1981-12-16 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58104509A true JPS58104509A (ja) | 1983-06-22 |
| JPH0365044B2 JPH0365044B2 (ja) | 1991-10-09 |
Family
ID=16469811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20318281A Granted JPS58104509A (ja) | 1981-12-16 | 1981-12-16 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58104509A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667461A1 (fr) * | 1990-09-28 | 1992-04-03 | Philips Composants | Module amplificateur de classe g. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428350U (ja) * | 1977-07-28 | 1979-02-24 | ||
| JPS5686521A (en) * | 1979-11-23 | 1981-07-14 | Thomson Csf | Method and circuit for controlling darlington circuit |
-
1981
- 1981-12-16 JP JP20318281A patent/JPS58104509A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428350U (ja) * | 1977-07-28 | 1979-02-24 | ||
| JPS5686521A (en) * | 1979-11-23 | 1981-07-14 | Thomson Csf | Method and circuit for controlling darlington circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667461A1 (fr) * | 1990-09-28 | 1992-04-03 | Philips Composants | Module amplificateur de classe g. |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365044B2 (ja) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2510996B2 (ja) | 単一利得緩衝増幅器 | |
| US6215356B1 (en) | Power amplifier arrangement | |
| US4401954A (en) | Power amplifier | |
| EP0181017A1 (en) | Simulated transistor/diode | |
| JPS6057248B2 (ja) | 増幅器の入力バイアス調整回路 | |
| EP0199381A1 (en) | Amplifier arrangement | |
| EP0196131B1 (en) | Amplifier arrangement | |
| JP3162732B2 (ja) | 増幅回路 | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JPH0365044B2 (ja) | ||
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS59119908A (ja) | プツシユプル出力回路 | |
| JPH04579Y2 (ja) | ||
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP3980337B2 (ja) | トラックホールド回路 | |
| JPH0233385Y2 (ja) | ||
| EP0087602B1 (en) | Variable gain control circuit | |
| JP2536047Y2 (ja) | 増幅器 | |
| JPH03744Y2 (ja) | ||
| JPS6119549Y2 (ja) | ||
| JPS6040729B2 (ja) | 電力増幅器 | |
| JP2645403B2 (ja) | ボルテージホロワ回路 |