JPS58105647A - 情報伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明はＶＴＲ（ビデオテープレコーダ）の制御等のた
めの情報信号を目的とするメモリに少ない伝送媒体を利
用して伝送することが可能な情報伝送方式に関するもの
である。 ＶＴＲをリモート制御する場合に、停止モード、早送モ
ード、巻戻しモード、プレイモード、記録モード等の各
モードに対応して制御信号伝送ラインを設ければ、伝送
ラインの数が必然的に多くなる。この欠点を解決するた
めに１例えば４ビットのデジタル信号で各モードを示す
情報を送ることが考えられる。しかし、データ伝送ライ
ンとアドレス伝送ラインとが必要となり、伝送ラインの
大幅な低減が不可能である。 そこで、本発明の目的は、データ信号をメモリの所定ア
ドレスに容易に督き込むことが可能な情報伝送方式を提
供するととＫある。 上記目的を達成するための本発明は、第１の電圧レベル
期間と第２の電圧レベル期間とを有する制御信号を発生
させること、前記第１の電圧レベル期間にアドレス信号
を伝送すること、前記第２の電圧レベル期間にデータ信
号を伝送すること、前記第１の電圧レベル期間に伝送さ
れた前記アドレス信号を検出し、前記アドレス信号で指
定されたメモリを書き込み可能状ｇＫすること、前記第
２の電圧レベル期間に伝送された前記データイ６号を前
記アドレス信号で指定された前記メモリに書き込むこと
、からなる情報伝送方式に係わるものである。 上記本発明によれば、制＃信号の第１の電圧レベル期間
にアドレス信号を伝送し、ａＩ２の電圧レベル期間にデ
ータ信号を伝送するので、共通の信号伝送媒体と、単一
の制御信号伝送媒体とＫよってアドレス信号とデータ信
号との両方な伝送することが可能になり、少ない伝送媒
体によってメモリの所定アドレスにデータ信号を書き込
むことが可能になる。また制御信号のｉ＠１の電圧レベ
ル期間と第２の電圧レベル期間とを利用してアドレス信
号の伝送とデータ信号の伝送とを区別しているので、ア
ドレス信号とデータ信号との選択的送出及び選択的受信
を容易に達成することが可能になる。 次に、第１図〜ＷＸ４図を参照して本発明の実施例につ
いて述べる。 第１図は本発明なＶＴｆ（のリモート制御方式を示すも
のである０点春で囲んで示す＋１１は送信部として働く
嬉１のリモート制御ユニットであり、（２）はＶＴＲ本
体側の受信部であり、両者の間はへ本（この実施例では
４本）の信号伝送ライン（３）と１本のクロック信号同
期化（制御信号）の伝送ライン（４）とで結合されてい
る。第１のリモート制御ユニット（１）は、停止データ
発生回路（５）、正方向早送りデータ発生回路（６）、
巻戻しデータ発生回路（７）、プレイデータ発生回路１
８）、ｆｆｉ録データ発生回路（９）、サーチデータ発
生回路［１，サーチ速Ｉ！ｔｌデータ発生回路（ＩＩＪ
Ｉχ及びサーチ速［ｂデータ発生回路（１１ｂ序から成
るデータ信号発生部ｕ３を有する。この各データ発生回
路（５１〜（ｌｌｂ）はモード設定スイッチを含み、モ
ード設定スイッチを操作した時にこれに対応したモード
を示すデータ信号を発生するように構成されている。更
ＫＮ細には、停止データとして（ｏｏｏｏ）を発生し、
早送りデータとして（０００１）を発生し、巻戻しデー
タとして（００１０３を発生し、プレイデータとして〔
００１１〕を発生し、記録データとして（０１００〕を
発生し、サーチデータとして（０１０１）を発生し、サ
ーチ速度ａデータとして（ｏｏｏｏ）を発生し、サーチ
速度ｂデータとして（０００１〕を発生するように構成
されている。なお、第１図には８種類の代表的モードの
みが示さハているが、実際の装置では数十種類のモード
を設定するよ一５ＦＣ構成されている。 ａ３はクロック信号発生器であり、この実施例では嬉３
図囚に示す如く同一時間幅を有して第１の電圧レベル（
低レベル）期間−と第２の電圧レベルＣ高レベル）期間
Ｔｍとを交互に有する同期化制御信号を発生する。Ｉは
アドレス信号発生回路であり、各データ発生回路（５）
〜０１）Ｋ含まれるモード設定スイッチの操作に応答し
て各モードに対応したアドレス信号を発生する。なお、
この実施例の場合には、停止モード、早送りモード、巻
戻しモード、プレイモード、記録モード、及びサーチモ
ードな設定した時にはアドレスｌのデータメモリ（２１
１を選択するためのアドレス信号（ｏｏｏｏ）ｖ送出し
、サーチ速度暑モード及びサーチ速度ｂモードを設定し
た時にはアドレス２のデータメモリリな選択するための
アドレス信号（０００１）を送出する。また図示されて
いない他のモードを設定した時にも、これに対応したア
ドレス信号を送出する。Ｑ５１はマルチプレクサであり
、クロック信号の低レベル期間孔にアドレス信号なＳ択
して送出し、クロック信号の高レベル期間ＴＢｃデータ
信号を選択して送出するものである。ｕ６１は４ビツト
のデータを出力するデータ出力端子、α徂まクロック信
号を出力するクロック出力端子である。 ＶＴ）１本体側の受信部１２１には４本の信号伝送ライ
ン（３）が結合される信号入力端子ａ樟と同期化側−信
号伝送ライン（４）が結合される？ＩＩ′ｌＪ御信号入
力端信号入力端子−ねている。データ入力端子０８には
アドレス検出ラッチ（至）が接続されている他に、°ア
ドレス１のデータメモリＱυ、アドレス２のデータメモ
リシ々、アドレスＮのデータメモリ（至）が接続されて
いる。アドレス検出ラッチｌ２ＩＫは同期化制御信号（
クロック）入力端子Ｑｌも接続されており、クロック信
号の低レベルに応答してこの期間ＴＬに伝送され【くる
アドレス信号を読み込んで保持する。 鏝はアドレスデコーダであって、アドレス検出ラッチ（
イ）から得られるアドレス信号なデコードとしてデータ
メモＩＪ　（２υ〜（ハ）のいず幻か１つを指定する信
号を送出する。□□□はパルス幅変換用単安定マルチパ
（ブレークであり、入力端子０から供給されるデユティ
７アクタ５０Ｘのクロック信号をデユティ７アクタの小
さい第３図０のクロックツ（ルスに変換し、このパルス
の後縁を書き込みのトリガとするように各メモリシυ〜
□□□に送るものである。 Ｑｅハリトリガ単安定マルチバイブレータからなるクロ
ックパルス検出回路であり、入力端子ｉ１１にクロック
信号が伝送されているか否かを検出し、クロック信号が
伝送されている時に４レベル出力を送出し、第２図に示
す第２のリモートＩＩＪ１１１ユニットから直流電圧が
入力端子ｕｌＫ伝送されている時には低レベル出力な送
出するものである。このクロックパルス検ｔｋ３回路（
ト）は第２図に示す第２のリモート制御ユニットを使用
する場合にのみ必要なものであり、この出力はアドレス
検出ラッチ■に供給され、クロック信号が検出さハてい
ない時にアドレス検出ラッチ翰をアドレスデコーダさせ
る制御に利用されている。また、クロックパルス検出回
路（２）の出力はインバータ＠を介してＡＮＩ）ゲート
（至）の入力となり、アドレスｌのデータメモリシυの
書き込み制御にも利用され、更にアドレス２及びＮのプ
リセット信号としても利用さハている。 βは比較回路であり、第２図に示す第２のリモート制御
ユニットを使用する時に必要なものである。この比較回
路凶では、アドレスｌのデータメモリＱυから読み出さ
れたデータＡと、データ入力端＋０が受信したデータＢ
とを比較し、データ人とデータＢとが異なるデータであ
る時に高レベル出力を発生するものである。なお比較回
路−の出力はＡＮＤゲート（２）と０１（ゲート（ト）
とを介してメモリＣ２１１のクロックとなる。 アドレスｌのデータメモリＱυの出力ラインには、停止
デコーダ（７）、早送りデコーダ６υ、巻戻しデコーダ
囚、プレイデコーダお、記録デコーダ例、及びサーチデ
コーダＣが夫々接続され、アドレス２のデータメモリ０
の出力ラインにはサーチ速度１デコーダ（３６ａ）、サ
ーチ速度ｂデコーダ（３６ｂ）が接続され、図示が省略
されているがアドレスへのデータメモリ（ハ）の出力ラ
インにも糧々のデコーダが接続される。各デコーダ（７
）〜（３６ｂ）は各モードのデータに応答してプランジ
ャソレノイド８７１〜１４）を駆動する。 ４２図は第２のリモート制御ユニット叩を示すものであ
り、（ｏｏｏｏ）を発生する停止データ発生回路１４５
１．（０００１）を発生する早送りデータ発生回路（４
η、（００１０）を発生する巻戻しデータ発生回路＋４
８、（００１１）を発生するプレイデータ発生回路（ハ
）、及び（０１００）を発生する記録データ発生回路（
ト）から成るデータ信号発生部６υと、高レベルに和尚
する直流電圧発生回路１５ａと、４本のデータ出力端子
Ｑと、単一の直流電圧出力端子（ロ）とを有し、第１図
に示したＶＴｉ（の受信部（２）Ｋ第１のリモート制御
ユニツ）ｔｌｌＫ代って伝送ツイン＋３１　＋４１で結
合されるものである。即ちこの第２のリモート制御ユニ
ット（ハ）は代表的なモードのみをリモート制御するた
めのものであり、大幅に簡略化及び小型化されたもので
ある。 次に、この装置でｖＴｋＬ′４を制御する方法について
述べる。今、第１図に示す如＜ｇｔのリモート制御ユニ
ッ）　＋１１をＶＴＲの受信部（２）Ｋ結合して遠隔操
作する場合に於いて、停止モードスイッチを操作すると
、停止データ発生回路（５）から停止データ（ｏｏｏｏ
）が発生すると共に、アドレス信号発生回路Ｉから停止
データを書き込むためのアドレス１を示す　〔００００
〕のアドレス信号が発生する。クロック信号発生器ａ３
からは第３図囚に示す如く交互に低レベルυ信号と高レ
ベル０信号とが発生し、このりａｙり（１８号に基づい
てマルチプレクサ０っは低レベル期間−にアドレス信号
発生回路Ｉを出力端子（１６１に接続し、高レベル期間
ＴＲＩにデータ信号発生部ａ３の出力ラインを出力端子
（ｌｂｌに接続する。従って、４ビツトの信号伝送ライ
ン（３）によってアドレス信号とデータとが第３図（６
）に示す如くクロック信号に同期して時分割伝送される
。一方、クロック信号は独立の伝送ライン（４１でＶＴ
ｉ（の受信部（２１の入力端子（ＩＩに送られ、アドレ
ス検出ラッチ山の制御に利用される。即ちアドレス検出
ラッチ■はクロック信号の低レベルに応答して入力端子
ｕ８１の信号を読み込む、クロック信号の低レベル期間
ＴＬには送信側からアドレス信号のみが伝送されている
ので、アドレス検出ラッチ（至）がデータを読み取るこ
とはなく、アドレス信号のみを醗み取る。今、停止デー
タの伝送のために、アドレスｌを指定するための信号（
ｏｏｏｏ）が送出されているので、アドレス検出ラッチ
■は（ｏｏｏｏ）を保持し、アドレスデコーダ（至）か
らアドレス１のデータメモリ（２υを書き込み可能状態
にするアドレス制御信号が発生する。データメモＩＪ　
（２υがデータ書き込み可能に制御された状態で、クロ
ック信号の高レベル期間１に停止データ（ｏｏｏｏ）が
伝送されてくると、パルスｓｒ換回路（ハ）から与えら
れる第３図０のクロックパルスの後縁時点−に同期して
データがメモリ３υＫＩＩＩき込まれる。今、メモリ（
２１１にζｈまでプレイデータ（００１１３が書き込ま
れていたとすれば、これがクリアされて停止データが優
き込まれる。そして、同時に停止データがメモＩＪ　１
２１１から読み出され、停止デコーダ団が停止データに
応答して停止プランジャソレノイド６ηをオンにする出
力を発生し、ＶＴＲは停止モードとなる。 次に、早送りモードを設定する場合には、早送りモード
設定スイッチの操作によって早送りデータ発生回路（６
）から早送りデータ（０００１］を発生させ、同時にア
ドレス信号発生回路α４から早送りデータをアドレス１
に優き込むためのアドレス信号（ｏｏｏｏ）な発生させ
る。これにより、停止モード時と同様に早送りデータと
そのアドレス信号とが時分割で伝送され、アドレス１の
データメモリａＵ＜停止データに代って早送りデータが
書き込まれ、これが読み出されて早送りグラ／ジャソレ
ノイド（至）が動作し、早送りモードとなる。なお、デ
ータ信号発生例α邊に於いて任意の１つのデータ発生回
路が選択されると、他のデータ発生回路はリセットされ
る。従って同時に２つのデータが発生することはない。 巻戻し、プレイ、記録、サーチ（検索）モードを設定す
る場合にも、前述の停止及び早送りモードと同様な動作
となり、夫々アドレス１のデータメモリなυが指定され
、このメモリ（２１１に今までの古いデータに代って夫
々のデータが普き込まれ、夫々のモードが設定される。 次に、サーチモードに於いて速度を費える場合について
述べる。今、サーチデータ発生回路αｌにてサーチモー
ドの操作を行うと、アドレス１のデータメモリ圓にサー
チデータ（０１０１）が書き込まれる。この装置ではサ
ーチ速度を指定する必要があるので、サーチモード設定
の前又は後に１例えばサーチ速度ａモード設定スイッチ
を操作し、サーチ速度１データ発生回路（１１りから速
度暑を示すデータ（ｏｏｏｏ）を送出させる。同時にア
ドレス信号発生回路α心からアドレス２のデータメモリ
（２４な指定するためのアドレス信号（０００１〕な発
生させる。これにより、速１ｆａデータとそのアドレス
信号が時分割伝送さね、アドレス２のデータメそりｃ２
りに速度ａデータ（ｏｏｏｏ）が書き込まれる。そして
、このデータがメモリ（２２１から読み出され、速度１
デコーダ（３６りがとれに応答してテープ速度ａが設定
される。アドレスｌのデータメモリ■υに既にサーチデ
ータが書き込まれているとすれば、サーチプランジャソ
レノイド１４４も動作しているので、速Ｈｍのサーチが
行われる。 速度すでサーチを行う場合も、同様に速度すのデータ（
０００１）がアドレス２のデータメモリ＠に書き込まれ
、このメモリ（２々の出力が速度すのデコ「ダ（３６ｂ
）でデコードされ、速２ｂのブランジャンレノイド１４
）が動作し、速度すのサーチ状態となる。 ＶＴＲを複雑Ｋ　１１１Ｊ　＃する必要のない場合には
、第２図に示す第２のリモート制御ユニット（ハ）をＶ
ＴＲの受信部１２）Ｋ結合する。即ち第１及び第２のリ
モート制＃ユニット（１）−は伝送ライン＋３１　（４
）に対して着脱自在に構成されているので、第１図の第
１のリモート制御ユニット（１）を取り除き、ここＫｔ
Ｉｓ２のリモート制御ユニット４１□な、結合する。＃
Ｉ２のリモート制御ユニット（ハ）Ｋはクロック信号発
生器が含まれておらず、その代りに伝送ライン（４）Ｋ
で、クロック信号の代りに第４図（４）Ｋ示す如く高レ
ベルの直流電圧が伝送される。このため、受信部（２１
に於けるアドレス検出ラッチ（至）に常に高レベル信号
が付与され、このラッチ因にデータが書き込まれること
が禁止される。またクロック信号に代って直流電圧が供
給されるためにクロックパルス検出回路（ハ）からはパ
ルス検出出力が得られず、低レベル出力状態となる。そ
して、この低レベル出力がアドレス検出ラッチ■に入力
し、アドレス検出ラッチ■がアドレス信号（ｏｏｏｏ）
を固定保持した状態となる。即ちアドレスｌのメモリ３
υを指定するアドレス信号な保持した状態となる。 この結果、アドレスデコーダｃ！４）の出力でアドレス
１のデータメモリ圓がデータ書き込み可能状態に制御さ
れる。 パルス検出回路（至）の低レベル出力は、アドレス２の
データメモリの及びアドレスへのデータメモリＣ１３に
もプリセット信号又はリセット信号として付与され、デ
ータメモリ（２２１□□□から例えば

〔００００〕のよ
うな特定データが出力されるか、又は無出力状−となる
。 上述の如くアドレス１のデータメモリ机のみが直流電圧
に基づいてアドレス指定された状態で、例えばプレイモ
ード設定スイッチを操作して第４図＠に示す如＜１１〜
−期間でプレイデータ発生回路−から［００１１］のプ
レイデータを発生させると、これが伝送ライン（３）に
よって受信部（２）の入力端子特に送られ、１ｍでトリ
ガされるパルス幅変換回路（ハ）の出力がクロックとし
てアドレス１のデータメモＩＪ　ＣＪυに供給さねた時
点でデータの書き込みのみが行われ、同時に読み出され
てプレイデコーダ［有］Ｋ送られ、プレイブランジャン
レノイド１４（１が駆動される。次に、第４図（８）の
一時点で停止モードを設定し、停止データ発生回路４ｅ
から

〔００００〕の停止データを発生させると、これが
アドレス１のデータメモリ（２１＋に送られる。この際
、メモリ圓の出力データ＾と入力データＢとの闇に差が
生じるので、比較回路（２）から不一致を示す高レベル
出力が発生し、これがＡＮＤゲート（至）とＯＲゲート
６５１とを通ってメモリ３υの書き込みクロックとなり
、データの書き込みが行われる。即ちプレイデータに代
って停止データが舊き込まれる。これにより、停止プラ
ンジャソレノイドＣ３７）が動作し、停止モードになる
。上記以外の早送りモード、巻戻しモード、記録モード
も同様に８足される。 上述から明らかなように本実施例の方式には次の利点が
ある。 １ｍｌ　　同一伝送ラインを使用してクロック信号の低
レベル期間にアドレス信号な送り、高レベル期間にデー
タ信号を送っているので、少ない伝送ラインで多くの情
報伝送が可能になる。 ｌｂ）　　アドレス信号とデータ信号との時分割伝送な
りロック信号の低レベルと高レベルとによって制御する
ので、制御系が簡単になる。 ｆｃ）　　クロック信号の低レベル期間にアドレス信号
を検出するように構成されているので、第２のリモート
制御ユニット１９を使用し、直流高レベル信号を供給す
ると、アドレス検出ラッチ（至）がデータを読み込むこ
とを自動的に停止する。従って、第１のリモート制−ユ
ニツ）　ｌｉ＋と第２のリモート制御ユニット（４９と
を区別するための制御を容易に達成することが出来る。 以上、本発明の実施例について述べたが、本発明はこれ
に限定されるものではなく、更に変形可能なものである
。例えば、ＶＴ）を以外の＠言にも適用可能である。ま
た伝送ライン＋３１１４１を無線とする場合にも適用可
能である。また、実施例では第２のリモート制御ユニッ
ト（ハ）を使用する際に、アドレス１のデータメモリシ
υを特定メモリとしたが、データメモリ（ハ）又は（至
）を特定メモリとして選択し、ここにデータを璽き込ん
でもよい。また、クロック信号発生器（１３を受信部（
２）に設け、送信部にクロック信号を送ってもよい、ま
た高レベル期間にアドレス信号を伝送し、低レベル期間
にデータ信号を伝送するようＫしてもよい。また受信部
（２）からユニット１１１−にチェック信号等を同様な
方式で送るようＫしてもよい。

【図面の簡単な説明】

第１図は本発明の実施例に係わるＶＴ凡の情報伝送方式
を示すブロック図、＄２図は第２のリモート制御ユニッ
トを示すブロック図、第３図はクロック信号に同期した
伝送を示す波形図、第４図は直流電圧の制御による伝送
を示す波形図である。 なお、図面に用いられている符号に於いて、（１１は第
１のリモート制御ユニット、（２１は受信部、（３）は
信号伝送ライン、（４）は制御信号伝送ライン、Ｑカは
データ信号発生部、Ｑ３はクロック信号発生器、■はア
ドレス信号発生回路、α９はマルチプレクサ、（２）は
アドレス検出ラッチ、３υ＠（至）はデータメモリ、１
２４１はアドレスデコーダ、凶はパルス幅変換回路、（
至）はクロックパルス検出回路、（６は第２のリモート
制御ユニット、６υはデータ信号発生部、６４は直流電
圧発生回路である。

Claims (1)

1. 【特許請求の範囲】 １１１　　第１の電圧レベル期間と第２の電圧レベル期
   間とを有する制御信号を発生させること、前記第１の電
   圧レベル期間にアドレス信号を伝送すること、 前記第２の電圧レベル期間にデータ信号を伝送すること
   。 前記第１の電圧レベル期間に伝送された前記アドレス信
   号を検出し、前記アドレス信号で指定されたメモリを書
   き込み可能状態にすること、前記第２の電圧レベル期間
   に伝送された前記データ信号を前記アドレス信号で指定
   された前記メモリに書き込むこと、 からなる情報伝送方式。 （２）　　前記制御信号は同一時間幅の高レベル期間と
   低レベル期間とを有するクロック信号である特許請求の
   範囲第１項記載の情報伝送方式。