JPS6124868B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はフアクシミリ受信機に係り、特に圧縮
コード化されて伝送されたフアクシミリ信号中か
ら画信号を正確に検出して復号化できるようにす
ることを目的とする。

近年の高速フアクシミリ装置では、送信機側で
得た文字情報のランレングス数をモデイフアイ
ド・ホフマンMH符号の如き適当な２値コード信
号に圧縮コード化し、このコード化画信号の１ラ
イン分毎に別途コード化されたライン同期信号を
挿入して受信機側に伝送し、受信機側ではその受
信信号から分離抽出したコード化画信号を元の文
字情報のランレングス数に相当する数のパルス列
信号にデコードして記録を行うようにしている。
その際、斯るフアクシミリ装置では、伝送用のク
ロツクに極めて高速のものを使用したり、或い
は、リード・コーテイング方式と称される２次元
の符号化処理を行うことによつて、伝送時間を一
段と短縮するようにしている。そこで、このよう
にして非常に高速度で伝送されたフアクシミリ信
号を受信機側でリアルタイムで処理して復号化す
るには、極めて高速のクロツクを使用しなければ
ならず、これは現在の回路技術や製造コストの低
減という点から考えると容易に達成できない。こ
のため、現在の此種フアクシミリ受信機の多くは
送信機側から伝送されて来たフアクシミリ信号を
一旦適当なバツフアメモリに収納し、後にそのフ
アクシミリ信号を順次読出してデコードして行く
所謂復号バツフア方式を採用している。

ところが、送信機側から伝送されるフアクシミ
リ信号中にはコード化画信号と類似した例えば１
ビツトの“０”とそれに続く７ビツトの“１”か
らなる〔01111111〕の如きライン同期信号が挿入
されており、しかも、この同期信号と画信号を区
別するための識別符号が画信号中に挿入されるよ
うになつている。この識別符号はコード化画信号
中で例えば〔0011111101〕の如く“１”が５ビツ
ト以上続いた場合に、その５ビツト目の“１”と
次のビツトとの間に１ビツトの“０”が
〔00111110101〕の如く挿入されるように構成され
たものであり、この“０”を一般にゼロインサー
シヨンと称している。

このため、従来のフアクシミリ受信機では上述
のゼロインサーシヨンを検知することにより、受
信信号中から画信号を抽出してデコードするよう
にしているが、このような方法ではゼロインサー
シヨンの検出を一旦誤まると、其の後の復号化動
作に支障をきたすと云う欠点があつた。

そこで、本発明は斯る欠点を解消したフアクシ
ミリ受信機を提案するものであり、以下、その詳
細を図面を参照して説明する。

第１図は本発明フアクシミリ受信機の一実施例
の要部概略構成を示している。同図に於いて、１
は送信機側から伝送されたフアクシミリ入力信号
Ａが導入される入力端子であり、この信号Ａはそ
れに同期するクロツクパルスφ_１によつて第１シ
ーケンスコントローラ２に順次導入されると共
に、上記のφ_１を反転したクロツクパルス_１で
駆動される第1Dフリツプ・フロツプ３により半
ビツト分だけ遅相（第２図A′参照）されてRAM
からなる第１メモリ４の入力として導かれる。

この第１メモリ４の書込み用パルスＤは第２第
3Dフリツプ・フロツプ９，１０とアンドゲート
１１によつて作成されるが、その際、その第2D
フリツプ・フロツプ９に印加されるクロツクパル
スの他方φ_２は一方φ_１よりも充分高い周波数に
選定されている。

前記アンドゲート１１からの書込用パルスＤは
第１カウンタ７のカウント入力として供給され、
且つ、そのパルスＤのインバータ１２による反転
出力D′がマルチプレクサ６の切換信号及び前述
の第１メモリ４及び後述する第２メモリ５の書込
み、読出し制御信号として印加される。即ち、上
記マルチプレクサ６は前記インバータ出力D′が
ローレベルの時に書込みアドレス指定用の前述の
第１カウンタ７の出力Ｆを第１第２メモリ４，５
のアドレス入力Ｈとして導出し、前記インバータ
出力D′がハイレベルの時に読出しアドレス指定
用の第２カウンタ８の出力Ｇを上記入力Ｈとして
導出するよう構成されている。また、第１第２メ
モリ４，５は前記インバータ出力D′がローレベ
ルの時に書込みモードになり、ハイレベルの時に
読出しモードとなるよう切換えられる。

第１シーケンスコントローラ２はマイクロプロ
セツサーからなり、ここに順次導入されるフアク
シミリ入力信号Ａがコード化画信号であるかライ
ン同期信号であるかを判定する。即ち、ライン同
期信号が前述の〔01111111〕に決められており、
且つ、画信号には前述したゼロインサーシヨンが
施されているものとすると、上記コントローラ２
はその入力信号Ａに“１”が現われる毎にその後
に続く“１”を監視して行き、“１”が５個連続
した後の次の６ビツト目も“１”であればライン
同期信号であると判断し、上記の６ビツト目が
“０”であればゼロインサーシヨンであると判断
する。そして、このコントローラ２はライン同期
信号であると判断した時はその同期信号の最終ビ
ツト即ち８ビツト目の期間のみ“１”即ちハイレ
ベルに反転する出力Ｂを導出し、ゼロインサーシ
ヨンであると判断した時はそのゼロインサーシヨ
ンの期間に“０”即ちローレベルに反転する出力
Ｃを導出する。

そこで、今、端子１へのフアクシミリ入力信号
が第２図のＡのようになつていたとすると、第１
シーケンスコントローラ２の出力Ｂ，Ｃはそれぞ
れ同図に示すようになる。この出力の一方Ｃが第
２第3Dフリツプ・フロツプ９，１０のリセツト
信号（ローレベルでリセツト）として印加される
ので、アンドゲート１１からの前記書込用パルス
Ｄは図示の如くゼロインサーシヨンに相当する期
間では発生されないことになる。このため、第１
メモリ４にはフアクシミリ入力信号Ａからゼロイ
ンサーシヨンが除去された信号即ち〔………
1111001111111………〕が収納されることにな
る。

一方、第１シーケンスコントローラ２の他方の
出力ＢはRAMからなる第２メモリ５の入力とし
て導かれ、且つこの第２メモリには前述のインバ
ータ出力D′が第１メモリと同様の書込み、読出
し制御信号として印加される。このため、この第
２メモリ５には第１メモリ４に収納される前記フ
アクシミリ信号Ａ中の同期信号の最終ビツトに対
応するビツトのみ“１”となり他のビツトは全て
“０”となる信号即ち〔………0001000000000……
…〕が収納されることになる。

次に、１３は第１第２カウンンタ７，８の各出
力Ｆ，Ｇ即ち書込みアドレスと読出しアドレスを
比較するアドレスコンパレータであつて、その出
力Ｉは上記両アドレスが一致した時のみハイレベ
ルで、その他の時はローレベルとなつており、こ
の出力Ｉがマイクロプロセツサからなる第２シー
ケンスコントローラ１４に与えられる。このコン
トローラ１４は上記コンパレータ出力Ｉ及び後述
する画信号デコード回路１５がデコード動作を行
なついてる時にハイレベルとなる信号Ｊを制御入
力として読出し用パルスＥの導出を制御する。即
ち、上記コントローラ１４は信号Ｉ，Ｊが共にロ
ーレベルの時は読出し可能と判断して読出し用パ
ルスＥを導出し、その両者Ｉ，Ｊの何れか一方が
ハイレベルの時は読出し不可能と判断して上記パ
ルスＥの導出を禁止する。従つて、この読出し用
パルスＥは第２図に示すように一定周期で導出さ
れず間欠的に導出される。なお、このパルスＥは
書込み用パルスＤよりも充分に高い周波数に選定
されている。

第２シーケンスコントローラ１４からの上記読
出し用パルスＥは前述の第２カウンタ８に導入さ
れ、このカウンタが第１第２メモリ４，５の読出
しアドレスを順次指定して行く。このため、この
第１第２メモリ４，５にそれぞれ収納された前述
の信号〔………1111001111111………〕及び〔…
……0001000000000………〕がそれぞれ１ビツト
ずつ読出されて行く。そして、その第１メモリの
出力信号Ｋは第２シーケンスコントローラ１４及
び画信号デコード回路１５に導入され、第２メモ
リの出力信号Ｌは上記コントローラ１４にのみ導
入される。

前記デコード回路１５はバラレル変換用、デコ
ード用、バツフア用の各メモリ等を含み、第２メ
モリの出力信号Ｌを得て該信号中の画信号のデコ
ードを行う。即ち、この回路１５は文字情報のラ
ンレングスを表わすコード化画信号を元のランレ
ングスに相当する数のシリアルなパルス列信号に
変換し、そのパルス列信号を該回路１５内のバツ
フアメモリに収納せしめる訳である。その際、こ
の復号化動作は第１メモリの出力信号Ｋ中の画信
号に対してのみ行なわれるが、それは次のように
して達成される。即ち、第２シーケンスコントロ
ーラ１４は第１メモリの出力信号Ｋ中に連続した
６個の“１”を検知すると共に、その６個目の
“１”のタイミングで第２メモリの出力信号Ｌ中
の“１”を検知すると、それまでの信号がライン
同期信号であると判断し、次のビツトの立上りタ
イミングでハイになる出力Ｍ（第３図参照）をデ
コード回路１５に与える。それによつて、このデ
コード回路１５は第１メモリの出力信号Ｋ中の上
記同期信号に続く画信号をその１ビツト目から順
次デコードして行き、それにより導出されたパル
ス列信号を前述のバツフアメモリに次々と収納し
て行く。

前記デコード回路１５がこのようにして復号化
を行い、１ラインの画素数例えば1728に相当する
パルスが前記バツフアメモリに収納されると、第
２シーケンスコントローラ１４は出力Ｍをローレ
ベルに反転させ、それによつて上記デコード動作
を停止せしめる。それに続いて、第２シーケンス
コントローラ１４は同様にして次のラインの同期
信号を検知すると、その同期信号に続く次のライ
ンに対するデコードを前述と全く同様に行なわせ
ると共に、その１ライン前のデコード出力即ち前
述のパルス列信号をデコード回路１５内のバツフ
アメモリから読出す。このため、このメモリは或
る１ライン分の書込みとその１ライン前の読出し
が同時に行なわれることになるので、１ライン分
の記憶容量を有するものを２個設け、そのそれぞ
れに対する書込みと読出しを交互に行うように構
成する必要があるが、デコード回路１５内をその
ように構成することは既に公知であるので、斯る
点についてのこれ以上の説明は省略する。なお、
上記デコード回路１５から読出されたパルス列信
号がマルチスタイラス記録ヘツド等を可とする記
録手段に供給されることにより画信号の記録が行
なわれる訳である。

ところで、これまでの復号化動作はそれが正常
に行なわれた場合であるが、復号化に誤動作を生
じた場合には次のような動作を行なう。即ち、こ
の場合はデコード回路１５が復号化動作を行なつ
ている最中に、第２シーケンスコントローラ１４
が第２メモリの出力信号Ｌ中の“１”を検知する
ことになるので、このコントローラはこの時点で
それまでの復号化が誤まりであると判断して出力
Ｍを直ちにローレベルに反転せしめ、それによつ
てデコード回路１５の復号化動作を停止させる。
それと同時に、コントローラ１４は上記デコード
回路１５に指示Ｎを与えることにより、上記第１
メモリの出力信号Ｋ中の“１”即ちライン同期信
号の検出後には、その同期信号の直前のライン即
ち復号化を誤つたラインのデコード出力をデコー
ド回路１５から読出さず、その代りに更にその１
ライン前のデコード出力を読出して前述の記憶手
段に供給する。その際、このように同一ラインの
情報を２度続けて記録するようにしたのは、一般
にフアクシミリの文字情報は連続する２ライン間
で類似していると考えられるからである。なお、
デコード回路１５内をそのように構成することは
従来技術を踏襲すれば容易に実現できるので、こ
こでは斯る点についての詳細な説明は省略する。

本発明のフアクシミリ受信機は、以上説明した
如く、ライン同期信号とコード化画信号を含むフ
アクシミリ入力信号を第１のメモリ手段に順次収
納すると共に、その第１メモリ手段への書込みに
同期して上記入力信号中の画信号の収納時には予
め決められた１ビツトの符号を、また、ライン同
期信号の収納時にはその符号と異なる符号を第２
のメモリ手段にそれぞれ順次書込んで行き、後に
この第１第２メモリ手段から読出された各出力信
号の符号変化を検知することにより、上記入力信
号中から画信号を抽出してデコードするようにし
ているので、従来のようにフアクシミリ入力信号
の符号変化のみを監視して画信号のデコードを行
うものに比べて誤動作が少ない確実な復号化動作
を達成することできるものである。また、本発明
では、フアクシミリ入力信号を上述の第１メモリ
手段に収納する際に画信号中のゼロインサーシヨ
ンの如き識別符号を予め除去して書込むようにし
ているので、この第１メモリ手段の出力信号を得
てデコードを行う際に上記識別符号による誤動作
が生じる虞れもなく、従つて、更に確実な復号化
動作を実現できることになる。

【図面の簡単な説明】

第１図は本発明フアクシミリ受信機の一実施例
の要部概略構成を示すブロツク図、第２図及び第
３図はその動作説明のためのタイムチヤートであ
る。

Claims (1)

【特許請求の範囲】
1. １ 文字情報のランレンクス数を２値コード化し
   た画信号の１ライン分毎に別途コード化したライ
   ン同期信号が挿入された型式のフアクシミリ信号
   を入力とするフアクシミリ受信機に於いて、受信
   したフアクシミリ信号を順次収納する第１のメモ
   リ手段と、上記フアクシミリ信号中のライン同期
   信号および同期信号と画信号を区別するための識
   別信号を検出する第１の制御手段と、該制御手段
   により上記フアクシミリ信号中の画信号の収納時
   は予め決められた１ビツトの符号を順次収納して
   行き、ライン同期信号の収納時には上記符号と異
   なる符号を収納する第２のメモリ手段と、上記第
   １メモリ手段の出力信号を得て元の文字情報のラ
   ンレングス数に相当するパルス列信号を導出する
   復号化手段と、上記第１第２メモリ手段の書込み
   アドレスと読み出しアドレスとを比較し、両アド
   レスの一致不一致に応じた出力信号及び上記復号
   手段のデコード動作に対応して出力される復号手
   段からの出力信号を制御入力とし、上記第１第２
   メモリ手段の読出し用パルスの導出を制御する第
   ２の制御手段を備え、上記第１第２メモリ手段を
   同期せしめて書込み及び読出し動作せしめると共
   に、第１メモリ手段の出力信号中の画信号に対し
   てのみ上記復号化手段がデコード動作を行うよう
   にしたことを特徴とするフアクシミリ受信機。