JPS58108823A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPS58108823A JPS58108823A JP56208578A JP20857881A JPS58108823A JP S58108823 A JPS58108823 A JP S58108823A JP 56208578 A JP56208578 A JP 56208578A JP 20857881 A JP20857881 A JP 20857881A JP S58108823 A JPS58108823 A JP S58108823A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- base
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入力端子に印加される微小入力信号を一定の直
流レベルだけレベルシフトさせたのち次段に伝達するレ
ベルシフト回路に係り、きわめて簡単な構成工、シかも
、低い電源電圧のもとでも安定に動作する回、路を実現
することを目的とするものである。
流レベルだけレベルシフトさせたのち次段に伝達するレ
ベルシフト回路に係り、きわめて簡単な構成工、シかも
、低い電源電圧のもとでも安定に動作する回、路を実現
することを目的とするものである。
第１図に２本発明の一実施例に係るレベルシフト回路の
回路結線図を示す。第１図において、入力端子Ｘにはト
ランジスタ１のベースが接続され、前記トランジスタ１
のコレクタには前記トランジスタ１と相補型（ＰＮＰに
対してＮＰＮ）のトランジスタ２のベースが接続されて
いる。前記トランジスタ２のエミッタはマイナス側給電
線路２に接続され、前記トランジスタ１のエミッ久と前
記トランジスタ２．のコレクタの間には、ベース・コレ
クタ間が短絡されてダイオード接続されたトランジスタ
３のエミッタおよびベースが接続されている。前記トラ
ンジスタ２のコレクタと出力端子Ｙの間には負荷として
の抵抗４が接続され、プラス側給電線路すと出力端子Ｙ
との間には定電流源６が接続され、また、前記給電線路
すと前記トランジスタ１のエミッタの間には別の定電流
源６が接続されている。
回路結線図を示す。第１図において、入力端子Ｘにはト
ランジスタ１のベースが接続され、前記トランジスタ１
のコレクタには前記トランジスタ１と相補型（ＰＮＰに
対してＮＰＮ）のトランジスタ２のベースが接続されて
いる。前記トランジスタ２のエミッタはマイナス側給電
線路２に接続され、前記トランジスタ１のエミッ久と前
記トランジスタ２．のコレクタの間には、ベース・コレ
クタ間が短絡されてダイオード接続されたトランジスタ
３のエミッタおよびベースが接続されている。前記トラ
ンジスタ２のコレクタと出力端子Ｙの間には負荷として
の抵抗４が接続され、プラス側給電線路すと出力端子Ｙ
との間には定電流源６が接続され、また、前記給電線路
すと前記トランジスタ１のエミッタの間には別の定電流
源６が接続されている。
なお、前記プラス側給電線路すはプラス側給電端子Ｂに
接続され、前記マイナス側給電線路１はマイナス側給電
端子Ｇに接続されている。
接続され、前記マイナス側給電線路１はマイナス側給電
端子Ｇに接続されている。
さて、第１図において、トランジスタ１のベース・エミ
ッタ間順方向電圧とトランジスタ３のベース・エミッタ
間順方向電圧がほぼ等しいものとする１と、トランジス
タ２が完全飽和に至らない範・：１ 囲においては、入力端子Ｘのレベルと前記トランジスタ
２のコレクタのレベルは同じになる。
ッタ間順方向電圧とトランジスタ３のベース・エミッタ
間順方向電圧がほぼ等しいものとする１と、トランジス
タ２が完全飽和に至らない範・：１ 囲においては、入力端子Ｘのレベルと前記トランジスタ
２のコレクタのレベルは同じになる。
すなわち、ある時点において入力端子Ｘのレベルが以前
よりも下降したとすると、トランジスタ１とトランジス
タ３のバランス状態がくずれ、前記トランジスタ１のエ
ミッタ電流が増加する反面。
よりも下降したとすると、トランジスタ１とトランジス
タ３のバランス状態がくずれ、前記トランジスタ１のエ
ミッタ電流が増加する反面。
前記トランジスタ３のエミッタ電流は減少する。
その結果、トランジスタ２０ベース電流が増加して、前
記トランジスタ２のコレクタのレベルは下降し、結局、
入力端子Ｘのレベルと前記トランジスタ２のコレクタの
レベルが等しくなった状態で前記トランジスタ１と前記
トランジスタ３のバランス状態が保たれる。
記トランジスタ２のコレクタのレベルは下降し、結局、
入力端子Ｘのレベルと前記トランジスタ２のコレクタの
レベルが等しくなった状態で前記トランジスタ１と前記
トランジスタ３のバランス状態が保たれる。
一方、定電流源６からは一定電流■。が抵抗４に供給さ
れ、前記抵抗４の両端には一定の電圧降下が生じる。
れ、前記抵抗４の両端には一定の電圧降下が生じる。
ここで、前記抵抗４の抵抗値をＲとし、入力端子Ｘに印
加される信号電圧をｅｉとすると、出力端子Ｙに現われ
る信号電圧ｅ０は次式の様になる。
加される信号電圧をｅｉとすると、出力端子Ｙに現われ
る信号電圧ｅ０は次式の様になる。
ｅ０＝ｅ、＋ ＩＯＲ
したがって、第１図の回路は入力端子Ｘに印加される入
力信号を一定レベルだけ直流的にシフトさせて出力端子
Ｙに供給する機能を有していることになる。
力信号を一定レベルだけ直流的にシフトさせて出力端子
Ｙに供給する機能を有していることになる。
ところで、第１図に示したレベルシフト回路はきわめて
簡単な回路構成となっているだけでなく。
簡単な回路構成となっているだけでなく。
１．６ｖ前後の低い電源電圧のもとでも充分安定な動−
作を期待することが出来る。
作を期待することが出来る。
例えば、定電流源６および６としてはよく知られたカレ
ントミラー回路を用いることが出来、その場合、第１図
の定電流源６および６の箇所にカレントミラー回路を構
成するトランジスタ（ＰＮＰ形）のコレクタ、エミッタ
が接続されるだけであるから、そのコレクタ・エミッタ
間電圧は０．３Ｖ程度でも動作させることが出来、第１
図のトランジスタ３のベース・エミッタ間順方向電圧が
０．７Ｖ程度で、微小信号を扱う場合にはトランジスタ
２のコレクタ・エミッタ間電圧も０．４ｖ前後あれば充
分であるから、これらの電圧を加算しても１．４Ｖ程度
となる。
ントミラー回路を用いることが出来、その場合、第１図
の定電流源６および６の箇所にカレントミラー回路を構
成するトランジスタ（ＰＮＰ形）のコレクタ、エミッタ
が接続されるだけであるから、そのコレクタ・エミッタ
間電圧は０．３Ｖ程度でも動作させることが出来、第１
図のトランジスタ３のベース・エミッタ間順方向電圧が
０．７Ｖ程度で、微小信号を扱う場合にはトランジスタ
２のコレクタ・エミッタ間電圧も０．４ｖ前後あれば充
分であるから、これらの電圧を加算しても１．４Ｖ程度
となる。
おいて提案した回路などによって得る様にすれば、１．
６Ｖ程度の低い電源電圧のもとでも安定な定電流源を実
現することが出来る。
６Ｖ程度の低い電源電圧のもとでも安定な定電流源を実
現することが出来る。
さて１本発明の実施態様は必らずしも第１図の回路に限
定されるものではなく、必要に応じて種々の変更が可能
である。例えば、第２図に例示した様に、トランジスタ
３のコレクタをベースに接続せずにマイナス側給電線路
りに接続すれば１回路をモノリシックＩＣ化する場合に
、トランジスタ３としてサブストレートＰＮＰ トラン
ジスタを用いることが出来るのでチップサイズも小さく
なるし、動作ゲインが上昇して追従性が良くなる。
定されるものではなく、必要に応じて種々の変更が可能
である。例えば、第２図に例示した様に、トランジスタ
３のコレクタをベースに接続せずにマイナス側給電線路
りに接続すれば１回路をモノリシックＩＣ化する場合に
、トランジスタ３としてサブストレートＰＮＰ トラン
ジスタを用いることが出来るのでチップサイズも小さく
なるし、動作ゲインが上昇して追従性が良くなる。
また、必要に応じてトランジスタ２のベース・エミッタ
間に抵抗７などを接続すれば、トランジスタの漏洩電流
をバイパスさせることが出来るので、温度安定性を向上
させ得る。
間に抵抗７などを接続すれば、トランジスタの漏洩電流
をバイパスさせることが出来るので、温度安定性を向上
させ得る。
さらに第３図に示した様にトランジスタ３の代りに単な
るダイオード８を用いても良いし、抵抗４の代りにダイ
オード９を用いることも出来る。
るダイオード８を用いても良いし、抵抗４の代りにダイ
オード９を用いることも出来る。
以上の様に本発明のレベルシフト回路は、入力端子にベ
ースが接続された第１のトランジスタ（前記実施例のト
ランジスタ１に相当）と、前記第１のトランジスタと相
補型であって、ペースが前記第１のトランジスタのコレ
クタに接続され、エミッタが一方の給電線路に接続され
た第２のトランジスタ（トランジスタ２に相当）と、前
記第１のトランジスタのエミッタと前記第２のトランジ
スタのコレクタの間に接続されたダイオード手段（トラ
ンジスタ３のベース・エミッタ間接合あるいはダイオー
ド８に相当）と、前記第２のトランジスタのコレクタと
出力端子の間に接続された負荷手段（抵抗４あるいはダ
イオード９に相当）と、他方の給電線路と前記出力端子
の間に接続された第１の定電流手段（定電流源６に相当
）と、他方の給電線路と前記第１のトランジスタのエミ
ッタの間に接続された第２の定電流手段（定電流源６に
相当）を備えたことを特徴とするもので、きわめて簡単
な構成で低い電源電圧のもとでも動作させることが出来
るという大なる効果を奏するものである。
ースが接続された第１のトランジスタ（前記実施例のト
ランジスタ１に相当）と、前記第１のトランジスタと相
補型であって、ペースが前記第１のトランジスタのコレ
クタに接続され、エミッタが一方の給電線路に接続され
た第２のトランジスタ（トランジスタ２に相当）と、前
記第１のトランジスタのエミッタと前記第２のトランジ
スタのコレクタの間に接続されたダイオード手段（トラ
ンジスタ３のベース・エミッタ間接合あるいはダイオー
ド８に相当）と、前記第２のトランジスタのコレクタと
出力端子の間に接続された負荷手段（抵抗４あるいはダ
イオード９に相当）と、他方の給電線路と前記出力端子
の間に接続された第１の定電流手段（定電流源６に相当
）と、他方の給電線路と前記第１のトランジスタのエミ
ッタの間に接続された第２の定電流手段（定電流源６に
相当）を備えたことを特徴とするもので、きわめて簡単
な構成で低い電源電圧のもとでも動作させることが出来
るという大なる効果を奏するものである。
第１図、第２図、第３図はいずれも本発明の各実施例に
係るレベルシフト回路の回路結線図である。 １．２，３・・−−−−）ランジスタ、４１・・・・抵
抗、６６・・・・・・定電流源、８，９・・・・・・ダ
イオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｆ ： コ 一■ … 。 正 ） →８ ｏＹ →Ｇ →β ｏＹ →Ｂ →Ｙ
係るレベルシフト回路の回路結線図である。 １．２，３・・−−−−）ランジスタ、４１・・・・抵
抗、６６・・・・・・定電流源、８，９・・・・・・ダ
イオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｆ ： コ 一■ … 。 正 ） →８ ｏＹ →Ｇ →β ｏＹ →Ｂ →Ｙ
Claims (1)
- （１）入力端子にベースが接続された第１のトランジス
タと、前記第１のトランジスタと相補型であって、ベー
スが前記第１のトランジスタのコレクタに接続され、エ
ミッタが一方の給電線路に接続された第２のトランジス
タと、前記第１のトランジスタのエミッタと前記第２の
トランジスタのコレクタの間に接続されたダイオード手
段と、前記第２のトランジスタのコレクタと出力端子の
間に接続された負荷手段と、他方の給電線路と前記出力
端子の間に接続された第１の定電流手段と、他方の給電
線路と前記第１のトランジスタのエミッタの間に接続さ
れた第２の定電流手段を備えたことを特徴とするレベル
シフト回路。 （→ 特許請求の範囲第（１）項の記載において、第３
のトランジスタのベースを前記第２のトランジスタのコ
レクタに接続し、同エミッタを前記第１のトランジスタ
のエミッタに接続するとともに同コレクタを一方の給電
線路に接、続し、前記第３のトランジスタのベース・工
すメ間接合によって前記ダイオード手段を構成したこと
を特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208578A JPS58108823A (ja) | 1981-12-22 | 1981-12-22 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208578A JPS58108823A (ja) | 1981-12-22 | 1981-12-22 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58108823A true JPS58108823A (ja) | 1983-06-29 |
| JPH0211044B2 JPH0211044B2 (ja) | 1990-03-12 |
Family
ID=16558500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56208578A Granted JPS58108823A (ja) | 1981-12-22 | 1981-12-22 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58108823A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654127A (en) * | 1979-10-09 | 1981-05-14 | Mitsubishi Electric Corp | Semiconductor device |
-
1981
- 1981-12-22 JP JP56208578A patent/JPS58108823A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654127A (en) * | 1979-10-09 | 1981-05-14 | Mitsubishi Electric Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0211044B2 (ja) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH0449287B2 (ja) | ||
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH0339426B2 (ja) | ||
| JPS58108823A (ja) | レベルシフト回路 | |
| US4812734A (en) | Current-mirror arrangement | |
| US5764105A (en) | Push-pull output circuit method | |
| JPH0413692Y2 (ja) | ||
| JPS62237805A (ja) | 電圧増幅回路 | |
| JPH0421365B2 (ja) | ||
| JPS6157111A (ja) | 比較器 | |
| JPS5967018U (ja) | バイアス回路 | |
| JPH0434567Y2 (ja) | ||
| JPS643407B2 (ja) | ||
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JP2829738B2 (ja) | コンパレータ | |
| JPS63231514A (ja) | 半導体集積回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS58107706A (ja) | カレントミラ−回路 | |
| JPS61120219A (ja) | 定電圧回路 | |
| JPS6252489B2 (ja) | ||
| JPH04278611A (ja) | 定電流回路 | |
| JPS59156010A (ja) | 出力増幅器のドライバ段回路 |