JPS6157111A - 比較器 - Google Patents
比較器Info
- Publication number
- JPS6157111A JPS6157111A JP59179711A JP17971184A JPS6157111A JP S6157111 A JPS6157111 A JP S6157111A JP 59179711 A JP59179711 A JP 59179711A JP 17971184 A JP17971184 A JP 17971184A JP S6157111 A JPS6157111 A JP S6157111A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- vout
- output
- goes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はバイポーラトランジスタ回路による単純な回路
構成で、低電流動作が可能なウィンドウ形比較器に関す
るものである。
構成で、低電流動作が可能なウィンドウ形比較器に関す
るものである。
従来例の構成とその問題点
ウィンドウ形比較器は、入力の電圧値が、設定された二
つの電圧値の間にあるか否かを判定するものであシ、近
年では集積回路の普及により、二つの集積化演算増幅器
又は比較器で構成されることが多い。第１図は二つの演
算増幅器１，２および抵抗Ｒ１〜Ｒ３で構成した場合の
例であシ、二つの電圧設定値をｖＬ、ｖＨ（ｖしくｖＨ
）とすると、入力電圧ｖ工Ｎが、ＶＬ ＜ Ｖ Ｉ Ｎ
＜ ＶＨ（７） （！：き出力”ＯＵＴを低イ電圧ニ
、ＶＩＮ ＜ＶＬ又ＨＶＩＮ＞”Ｈのと＠Ｋ ■ＯＵＴ
を高い電圧にしてとり出し、判定を行なわせるものであ
る。
つの電圧値の間にあるか否かを判定するものであシ、近
年では集積回路の普及により、二つの集積化演算増幅器
又は比較器で構成されることが多い。第１図は二つの演
算増幅器１，２および抵抗Ｒ１〜Ｒ３で構成した場合の
例であシ、二つの電圧設定値をｖＬ、ｖＨ（ｖしくｖＨ
）とすると、入力電圧ｖ工Ｎが、ＶＬ ＜ Ｖ Ｉ Ｎ
＜ ＶＨ（７） （！：き出力”ＯＵＴを低イ電圧ニ
、ＶＩＮ ＜ＶＬ又ＨＶＩＮ＞”Ｈのと＠Ｋ ■ＯＵＴ
を高い電圧にしてとり出し、判定を行なわせるものであ
る。
ところで近年集積回路が各方面に用いられるに及び集積
回路の中に、回路ブロックとしてこのような機能をとシ
込むことが要望されるようになった。集積回路の中に、
このような回置ブロックを入れるにあたり重要なことは
、回路が簡単で、チップ面積を占有しないこと、低電力
であること等である。したがって集積化演算増幅器や比
較器の回路をそのままの形で集積回路の中にとり込むこ
とは、チップの占有面積や、電気特性が必要にして十分
か等の観点から不適当な場合が多い。そこて考えられる
のが、第２図のようなウィンドウ形比較器である。即ち
、電流源３．４、抵抗Ｒ４゜Ｒ５およびトランジスタ０
１〜Ｑ５で構成され、入力ｖ工Ｎが低い方の設定電圧ｖ
Ｌより低いときはトランジスタＱ４は導通し、反転増幅
器を構成するトランジスタＱ よシとり出される出力■
ＯＵＴは低い電圧りをとる。入力ｖ工Ｎが設定電圧Ｖ、
と高い方の設定電圧ＶＨの間の値をとるときは、トラン
ジスタＱ４および同Ｑ１は共にしゃ断状態であるため、
出力ｖＯＵＴは高い電圧Ｈになる。
回路の中に、回路ブロックとしてこのような機能をとシ
込むことが要望されるようになった。集積回路の中に、
このような回置ブロックを入れるにあたり重要なことは
、回路が簡単で、チップ面積を占有しないこと、低電力
であること等である。したがって集積化演算増幅器や比
較器の回路をそのままの形で集積回路の中にとり込むこ
とは、チップの占有面積や、電気特性が必要にして十分
か等の観点から不適当な場合が多い。そこて考えられる
のが、第２図のようなウィンドウ形比較器である。即ち
、電流源３．４、抵抗Ｒ４゜Ｒ５およびトランジスタ０
１〜Ｑ５で構成され、入力ｖ工Ｎが低い方の設定電圧ｖ
Ｌより低いときはトランジスタＱ４は導通し、反転増幅
器を構成するトランジスタＱ よシとり出される出力■
ＯＵＴは低い電圧りをとる。入力ｖ工Ｎが設定電圧Ｖ、
と高い方の設定電圧ＶＨの間の値をとるときは、トラン
ジスタＱ４および同Ｑ１は共にしゃ断状態であるため、
出力ｖＯＵＴは高い電圧Ｈになる。
入力■ＩＮが高い方の設定電圧ｖＨより高いときにはト
ランジスタＱ１が導通し出力■ｏＵＴは低い電圧りにな
る。つまり、入力■工Ｎが低い方の設定電圧■Ｌより低
い電圧から高い方の設定電圧ＶＨよシ高い電圧まで変化
するにつれ、出力ＶＯＵＴは、Ｌ−Ｈ−Ｌと変化する。
ランジスタＱ１が導通し出力■ｏＵＴは低い電圧りにな
る。つまり、入力■工Ｎが低い方の設定電圧■Ｌより低
い電圧から高い方の設定電圧ＶＨよシ高い電圧まで変化
するにつれ、出力ＶＯＵＴは、Ｌ−Ｈ−Ｌと変化する。
ところで、本回路の不都合な点の一つは、定電流源回路
３，４を二つ設けねばならないことであり、このため消
費電流が増加することでちる。
３，４を二つ設けねばならないことであり、このため消
費電流が増加することでちる。
今一つの不都合は、出力としてＨ−、Ｌ−Ｈと変化する
逆位相特性のみが望まれるとき、トランジスタＱ５の後
にもう一段反転回路を構成しなければならないことであ
る。
逆位相特性のみが望まれるとき、トランジスタＱ５の後
にもう一段反転回路を構成しなければならないことであ
る。
発明の目的
本発明の目的は、単一の定電流源で動作し、かつ所望の
位相特性を有するウィンドウ形比較器を、簡単な回路構
成で提供するにある。
位相特性を有するウィンドウ形比較器を、簡単な回路構
成で提供するにある。
発明の構成
本発明は、要約するに、共通接続のエミッタに電流源を
接続した第１および第２のトランジスタ、共通接続のエ
ミッタに前記第２のトランジスタのコレクタを接続した
第３および第４のトランジスタをそなえ、前記第１のト
ランジスタのベースおよび前記第３のトランジスタのベ
ースに、第１および第２の設定電圧をそれぞれ印加し、
前記第２のトランジスタのベースおよび前記第４のトラ
ンジスタのベースに、入力電圧をそれぞれ印加し、前記
第１および前記第４のトランジスタの各コレクタを共通
接続し、前記第３″！たは前記第４のトランジスタのコ
レクタに出力手段を付設した比較器であシ、これによシ
、低消費電力で、しかも、正逆いずれの位相の出力をも
取り出すことが可能である。
接続した第１および第２のトランジスタ、共通接続のエ
ミッタに前記第２のトランジスタのコレクタを接続した
第３および第４のトランジスタをそなえ、前記第１のト
ランジスタのベースおよび前記第３のトランジスタのベ
ースに、第１および第２の設定電圧をそれぞれ印加し、
前記第２のトランジスタのベースおよび前記第４のトラ
ンジスタのベースに、入力電圧をそれぞれ印加し、前記
第１および前記第４のトランジスタの各コレクタを共通
接続し、前記第３″！たは前記第４のトランジスタのコ
レクタに出力手段を付設した比較器であシ、これによシ
、低消費電力で、しかも、正逆いずれの位相の出力をも
取り出すことが可能である。
実施例の説明
第３図は本発明にか＼る一実施例を示すものであり、設
定電圧ＶＨと入力電圧ｖＩＮの比較は、トランジスタＱ
１１ｊＱ１２ によって行なわれる。トランジスタＱ１
１．Ｑ１２のベースへの入力はダイオードＤ１．Ｄ２を
介して与えられる。トランデスタＱｉＩＦＱ１２のエミ
ッタは相互に共通接続され、電流源５に接続される。設
定電圧ＶＬと入力”ＩＮとの比較は、エミッタが相互に
接続され、かつトランジスタＱ１２のコレクタに接続し
たトランジスタＱ１３．Ｑ１４で行なねれる。トランジ
スタＱ１１と同Ｑ１４との両コレクタは共通接続され、
こ＼にとり出された信号は反転増幅器を構成するトラン
ジスタＱ１．よシ出力ｖｏＵＴとして出力される。
定電圧ＶＨと入力電圧ｖＩＮの比較は、トランジスタＱ
１１ｊＱ１２ によって行なわれる。トランジスタＱ１
１．Ｑ１２のベースへの入力はダイオードＤ１．Ｄ２を
介して与えられる。トランデスタＱｉＩＦＱ１２のエミ
ッタは相互に共通接続され、電流源５に接続される。設
定電圧ＶＬと入力”ＩＮとの比較は、エミッタが相互に
接続され、かつトランジスタＱ１２のコレクタに接続し
たトランジスタＱ１３．Ｑ１４で行なねれる。トランジ
スタＱ１１と同Ｑ１４との両コレクタは共通接続され、
こ＼にとり出された信号は反転増幅器を構成するトラン
ジスタＱ１．よシ出力ｖｏＵＴとして出力される。
出力ｖＯＵＴとは逆位相の出力ｖＯＵＴはトランジスタ
Ｑ１３のｉレクタよシ反転増幅器を構成するトランジス
タＱ１６を通して出力される。
Ｑ１３のｉレクタよシ反転増幅器を構成するトランジス
タＱ１６を通して出力される。
第３図の実施例を、以下順次説明する。
入力電圧■工Ｎが設定電圧ｖＬよシ低い場合、トランジ
スタＱ１２．Ｑ１４は導通状態になシ、定電流源５でつ
くられた電流はトランジスタＱ１゜からトランジスタＱ
１４へと流れ、反転増幅器のトランジスタＱ１６の出力
ｖＯＵＴを低い電圧りにする。一方トランジスタＱ１３
はしゃ断状態であるので反転増幅器のトランジスタＱ１
６の出力■ＯＵＴは高い電圧Ｈになる。ダイオードＤ１
は高い方の設定電圧■Ｈと入力ｖ工Ｎとの比較を正しく
行なわせるために入れられたもので、ダイオードＤ２と
同じ特性を有していることが望ましい。入力■工Ｎの値
が低い方の設定電圧ｖＬと高い方の設定電圧ＶＨとの中
間にあるときには、トランジスタＱ１２および同Ｑ１３
が導通し、トランジスタＱ１１およびトランジスタＱ１
４はしゃ断状態であるため、出力ｖＯＵＴは高い電圧Ｈ
に、出力ｖＯＵＴは低い電圧りになる。入力■ＩＮの値
が高い方の設定電圧ＶＨを越えるときは、トランジスタ
Ｑ１１のみが導通しているから、出力■○ＵＴは低い電
圧りに、反転出力ｖＯＵＴは高い電圧Ｈになる。
スタＱ１２．Ｑ１４は導通状態になシ、定電流源５でつ
くられた電流はトランジスタＱ１゜からトランジスタＱ
１４へと流れ、反転増幅器のトランジスタＱ１６の出力
ｖＯＵＴを低い電圧りにする。一方トランジスタＱ１３
はしゃ断状態であるので反転増幅器のトランジスタＱ１
６の出力■ＯＵＴは高い電圧Ｈになる。ダイオードＤ１
は高い方の設定電圧■Ｈと入力ｖ工Ｎとの比較を正しく
行なわせるために入れられたもので、ダイオードＤ２と
同じ特性を有していることが望ましい。入力■工Ｎの値
が低い方の設定電圧ｖＬと高い方の設定電圧ＶＨとの中
間にあるときには、トランジスタＱ１２および同Ｑ１３
が導通し、トランジスタＱ１１およびトランジスタＱ１
４はしゃ断状態であるため、出力ｖＯＵＴは高い電圧Ｈ
に、出力ｖＯＵＴは低い電圧りになる。入力■ＩＮの値
が高い方の設定電圧ＶＨを越えるときは、トランジスタ
Ｑ１１のみが導通しているから、出力■○ＵＴは低い電
圧りに、反転出力ｖＯＵＴは高い電圧Ｈになる。
以上をまとめると入力ｖＩＮがｖＬより低い電圧からｖ
Ｈよシ高い電圧に到るに伴なって出力ｖＯＵＴは、Ｌ−
Ｈ−Ｌとｉ化Ｌ、”ＯＵＴはＨ−ｈＬ−Ｈ，！：変化す
る。なおダイオードＤ１．Ｄ２は第４図に示すように、
ＰＮＰ）ランジスタＱ１□、Ｑ４８を用いてそれぞれト
ランジスタＱ１１．Ｑ１２とダーリントン接続をするこ
とにより入力電流を軽減することができる。又本実施例
では比較器をＰＮＰ トランジスタＱ１１Ｊ０１２ 、
Ｑｌ ３ ＋０１４で構成したが、これをＮＰＮ トラ
ンジスタに、ＮＰＮ ｌ−ランジスタＱ１５１Ｑ１６を
ＰＮＰトランジスタに変えても構成できる。
Ｈよシ高い電圧に到るに伴なって出力ｖＯＵＴは、Ｌ−
Ｈ−Ｌとｉ化Ｌ、”ＯＵＴはＨ−ｈＬ−Ｈ，！：変化す
る。なおダイオードＤ１．Ｄ２は第４図に示すように、
ＰＮＰ）ランジスタＱ１□、Ｑ４８を用いてそれぞれト
ランジスタＱ１１．Ｑ１２とダーリントン接続をするこ
とにより入力電流を軽減することができる。又本実施例
では比較器をＰＮＰ トランジスタＱ１１Ｊ０１２ 、
Ｑｌ ３ ＋０１４で構成したが、これをＮＰＮ トラ
ンジスタに、ＮＰＮ ｌ−ランジスタＱ１５１Ｑ１６を
ＰＮＰトランジスタに変えても構成できる。
発明の効果
以上述べたごとく、本発明によればウィンドウ形比較器
を単一の定電流源で構成し、消費電流の軽減が可能とな
るに加え、任意の出力を簡単な回路構成で実現できるの
である。
を単一の定電流源で構成し、消費電流の軽減が可能とな
るに加え、任意の出力を簡単な回路構成で実現できるの
である。
第１図は従来のウィンドウ形比較器の構成図、第２図は
ウィンドウ形比較器を集積回路の一部分にと９入れた場
合の従来例を示す図、第３図は本発明実施例の回路図、
第４図は第３図の一部分を改変した要部回路図である。 １．２・・・・・・集積化演算増巾器、３，４，５・・
・・・・定電流源回路、ｖｃｃ・・・・・・電源、ｖＩ
Ｎ’・・・・・入力電圧、ＶＨ・・・・・・第１の設
定電圧、ＶＬ・・・・・・第２の設定電圧、ｖＯＵＴ・
・・・・・出力、ｖＯＵＴ・・・・・・出力ｖＯＵＴの
反転出力、ＲＲ・・・・・・、Ｒ１□・・−・・・抵抗
、Ｄｌ。 １９ ２ｔ Ｄ２ ・・・・・・ダイオード、Ｑｌ、・・・・・・ｊ
ｏ４Ｐ Ｑ’１１１・・・・・・、Ｑ１８・・・・・
・トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 第４図
ウィンドウ形比較器を集積回路の一部分にと９入れた場
合の従来例を示す図、第３図は本発明実施例の回路図、
第４図は第３図の一部分を改変した要部回路図である。 １．２・・・・・・集積化演算増巾器、３，４，５・・
・・・・定電流源回路、ｖｃｃ・・・・・・電源、ｖＩ
Ｎ’・・・・・入力電圧、ＶＨ・・・・・・第１の設
定電圧、ＶＬ・・・・・・第２の設定電圧、ｖＯＵＴ・
・・・・・出力、ｖＯＵＴ・・・・・・出力ｖＯＵＴの
反転出力、ＲＲ・・・・・・、Ｒ１□・・−・・・抵抗
、Ｄｌ。 １９ ２ｔ Ｄ２ ・・・・・・ダイオード、Ｑｌ、・・・・・・ｊ
ｏ４Ｐ Ｑ’１１１・・・・・・、Ｑ１８・・・・・
・トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 第４図
Claims (1)
- 共通接続のエミッタに電流源を接続した第１および第２
のトランジスタ、共通接続のエミッタに前記第２のトラ
ンジスタのコレクタを接続した第３および第４のトラン
ジスタをそなえ、前記第１のトランジスタのベースおよ
び前記第３のトランジスタのベースに、第１および第２
の設定電圧をそれぞれ印加し、前記第２のトランジスタ
のベースおよび前記第４のトランジスタのベースに、入
力電圧をそれぞれ印加し、前記第１および前記第４のト
ランジスタの各コレクタを共通接続し、前記第３または
前記第４のトランジスタのコレクタから出力を取り出す
構成の比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179711A JPS6157111A (ja) | 1984-08-28 | 1984-08-28 | 比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179711A JPS6157111A (ja) | 1984-08-28 | 1984-08-28 | 比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157111A true JPS6157111A (ja) | 1986-03-24 |
Family
ID=16070535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59179711A Pending JPS6157111A (ja) | 1984-08-28 | 1984-08-28 | 比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157111A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008054220A (ja) * | 2006-08-28 | 2008-03-06 | Rohm Co Ltd | パルス発生器およびそれを用いた電子機器ならびにパルス発生方法 |
| JP2017103633A (ja) * | 2015-12-02 | 2017-06-08 | Ｎｅｃエンジニアリング株式会社 | 論理回路及び論理回路の制御方法 |
| JP2018101994A (ja) * | 2018-02-06 | 2018-06-28 | Ｎｅｃプラットフォームズ株式会社 | 論理回路の制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5224536U (ja) * | 1975-08-09 | 1977-02-21 | ||
| JPS5373939A (en) * | 1976-12-14 | 1978-06-30 | Mitsubishi Electric Corp | Comparison circuit |
-
1984
- 1984-08-28 JP JP59179711A patent/JPS6157111A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5224536U (ja) * | 1975-08-09 | 1977-02-21 | ||
| JPS5373939A (en) * | 1976-12-14 | 1978-06-30 | Mitsubishi Electric Corp | Comparison circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008054220A (ja) * | 2006-08-28 | 2008-03-06 | Rohm Co Ltd | パルス発生器およびそれを用いた電子機器ならびにパルス発生方法 |
| JP2017103633A (ja) * | 2015-12-02 | 2017-06-08 | Ｎｅｃエンジニアリング株式会社 | 論理回路及び論理回路の制御方法 |
| JP2018101994A (ja) * | 2018-02-06 | 2018-06-28 | Ｎｅｃプラットフォームズ株式会社 | 論理回路の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6157111A (ja) | 比較器 | |
| JPH0431604B2 (ja) | ||
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JPH0328581Y2 (ja) | ||
| JPH01115205A (ja) | 最大値出力回路 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JP2829738B2 (ja) | コンパレータ | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPH0419881Y2 (ja) | ||
| JPH026684Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS58119014A (ja) | 電源装置 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPS63275217A (ja) | ヒステリシスコンパレ−タ回路 | |
| JPH0421363B2 (ja) | ||
| JPS61247111A (ja) | 増幅回路 | |
| JPS6252489B2 (ja) | ||
| JPS6282805A (ja) | 入力回路 | |
| JPS58108823A (ja) | レベルシフト回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPH0462606B2 (ja) |