JPS5810889B2 - センキヨクソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、同調素子として電圧制御型の可変リアクタン
ス素子を用いたいわゆる電子同調チューナの選局装置に
関し、特に、選局スイッチの操作により選択したチャン
ネルに応じた２進コードを得、例えばこの２進コードを
パルス幅変調信号に変換して平滑することにより選択し
たチャンネルに応じて大きさの変化する直流電圧を得、
この直流電圧を電子同調チューナに供給して選択したチ
ャンネルを受信するようにしたものにおいて、特に簡単
且つ確実なＡＦＴ動作を実現すると共に、ＡＦＴの補正
量が所定値以上に達したときには、メモリーに記憶した
２進コードを正規の同調点に対応するものに書き換える
ようにして、選局動作が円滑になされるようにしたもの
である。

以下、本発明の一実施例をカラーテレビ受像機の選局装
置の場合を例にとって、図について説明しよう。

第１図は選局装置の全体の構成を示すもので、１０はク
ロックパルス発生器で、例えば周波数が４ＭＨｚの従っ
て周期τが０．２５μｓｅｃのクロックパルスＡ。

カ得られる。２０はこのクロックパルスＡ。

をカウントするタイミングカウンタで、周期が０．５μ
ｓｅｃでパルス幅がτ＝０．２５μｓｅｃのパルスＡ１
から周期が４．０９６ｍ５ｅｃでパルス幅が２．０４８
ｍ５ｅｃのパルスＡ１４までの順次分周されたパルスＡ
１〜Ａ１４によって１４ビツトのコードを形成し、従っ
てそのコードの状態はＴ＝４．０９６ｍ５ｅｃを一巡周
期として２１４＝１６３８４通りに変化する。

３０はチャンネルメモリーで、例えば１６個の受信チャ
ンネルに対応したアドレスを有しており、各アドレスに
は、そのチャンネルに対応した１４ビツトの選局コード
と、そのチャンネルがＶＨＦ放送のローチャンネルであ
るかハイチャンネルであるかまたはＵＨＦ放送であるか
を示すバンド指示信号とがメモリーしうるようになって
いる。

このチャンネルメモリー３０は、後述のプログラム操作
によりその各アドレスにチャンネルに対応した選局コー
ドとバンド指示信号がメモリーされた後は電源が遮断さ
れてもその内容が保持されるようになされている。

４０はアドレス指定回路で、アドレス指定用の即ちそれ
ぞれ所望のチャンネルに対応させられるべき例えば１６
個のスイッチ８０〜Ｓ１６と、この各スイッチ８１〜Ｓ
１６に対応した表示用ネオン管Ｎ１〜Ｎ１６と、４ビツ
トのコードよりなるアドレス指定信号を得るアドレスカ
ウンタ４１と、このアドレスカウンタ４１よりのアドレ
ス指定信号に応じて１６個の出力線Ｌ１〜Ｌ１６のうち
のいずれか１つに「０」なる出力を発生させるデコーダ
４２とを有しており、スイッチ８１〜Ｓ１６の一端はデ
コーダ４２の出力線Ｌ１〜Ｌ１６にそれぞれ接続され、
他端は共通に結線されてスイッチングトランジスタ４３
のベース側に接続され、またネオン管Ｎ１〜Ｎ１６はデ
コーダ４２の出力線Ｌ１〜Ｌ１６にそれぞれ接続され、
トランジスタ４３のコレクタ出力がインバータ４４に供
給され、インバータ４４の出力が上述のタイミングカウ
ンタ２０よりの周期が０．１２８ｍ５ｅｃのパルスＡ９
とともにナンド回路４５に供給され、ナンド回路４５の
出力がアドレスカウンタ４１に供給されてこれが「０」
どなる毎にカウンタ４１が歩進する。

そしてこのアドレスカウンタ４１よりのアドレス指定信
号がチャンネルメモリー３０に供給される。

５０はバンド指示信号形成回路で、ＶＨＦのローチャン
ネル用スイッチＳＬ１ハイチャンネル用スイッチＳＨ及
びＵＨＦ用スイッチＳＵの一端がそれぞれ接地され、他
端に得られる信号がインバータ５１Ｌ、５１Ｈ及び５１
Ｕをそれぞれ通じ、ナンド回路５２Ｌ、５２Ｋ及び５２
Ｕをそれぞれ通じてメモリー５３に供給され、メモリー
５３よりバンド指示信号がチャンネルメモリー３０に供
給される。

６０はチャンネルメモリー制御回路で、モード切換スイ
ッチ６１と、書き込み用スイッチ６２が設けられており
、スイッチ６１は、プログラム時即ち予めチャンネルメ
モリー３０の各アドレスにチャンネルに対応した選局コ
ードとバンド指示信号をメモリーすべきときには正の電
圧が得られる接点ａ側に切換えられ、選局時には接地さ
れた接点す側に切換えられるもので、このスイッチ６１
よりの信号ＰＡがナンド回路６３に供給され、また書き
込み用スイッチ６２の一端が接地され、他端に得られる
信号がインバータ６４を通じてナンド回路６３に供給さ
れ、ナンド回路６３の出力がナンド回路６６に供給され
る。

ナンド回路６６からは後述のメモリー書換え回路１４０
より書換え指令ＰＭが供給され、ナンド回路６６の出力
がインバータ６７を介して指令信号形成回路６５に供給
され、回路６５よりチャンネルメモリー３０に書き込み
あるいは読み出しの指令信号が供給される。

またスイッチ６１よりの信号ＰＡは上述のバンド指示信
号形成回路５０のナンド回路５２Ｌ。

５２Ｈ及び５２Ｕに供給される。

７０は選局コード発生用カウンタで、プログラム時には
後述の掃引パルスをカウントして１４ビツトの選局コー
ドＢ１〜Ｂ１４を発生してこれをチャンネルメモリー３
０に供給し、一方チャンネルメモリー制御回路６０のモ
ード切換スイッチ６１よりの信号ＰＡがインバータ７１
を通じてナンド回路７２に供給され、またアドレス指定
回路４０のスイッチングトランジスタ４３のコレクタ出
力及び電源電圧の立上りを検出する時定数回路７３のト
ランジスタ７４のコレクタ出力が単安定マルチバイブレ
ータ７５に供給され、単安定マルチバイブレーク７５の
出力がナンド回路７２に供給され、ナンド回路１２の出
力がインバータ７６を通じてこの選局コード発生用カウ
ンタ７０に供給されて、選局時には各選局操作ごとにチ
ャンネルメモリー３０より読み出された１４ビツトの選
局コードＣ１〜Ｃ１４がこの選局コード発生用カウンタ
７０に供給きれてこれがそのままカウンタ７０の出力コ
ードＢ１〜Ｂ１４とされる。

また、トランジスタ４３のコレクタ出力およびトランジ
スタＴ４のコレクタ出力がナンド回路７７に供給され、
ナンド回路１７の出力の立上りにより単安定マルチバイ
ブレータ７８がトリガされその出力に例えば１０ｍ５ｅ
ｃのパルス幅の正のパルスＭ１が発生し、さらにインバ
ータ７９を介されることによって負の禁止パルスＰＧが
発生し、この負の禁止パルスＰＧが発生している間後述
のＡＦＴ動作が停止される。

８０はプログラム時に上述の掃引パルスを発生させるた
めの掃引パルス発生回路で、この例は上昇掃引と下降掃
引のいずれかを選択しうるとともにそれぞれについて低
速掃引と高速掃引のいずれかを選びうるようにされた場
合で、低速上昇掃引スイッチ８１ＦＵ、低速下降掃引ス
イッチ８１ＦＤ、高速上昇掃引スイッチ８１ＣＵ、及び
高速下降掃引スイッチ８１ＣＤが設けられ、それぞれの
スイッチからはこれをオンにしたときに「０」なる信号
が得られるようにされ、このスイッチ８１ＦＵ。

８１ＦＤ、８１ＣＵ及び８１ＣＤよりの信号がインバー
タ８１１，８１２，８６１，８６２を通じてナンド回路
８２１，８２２，８７１，８７２にそれぞれ供給され、
一方タイミングカウンタ２０よりの周期がＴ＝４．０９
６ｍ５ｅｃのパルスＡ１４が高速掃引パルスとしてナン
ド回路８７１，８７２に供給され、またパルスＡ１４が
分周器８６に供給されて例えば１／６４に分周されてこ
の分周された周期が２６２．１４４ｍ５ｅｃのパルスが
低速掃引パルスとしてナンド回路８２１，８２２に供給
される。

本例では、選局コード発生用カウンター０にＡＦＴ用の
補正パルスを与える構成としており、このため分周器８
６の出力がナンド回路８８１゜８８２にも供給され、ナ
ンド回路８８１，８８２にそれぞれインバータ８４，８
５を介して後述のＡＦＴ回路１３０にて形成された判別
出力ＥＵＥＤが供給される。

さらに掃引スイッチ８１ＦＵ。８１ＦＵ、８１ＣＵ、８
１ＣＤの出力がナンド回路８２に供給され、その出力が
インバータ８３で反転された信号がナンド回路８８１，
８８２に供給される。

このナンド回路８８Ｌ８８２の出力がナンド回路８２１
，８２２の出力と共に、ナンド回路８３１，８３２に供
給され、ナンド回路８３１．８３２の出力がインバータ
８９１゜８９２を介してナンド回路８７１，８７２の出
力と共に、ナンド回路８４１，８４２に供給され、ナン
ド回路８４１，８４２の出力がナンド回路８５１．８５
２に供給される。

ナンド回路８５１゜８５２には、前述のようにチャンネ
ル切換および電源投入時に発生する禁止パルスＰＧが供
給される。

ナンド回路８５１，８５２の出力には上昇掃引パルスお
よび下降掃引パルスが得られ、これらが選局コード発生
用カウンタ７０に供給されて、カウンタ７０が加算方向
あるいは減算方向に歩進される。

このカウンタ７０が加算方向に歩進すれば、順次受信周
波数は高くなり、減算方向に歩進すれば、順次受信周波
数は低くなる。

さらに、上昇掃引パルスおよび下降掃引パルスがオフ回
路８７に供給され、オア回路８７の出力ＰＵＤが後述の
メモリー書換え回路１４０のナンド回路１４６に供給さ
れる。

９０はパルス幅変調回路で、例えば第２図に示すように
、フリップフロップ回路９１と、１４個のイクスクルー
シブオア回路９０１〜９１４と、オア回路９２とを有し
ており、タイミングカウンタ２０よりの周期がＴ＝４．
０９６ｍ５ｅｃのパ泣Ａ１４がフリップフロップ回路９
１のセット側に供給されてパルスＡ１４の立下りでフリ
ップフロップ回路９１がセット状態になってその出力パ
ルスＰｗが「１」となり、一方、イクスクルーシブオア
回路９０１〜９１４にはタイミングカウンタ２０よりの
循環コードＡ１〜Ａ１４と選局コード発生用カウンタ７
０よりの選局コードＢ１〜Ｂｌ４のそれぞれ同一のビッ
ト同士が供給され、これらイクスクルーシブオア回路９
０１〜９１４の出力がオア回路９２に供給され、このオ
ア回路９２の出力Ｐｏがフリップフロップ回路９１のリ
セッに供給されてこれが「１」から「０」に立下るとこ
ろでフリップフロップ回路９１がリセット状態になって
その出力パルスＰｗが「０」となる。

従って、第３図から明らかなように、循環コードＡ１〜
Ａ）４が（１１１１１１１１１１１１１１）の状態より
（００００００００００００００）の状態に戻る時点で
出力パルスＰｗは「１」となり、循環コードＡ１〜Ａ１
４が選局コードＢ１〜Ｂ１４に一致しないところではイ
クスクルーシブオア回路９０１〜９１４のいずれかの出
力は「１」で従ってオア回路９２の出力ＰＯは「１」で
あり、循環コードＡ１〜Ａ１４がその一巡周期Ｔ内で選
局コードＢ１〜Ｂ１４に一致するところではイクスクル
ーシブオア回路９０１〜９１４の出力がすべて「０」に
なり従ってオア回路９２の出力ＰＯが「０」となって出
力パルスＰｗは「０」となり、出力パルスＰｗは、循環
コードＡ１〜Ａ１４が、 （１１１１１１１１１１１１１１）の状態より（０００
０００００００００００）の状態に戻る時点から選局コ
ードＢ１〜Ｂ１４に一致するまでの間「１」の状態とな
り、選局コードＢ１〜Ｂ１４が変わればこの出力パルス
Ｐｗのパルス幅が変わるようになる。

１００はこのパルス幅変調回路９０の出力パルスＰｗを
平滑してその平均値の直流電圧を取出すローパスフィル
タである。

１１０は電子同調チューナで、ＶＨＦチューナとＵＨＦ
チューナとを有しており、それぞれの同調素子として電
圧制御型の可変リアクタンス素子例えば可変容量ダイオ
ードが用いられ、しかもＶＨＦチューナについては同調
コイルがローチャンネル用とハイチャンネル用に切り換
えられるようになされている。

そしてチャンネルメモリー３０よりのバンド指示信号に
よりＶＨＦチューナとＵＨＦチューナの切換え及びＶＨ
Ｆチューナのロールチャンネルないしハイチャンネルの
切換えがなされ、その同調素子にローパスフィルタ１０
０よりの直流電圧が選局電圧として供給され、この選局
電圧により受信周波数が決まる。

１２０は映像中間周波増幅回路を示し１図示せずもその
出力には通常のカラーテレビ受像機と同様に映像検波回
路などが接続されている。

また、１３０はＡＦＴ回路である。

このＡＦＴ回路１３０は中間周波増幅回路１２０より取
り出した映像搬送波を周波数弁別してＡＦＴ電圧を得、
さらにＡＦＴ電圧から判別出力ＥＵＥＤを形成する構成
とされたものである。

第４図はＡＦＴ回路１３０の一部の接続図で、１３１は
周波数弁別回路からＡＦＴ電圧ＶＴの供給される入力端
子を示し、１３２Ｕおよび１３２Ｄはそれぞれ判別出力
ＥＵおよびＥＤの出力端子である。

ＡＦＴ電圧ｖＴは、第５図Ａに示すように、映像中間周
波数ｆ０で所定電圧Ｖ０となり、これより周波数が高い
か低い場合には、Ｖ０を中心としてＳ形の曲線を描くよ
うに変化する電圧である。

また、トランジスタ１３３Ａおよび１３３Ｂにより差動
増幅器が構成され、トランジスタ１３４Ａおよび１３４
Ｂにより差動増幅器が構成され、これら差動増幅器の一
方のトランジスタ１３３Ａ。

１３４Ａのベースに夫々基準電圧Ｖ１およびＶ２（但し
、Ｖｌ＞Ｖ０＞Ｖ２）が与えられ、他方のトランジスタ
１３３Ｂ、１３４ＢのベースにＡＦＴ電圧ＶＴが供給さ
れる。

そして、トランジスタ１３３Ｂのコレクタ出力がトラン
ジスタ１３５０ベースに供給され、そのコレクタ出力が
トランジスタ１３６のベースに供給され、そのコレクタ
出力すなわち判別出力ＥＵがダイオードを介して出力端
子１３２Ｕに導かれる。

また、トランジスタ１３４Ｂのコレクタ出力がトランジ
スタ１３７０ベースに供給され、そのコレクタ出力すな
わち判別出力ＥＤがダイオードを介して出力端子１３２
Ｄに導かれる。

今、第５図に示すように映像搬送波の周波数が（ｆｏ−
Δｆ）より低く、基準電圧Ｖ１及びＶ２よりＡＦＴ電圧
ＶＴが大きい範囲では、トランジスタ１３３Ａはオフで
トランジスタ１３３Ｂがオンし、従ってトランジスタ１
３５がオフし、トランジスタ１３６がオンし、判別出力
ＥＵは第５図Ｂに示すように「０」であり、一方トラン
ジスタ１３４Ｂがオンし、トランジスタ１３７がオフで
あるから、判別出力ＥＤは第５図Ｃに示すように「１」
である。

そして、映像搬送波の周波数が（ｆｏ−Δｆ）と（ｆ０
＋Δｆ）の間すなわち正規の同調点にあれば、トランジ
スタ１３３Ｂがオフし、トランジスタ１３６がオフする
から、判別出力ＥＵが「１」となる。

このとき、判別出力ＥＤは「１」のままである。

カラーテレビ電波を受信する場合、Δｆが５０（ＫＨｚ
）程度になるように基準電圧ｖ１及びＶ２が選定される
。

さらに、（ｆ０十Δｆ）より周波数が高くなり、ＡＦＴ
電圧ＶＴがＶ２より小さくなると、判別出力ＥＵは「１
」のままであるが、トランジスタ１３４Ａ、１３４Ｂの
オン・オフ状態が反転し、トランジスタ１３４Ｂがオフ
し、トランジスタ１３７がオンとなるから、判別出力Ｅ
Ｄは「０」となる。

かかる判別出力ＥＵが「０」のときは、局部発振周波数
を上昇させて正規の同調点に持ち来たし、判別出力ＥＤ
が「０」のときには、逆に局部発振局波数を下降させて
正規の同調点に持ち来たすようになす。

また正規の同調点では判別出力ＥＵＥＤは共に「１」と
なりこのときは何等の補正も行なわない。

このために、前述の選局コード発生用カウンタ７０に判
別出力ＥＵＥＤにより選択された補正パルス（分局器８
６の出力）を供給するようになす。

判別出力ＥＵが「０」ならば、ナンド回路８８１，８３
１，８４１，８５１およびインバータ８９１を介して上
昇方向の補正パルスがカウンタ１０に与えられ、判別出
力ＥＤが「０」ならば、ナンド回路８８２，８３２゜８
４２．８５２およびインバータ８９２を介して下降方向
の補正パルスがカウンタ７０に与えられる。

なお、ナンド回路８８１，８８２によって掃引スイッチ
８１ＦＵ、８１ＦＤ、８１ＣＵ。

８１ＣＤの何れかが押されているときには、判別出力Ｅ
ＵあるいはＥＤが「０」となっても補正パルスは発生し
ないようにスイッチ操作優先とされている。

１４０は本発明の特徴とするところのメモリー書換え回
路である。

メモリー書換え回路１４０は単安定マルチバイブレータ
１４１，１４２と、カウンタ１４３と、デコーダ１４４
と、フリップフロップ回路１４５と、ナンド回路１４６
，１４７と、インバータ１４８とから構成されている。

単安定マルチバイブレーク１４１は単安定マルチバイブ
レーク７８の出力Ｍ１によりトリガーされ、単安定マル
チバイブレータ１４１の出力Ｍ２によってカウンタ１４
３がリセットされると共に、単安定マルチバイブレータ
１４２がトリガーされる。

カウンタ１４３にはナンド回路１４６を通じて選局コー
ド発生用カウンタ７０に与えられる掃引パルスＰＵＤが
供給され、これが計数される。

この場合、単安定マルチバイブレータ１４１の出力Ｍ２
及び信号ＰＡがインバータ１４８を介された信号が、ナ
ンド回路１４６に供給されて、選局時で且つ禁止パルス
ＰＧが消失してから、カウンタ１４３に掃引パルスＰＵ
Ｄが供給されるようになされている。

そして、デコーダ１４４のｎ番目の出力線Ｌｎに生じる
出力によってフリップフロップ回路１４５がセットされ
、単安定マルチバイブレータ１４２の出力Ｍ３によって
フリップフロップ回路１４５がリセットされ、フリップ
フロップ回路１４５の出力Ｍ４と単安定マルチバイブレ
ーク１４２の出力Ｍ３がナンド回路１４７に供給され、
その出力に書換え指令ＰＭが得られる。

この書換え指令ＰＭがチャンネルメモリー制御回路６０
に供給されると、指令信号形成回路６５が動作して、メ
モリー３０にカウンタ７０のそのときの内容が書き込ま
れるのである。

上述の装置で、プログラムを行うには、選局コード発生
用カウンタ７０をリセットした状態で、モード切換スイ
ッチ６１を接点ａ側に切換え、関東地方のチャンネル割
当であれば、まず１１チヤンネル」に対応させるべきア
ドレス指定用スイッチＳ１をオンさせる。

スイッチＳ１をオンさせると、アドレス指定回路４０に
おいてトランジスタ４３がオンとなってそのコレクタ出
力が「０」、従ってインバータ４４の出力が「１」とな
って、タイミングカウンタ２０よりのパルスＡ９の１個
ごとにナンド回路４５の出力が「０」となってアドレス
カウンタ４１が歩進する。

そしてこのアドレスカウンタ４１よりの４ビツトのコー
ドはデコーダ４２で変換され、スイッチＳ１に応じて定
められたコードになるときデコーダ４２の出力線Ｌ１に
得られる出力が「０」になり、これによりトランジスタ
４３はオフとなってナンド回路４５の出力は「１」を保
持するようになりカウンタ４１の歩進が停止し、これよ
りスイッチＳ１に応じたコードのアドレス指定信号がチ
ャンネルメモリー３０に供給されてスイッチＳ１に対応
したアドレスが指定される。

次に１チヤンネルが属するＶＨＦのローチャンネル用ス
イッチＳＬをオンさせる。

スイッチＳＬをオンさせると、バンド指示信号形成回路
５０においてインバータ５１Ｌの出力が「１」となり、
モード切換スイッチ６１の出力ＰＡが「１」であるから
ナンド回路５２Ｌの出力が「０」となって、これがバン
ド指示信号としてメモリー５３よりチャンネルメモリー
３０を通じてチューナ１１０に供給され、チューナ１１
０においてＶＨＦチューナのローチャンネルにバンド切
換えがなされる。

次いで、掃引パルス発生回路８０の例えば高速上昇掃引
スイッチ８１ＣＵを押してオンさせる。

スイッチ８１ＣＵをオンさせると、インバータ８６１の
出力が「１」となり、周期がＴ＝４．０９６ｍ５ｅｃの
パルスＡ１４がナンド回路８７１，８４１，８５１を介
して高速上昇掃引パルスとして選局コード発生用カウン
タ７０でカウントされ、カウンタ７０よりの選局コード
Ｂ１〜Ｂ１４が第３図に示すように （００００００００００００００）の状態より出発して
タイミングカウンタ２０よりの循環コードＡ１〜Ａ１４
の一巡周期Ｔ＝４．０９６ｍ５ｅｃごとに順次上昇方向
に変化する。

従って、循環コードＡ１〜Ａ１４がパルスＡ１のパルス
幅であるτ＝０．２５μｓｅｃの時間毎に変化すること
から、同図に示すようにパルス幅変調回路９０の出力パ
ルスＰｗのパルス幅が零から出発して一巡周期Ｔごとに
τづつ増加し、これに伴ってローパスフィルタ１００か
らの選局電圧が周期Ｔごとに例えば約２ｍＶづつ上昇し
、チューナ１１０における受信周波数が漸次上昇する。

そして例えば画面をみながら１チヤンネルを受信する状
態になったら高速上昇掃引スイッチ８１ＣＵより手を離
してこれをオフさせる。

スイッチ８１ＣＵがオフすると、カウンタ７０への高速
上昇掃引パルスの供給が断たれてカウンタ７０の歩進は
停止し、これよりの選局コードＢ１〜Ｂ１４は、チュー
ナ１１０に１チヤンネルを受信するような選局電圧が供
給される状態で停止する。

そしてその後に書き込み用スイッチ６２をオンさせる。

スイッチ６２をオンさせると、チャンネルメモリー制御
回路６０においてインバータ６４の出力が「１」となり
、モード切換スイッチ６１が接点ａ側に切換えられてい
てその出力ＰＡが「１」であるからナンド回路６３の出
力が「０」となり、また、書換え指令ｐＭは「１」であ
るから、ナンド回路６６の出力が「０」から「１」とな
り、インバータ６７の出力が「１」から「０」となり、
指令信号形成回路６５からチャンネルメモリー３０にま
ず消去パルスＰＥが供給されてチャンネルメモリー３０
の上述のように１チヤンネルに対応するものとして指定
されたアドレスの内容が消去され、次いで書き込みパル
スＰＩが供給されてこのアドレスに選局コード発生用カ
ウンタ７０よりの１チヤンネルに対応した状態の選局コ
ードＢ１〜Ｂ１４及びバンド指示信号形成回路５０のメ
モリー５３よりのバンド指示信号が書き込まれる。

次いで「３チヤンネル」の書き込みを行うときも同様で
、モード切換スイッチ６１を接点ａ側に切換えた状態で
、まず３チヤンネルに対応させるべきアドレス指定用ス
イッチＳ２をオンさせ、次にローチャンネル用スイッチ
ＳＬをオンさせ、次いで例えば高速上昇掃引スイッチ８
１ＣＵをオンさせ、３チヤンネルを受信する状態になっ
たらスイッチ８１ＣＵをオフさせ、その後書き込み用ス
イッチ６２をオンさせればよく、この場合、スイッチ８
１ＣＵをオンさせたときは、選局コード発生用カウンタ
７０は前の１チヤンネルに対応した選局コードを発生し
た状態から出発して次の３チヤンネルに対応した選局コ
ードを発生する状態に至るようになる。

このようにしてチャンネルメモリー３０の各アドレスに
各チャンネルに対応した選局コード及びバンド指示信号
を順次書き込むことができる。

高速上昇掃引スイッチ８１ＣＵをオンさせる代わりに低
速上昇掃引スイッチ８１ＦＵをオンさせるときは、選局
コード発生用カウンタ７０が高速上昇掃引パルスの６４
倍の周期の低速上昇掃引パルスにて駆動され、これより
の選局コードＢ１〜Ｂ１４は６４Ｔ＝２６２．１４４ｍ
５ｅｃごとに順次変化し、従ってパルス幅変調回路９０
の出力パルスＰｗのパルス幅は６４Ｔごとにτづつ増加
し、ローパスフィルタ１００からの選局電圧が６４Ｔご
とに約２ｍＶづつ上昇し、受信周波数の変化に要する時
間は上述の場合の６４倍になる。

高速下降掃引スイッチ８１ＣＤあるいは低速下降掃引ス
イッチ８１ＦＤをオンさせるときは、選局コード発生用
カウンタ７０よりの選局コードＢ１〜Ｂ１４が逆に下降
方向に順次変化するもので、このようにスイッチ８１Ｆ
Ｕ、８１ＦＤ、８１ＣＵ及び８１ＣＤを適宜操作するこ
とにより、各チャンネルを最も良好な状態で受信するよ
うな選局コードを書き込むことができる。

本発明の一実施例では、かかるプログラム時でもＡＦＴ
が働くようにしており、従って掃引スイッチ８１ＦＵ、
８１ＦＤ、８１ＣＵ、８１ＣＤのいずれかをオンするこ
とによってＡＦＴルーズの引込み範囲内まで持ち来たせ
ば、掃引スイッチをオフにしても正規の同調点に自動的
に引き込まれることになる。

このプログラム時のＡＦＴは必ずしも必要ではなく、掃
引スイッチの操作によって正規の同調点とすることは可
能である。

また、掃引スイッチをオンさせている間は、ナンド回路
８８１．８８２を通じてＡＦＴ用の補正パルスはカウン
タ７０に供給されることが禁止されている。

このようにプログラム操作が終ったらモード切換スイッ
チ６１を接点す側に切換えておく。

そして選局を行うには、電源を投入した状態でスイッチ
Ｓ１〜Ｓ１６のうちの選択するチャンネルに対応するも
のをオンさせればよい。

電源が投入されるとモード切換スイッチ６１が接点す側
に切換えられているからこれよりの信号ＰＡは「０」で
、一方スイッチ６２がオフでインバータ６４の出力も「
０」であるからナンド回路６３の出力は「１」となり、
書換え指令ＰＭが「１」であるから、ナンド回路６６の
出力は「０」、従ってインバータ６７の出力が「１」と
なり、指令信号形成回路６５からチャンネルメモリー３
０に読み出しパルスＰＲが供給される。

電源が投入されたときは例えばアドレス指定回路４０の
アドレスカウンタ４１はリセットされてこれよりのコー
ドは１チヤンネルに対応したアドレスを指定する状態に
なるもので、従ってチャンネルメモリー３０の１チヤン
ネルに対応したアドレスから１チヤンネルに対応した選
局コード及びＶＨＦのローチャンネルであることを示す
バンド指示信号が読み出され、バンド指示信号がチュー
ナ１１０に供給されてバンド切換えがなされ、一方時定
数回路７３において電源投入の瞬間にはトランジスタ７
４がオンとなってそのコレクタ出力が「０」となるがこ
れより例えば５０ｍ５ｅｃ経た時点になるとトランジス
タ７４がオフとなってそのコレクタ出力が「１」に立上
り、この立上りにより単安定マルチバイブレータ７５が
トリガーされてその出力が一定時間「１」となり、この
場合モード切換スイッチ６１よりの信号ＰＡが「０」で
インバータ７１の出力が「１」であるからこの一定時間
ナンド回路７２の出力が「０」、従ってインバータ７６
の出力が「１」となり、この一定時間幅のパルスＰＢに
よりチャンネルメモリー３０より読み出された１チヤン
ネルに対応した選局コードＣ１〜Ｃ１４が選局コード発
生用カウンタ７０に供給されてこれがそのままカウンタ
１０の出力コードＢ１〜Ｂ１４となる。

そして例えば３チヤンネルを受信すべくスイッチＳ２を
オンさせると、プログラム時と同様の動作により、３チ
ヤンネルに対応したアドレスを指定するアドレス指定信
号がアドレスカウンタ４１からチャンネルメモリー３０
に供給されてメモリー３０の３チヤンネルに対応したア
ドレスから３チヤンネルに対応した選局コード及びＶＨ
Ｆのローチャンネルであることを示すバンド指示信号が
読み出され、バンド指示信号はチューナ１１０に供給さ
れてバンド切換えがなされる。

そしてこのようにアドレスカウンタ４１から３チヤンネ
ルに対応したアドレスを指定するアドレス指定信号が得
られるようになってトランジスタ４３がオンからオフに
なりそのコレクタ出力が「０」から「１」に立上るとそ
の立上りにより単安定マルチバイブレータ７５がトリガ
ーされて、上述と同様に選局コード発生用カウンタ７０
にパルスＰＢが供給され、チャンネルメモリー３０より
読み出された３チヤンネルに対応した選局コードＣ１〜
Ｃ１４が選局コード発生用カウンタ７０に供給されてこ
れがそのままカウンタ７０の出力コードＢ１〜Ｂ１４と
なる。

従って、パルス幅変調回路９０の出力パルスＰｗのパル
ス幅が３チヤンネルに対応した一定値となり、ローパス
フィルタ１００からの選局電圧がこれに対応した一定の
大きさのものとなってチューナ１１０において３チヤン
ネルが受信される。

他のチャンネルを受信しようとするときも全く同様であ
る。

この選局動作において、チャンネルメモリー３０より読
み出された選局コードＣ１〜Ｃ１４により対応するチャ
ンネルを受信した場合、温度変動などの原因で正規の同
調点からずれていれば、そのずれの方向によりＡＦＴ回
路１３０から判別出力ＥＵあるいはＥＤが発生し、正規
の同調点となるまで選局コード発生用カウンタ７０に移
された選局コードに補正パルスが加算あるいは減算され
る。

そして、選局時にチャンネルを切換えるためにスイッチ
Ｓ１〜Ｓ１６の何れかをオンしたときのトランジスタ４
３のコレクタ出力の立下りで、単安定マルチバイブレー
タ７８がトリガーされ、例えば１０ｍ５ｅｃの禁止パル
スＰＧが発生するから、スイッチ８１〜Ｓ１６をオンに
してから、１０ｍ５ｅｃの間ナンド回路８５１および８
５２の出力にパルスが現れず、この間は上述せるＡＦＴ
動作は一時的に停止される。

このようにチャンネル切換時にＡＦＴ動作を一時的に停
止することにより、所望の正規の同調点以外に引込まれ
たりする不都合を回避することができる。

つまり、スイッチＳ１〜Ｓ１６の操作によって対応する
選局コードＣ１〜Ｃ１４をチャンネルメモリー３０から
カウンタ７０に移し、カウンタ７０の出力Ｂ１〜Ｂ１４
によって所定の選局電圧を発生させるのであるが、スイ
ッチＳ１〜Ｓ１６を操作してから操作したスイッチに対
応する所定レベルの選局電圧が発生する迄には、必らず
時間遅れが生じ、この間ＡＦＴ動作を働かせていると、
目的とするチャンネルに引込まれない誤動作が生じるお
それがあるが、ＡＦＴ動作を一時的に停止することによ
って、このようなおそれを除去できる。

同様の理由で、電源を投入してから、本例では１チヤン
ネルに相当する選局電圧が形成されるまでの間、時定数
回路７３の出力により単安定マルチバイブレータ７８を
トリガーして禁止パルスＰＧを発生させるようにしてい
る。

第６図Ａは、選局時にスイッチＳ１〜Ｓ１６の何れかを
オンしたときのトランジスタ４３のコレクタ出力が立下
り、ナンド回路７７の出力の立上ることを示し、この立
上りで単安定マルチバイブレータ７８がトリガーされ、
第６図Ｂに示すその出力Ｍ１が発生し、上述の禁止パル
スＰＧは第６図Ｃに示すものとなる。

そして、スイッチの操作によってアドレスが指定されて
メモリー３０から読み出された選局コードＣ１〜Ｃ１４
により、電子同調チューナ１１０の受信周波数が決定さ
れるが、このときに正規の同調点とならなかったとする
と、ＡＦＴ動作が行なわれ、単安定マルチバイブレータ
１４１の出力Ｍ２が発生している間、ＡＦＴ用の補正パ
ルスＰＵＤ（第６図Ｆ）が、ナンド回路１４６を介して
カウンタ１４３に供給され、これが計数され、デコーダ
１４４の出力線が順次「１」となる。

なお、プログラム時において、正規の同調点となるよう
に、選局コードＣ１〜Ｃ１４は決定されているが、電子
同調チューナ１１０の温度ドリフト、経年変化などによ
り、正規の同調点からのずれが生じてしまうのである。

そして、この補正パルスＰＵＤがｎ個カウンタ１４３に
与えられると、第６図Ｇに示すようにデコーダ１４４の
出力線Ｌｎが「１」となり、これによってフリップフロ
ップ回路１４５がセットされ、単安定マルチバイブレー
タ１４２の出力Ｍ３によって、フリップフロップ回路１
４５がリセットされるから、その出力鳩が第６図Ｈに示
すものとなる。

この信号Ｍ４と信号Ｍ３がナンド回路１４７に供給され
るから、その出力に第６図■に示す書換え指令ＰＭが発
生する。

この書換え指令ＰＭがチャンネルメモリー制御回路６０
のナンド回路６６に供給される。

このことは、プログラム時に書き込みスイッチ６２をオ
ンにしたことと実質的に同じである。

すなわち、書換え指令ＰＭにもとすいて、消去パルスＰ
０が発生し、チャンネルメモリー３０の指定されたアド
レスの内容が消去され、次いで書き込みパルスＰＩが発
生し、このアドレスに選局コード発生用カウンタ７０か
ら選局コードＢ１〜Ｂ１４が書き込まれる。

この書き込まれる選局コードＢ１〜Ｂ１４は予めプログ
ラムされていた選局コードとは異なったものである。

つまり、当初の選局コードがＡＦＴによって変更された
結果の選局コードである。

例えば、第６図Ｆに示すように（ｎ＋１）個のＡＦＴ用
の補正パルスが発生したとすれば、当初の選局コードが
貯えられているカウンタ７０に対して（ｎ＋１）個のパ
ルスが加算或いは減算された結果の選局コードが再書き
込みなされるのである。

勿論、ＡＦＴ用の補正パルスの数がｎ個に達しない場合
には、フリップフロップ１４５がセットされることはな
く、かかるメモリー３０の書換えは行なわれないのであ
る。

以上述べたように、本発明に依れば、電子同調チューナ
に対して簡単且つ確実なＡＦＴ動作を実現できる。

すなわち、従来の電子同調チューナでは、バラクタダイ
オードの電圧対容量変化特性が非直線のために、ＡＦＴ
電圧に基づき補正される周波数の値がチャンネル毎に異
なり、従ってチャンネル毎に補正感度を切換える必要が
あり、構成も複雑であった。

しかしながら、本発明においては、単に補正の方向のみ
を決定すれば良く、補正の方向さえ定まれば、自動的に
正規の同調点に持ち来たすことができ、ＡＦＴを簡単且
つ確実に行ないうるのである。

また、本発明に依れば、電子同調チューナ１１０の温度
ドリフト、経年変化などによってＡＦＴの引込み範囲か
ら同調点が外れてしまい、再びプログラムをやり直さな
ければならなくなる問題点を解消することができる。

つまり、メモリー３０にプログラムした選局コードによ
って対応するチャンネルを受信したときに、正規の同調
点とするためのＡＦＴによる補正量が所定値以上に達し
たことを検出しくこのことは同調点がＡＦＴの引込み範
囲中の片寄った点にあることを示す）この検出によって
自動的に正規の同調点に対応する選局コードをもとの選
局コードに代えてメモリー３０に書き込み、次に選局し
たときに、ＡＦＴの引込み範囲から外れてしまい、選局
コードをプログラムし直すことが防止されるのである。

これと共に、ＡＦＴの引込み範囲中の片寄った点に同調
点があるため、選局操作後に直ちに良好な受信状態とな
らない欠点をも除去することができる。

なお、上述の本発明の一実施例では、選局コード発生用
カウンタ７０に供給される補正パルスＰＵＤを直接計数
して、その数がｎ個達したときに、書き換えを行なうよ
うにしたが、これ以外にカウンタ７０と別個にバッファ
を用意し、このバッファにはチャンネルメモリー３０か
ら読み出された選局コードをセットしておき、カウンタ
７０の内容とバッファの内容とを比較し、両者の差が所
定値以上になったときに、メモリー３０を書き換えるよ
うにすることもできる。

また、上述の本発明の一実施例においては、選局コード
によりパルス幅変調されたパルス信号を得、これを平滑
してアナログ信号すなわち選局電圧を形成するようにし
たが、ＤＡ変換手段としては、これに限らず、スイッチ
ング素子と重みのつけられた抵抗器からなるＤＡ変換器
により選局コードを選局電圧に変換してもよい。

【図面の簡単な説明】

第１図は本発明の一実施例の系統図、第２図はパルス幅
変調回路の系統図、第３図はその説明に用いるタイムチ
ャート、第４図はＡＦＴ回路の部分的接続図、第５図は
その説明に用いる波形図、第６図はメモリー書換え回路
の説明に用いるタイムチャートである。 １０はクロックパルス発生器、２０はタイミングカウン
タ、３０はチャンネルメモリー、４０はアドレス指定回
路、６０はチャンネルメモリー制御回路、７０は選局コ
ード発生用カウンタ、８０は掃引パルス発生回路、９０
はパルス幅変調回路、１１０は電子同調チューナ、１３
０はＡＦＴ回路、１４０はメモリー書換え回路である。

Claims (1)

【特許請求の範囲】
1. １局の夫々に対応する選局コードの記憶されているメモ
   リーと、このメモリーのアドレスを指定するアドレス指
   定手段と、メモリーから読出された上記選局コードをア
   ナログ信号に変換するＤＡ変換手段と、このアナログ信
   号に応じて受信周波数の切換えられる電子同調チューナ
   と、この電子同調チューナの同調状態を判別する判別回
   路と、この判別回路の出力によって同調状態がずれてい
   るときにのみ上記選局コードを変更する補正手段と、上
   記補正パルスが所定数に達したときに、そのときの変更
   された選局コードをもとの選局コードに代えて上記メモ
   リーに書き込む手段とからなる選局装置。