JPS5811131B2 - センキヨクソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、同調素子として可変容量ダイオードなどの電
圧制御型可変リアクタンス素子を用いた電子同調チュー
ナの選局装置に関し、特に予めメモリーに局のそれぞれ
に対応した選局２進コードを書き込んでおき、選局時、
このメモリーから選択したチャンネルに応じた２進コー
ドを取出してこれをアナログ電圧に変換し、このアナロ
グ電圧を電子同調チューナに供給して選択したチャンネ
ルを受信するようにしたものにおいて、ＡＦＴの機能を
もたせた場合において、電源投入時やもしくは局の切換
え時に所定の局を確実かつ急速に受信することができる
ようにしたものである。

以下、本発明の一例を、カラーテレビジョン受像機の選
局装置の場合を例にとって、図について説明しよう。

第１図は選局装置の全体の構成を示すもので、１０はク
ロックパルス発生器で、例えば周波数が４ＭＨｚの従っ
て周期τが０，２５μｓｅｃのクロックパルスＡ。

が得られる。２０はこのクロックパルスＡ。

をカウントするタイミングカウンタで、周期が０．５ａ
ｓｅｅでパルス幅がｒ＝０．２５μｓｅｃのパルスＡ１
から周期が４．０９６ｍ５ｅｃでパルス幅が２．０４８
ｍ５ｅｃのパルスＡ１４までの順次分周されたパルスＡ
１〜Ａ１４によって１４ビツトのコードを形成し、従っ
てそのコードの状態はＴ＝４．０９６ｍ５ｅｃを一巡周
期として２１４＝１６３８４通りに変化する。

３０はチャンネルメモリーで、例えば１６個の受信チャ
ンネルに対応したアドレスを有しており、各アドレスに
は、そのチャンネルに対応した１４ビツトの選局コード
と、そのチャンネルがＶＨＦ放送のローチャンネルであ
るかハイチャンネルであるかまたはＵＨＦ放送であるか
を示すバンド指示信号とがメモリーしうるようになって
いる。

このチャンネルメモリー３０は、後述のプログラム操作
によりその各アドレスにチャンネルに対応した選局コー
ドとバンド指示信号がメモリーされた後は電源が遮断さ
れてもその内容が保持されるようになされている。

４０はアドレス指定回路で、アドレス指定用の即ちそれ
ぞれ所望のチャンネルに対応させられるべき例えば１６
個のスイッチＳ０〜ｓｉｅとこの各スイッチＳ１〜Ｓ１
６に対応した表示用ネオン管Ｎ１〜Ｎ１６と、４ビツト
のコードよりなるアドレス指定信号を得るアドレスカウ
ンタ４１と、このアドレスカウンタ４１よりのアドレス
指定信号に応じて１６個の出力線Ｌ１〜Ｌ１６のうちの
いずれか１つに「０」なる出力を発生させるデコーダ４
２とを有しており、スイッチ８１〜８１６の一端はデコ
ーダ４２の出力線Ｌ１〜Ｌ１６にそれぞれ接続され他端
は共通に結線されてスイッチングトランジスタ４３０ベ
ース側に接続され、またネオン管Ｎ。

〜Ｎ１６はデコーダ４２の出力線Ｌ１〜Ｌ１６にそれぞ
れ接続され、トランジスタ４３のコレクタ出力がインバ
ータ４４に供給され、その出力が上述のタイミングカウ
ンタ２０よりの周期が０．１２８ｍ５ｅｃのパルスＡ、
とともにナンド回路４５に供給され、その出力がアドレ
スカウンタ４１に供給されてこれが「０」となる毎にカ
ウンタ４１が歩進する。

そしてこのアドレスカウンタ４１よりのアドレス指定信
号がチャンネルメモリー３０に供給される。

５０はバンド指示信号形成回路で、ＶＨＦのローチャン
ネル用スイッチＳＬ、ハイチャンネル用スイッチＳＨ及
びＵＨＦ用スイッチｓＵの一端がそれぞれ接地され、他
端に得られる信号がインバータ５１Ｌ、５１Ｈ及び５１
Ｕをそれぞれ通じ、ナンド回路５２Ｌ、５２Ｈ及び５２
Ｕをそれぞれ通じてメモリー５３に供給され、メモリー
５３よりバンド指示信号がチャンネルメモリー３０に供
給される。

６０はチャンネルメモリー制御回路で、モード切換スイ
ッチ６１と、書き込み用スイッチ６２が設けられており
、スイッチ６１は、プログラム時、即ち予めチャンネル
メモリー３０の各アドレスにチャンネルに対応した選局
コードとバンド指示信号をメモリーすべきときには正の
電圧が得られる接点ａ側に切換えられ、選局時には接地
された接点す側に切換えられるもので、このスイッチ６
１よりの信号ＰＡがナンド回路６３に供給され、また書
き込み用スイッチ６２の一端が接地され、他端に得られ
る信号がインバータ１４を通じてナンド回路６３に供給
され、ナンド回路６３の出力が指令信号形成回路６５に
供給され、スイッチ６１の切換状態に応じて回路６５よ
りチャンネルメモリー３０に書き込みあるいは読み出し
の指令信号が供給される。

またスイッチ６１よりの信号ＰＡは上述のバンド指示信
号形成回路６０のナンド回路５２Ｌ、５２Ｈ及び５２Ｕ
に供給される。

７０は選局コード発生用カウンタで、プログラム時には
後述の掃引パルスをカウントとし１４ビツトの選局コー
ド８１〜Ｂ１４を発生してこれをチャンネルメモリー３
０に供給し、一方チャンネルメモリー制御回路６０のモ
ード切換スイッチ６１よりの信号ＰＡがインバーター１
を通じてナンド回路７２に供給され、またアドレス指定
回路４０のスイッチングトランジスタ４３のコレクタ出
力及び電源電圧の立上りを検出する時定数回路７３のコ
レクタ出力が単安定マルチバイブレータ７５に供給され
、単安定マルチバイブレータ７５の出力がナンド回路７
２に供給され、ナンド回路７２に得られるパルスｐＢが
この選局コード発生用カウンタ７０に供給されて、選局
時には各選局操作ごとにチャンネルメモリー３０より読
み出された１４ビツトの選局コードＣ１〜Ｃ１４がこの
選局コード発生用カウンター０に供給されてこれがその
ままカウンターＯの出力コードＢ、〜Ｂ１４とされる。

８０はプログラム時に上述の掃引パルスを発生させるた
めの掃引パルス発生回路で、この例は上昇掃引と下降掃
引のいずれかを選択しうるとともにそれぞれについて低
速掃引と高速掃引のいずれかを選びうるようにされた場
合で、低速上昇掃引スイッチ８１ＦＵ、低速下降掃引ス
イッチ８１ＦＤ、高速上昇掃引スイッチ８１ＣＵ及び高
速下降掃引スイッチ８１ＣＤが設けられ、それぞれのス
イッチからはこれをオンにしたときに「０」なる信号が
得られるようにされ、このスイッチ８１ＦＵ。

８１ＦＤ、８１ＣＵ及び８１ＣＤよりの信号がインバー
タ８２１，８２２，８２３及び８２４を通じてナンド回
路８３１，８３２，８３３及び８３４にそれぞれ供給さ
れ、一方タイミングヵウンタ２０よりの周期がＴ＝４．
０９６ｍ５ｅｃのパルスＡ１４が高速掃引パルスとして
ナンド回路８３３及び８３４に供給され、またパルスＡ
１４が分局器８４に供給されて例えば１／６４に分周さ
れてこの分周された周期が２６２．１４４ｍ５ｅｃのパ
ルスＡ２゜が低速掃引パルスとしてナンド回路８３１及
び８３２に供給され、掃引スイッチ８１ＦＵ。

８１ＦＤ、８１ＣＵ及び８１ＣＤの出力がナンド回路８
５に供給され、その出力がインバータ８６を通じてナン
ド回路８７１及び８７２に供給され、一方後述する信号
ｘＵ及びｘＤがこれらナンド回路８７１及び８７２に供
給され、そしてナンド回路８３１，８３３及び８７１の
出力がナンド回路８８１に供給されてその出力がインバ
ータ８９１に供給されることにより上昇掃引パルスＰＵ
が形成され、ナンド回路８３２，８３４及び８７２の出
力がナンド回路８８２に供給されてその出力がインバー
タ８９２に供給されることにより下降掃引パルスＰＤが
形成され、これら上昇掃引パルスｐｇ及び下降掃引パル
スｐＤが選択的に選局コード発生用カウンタ７０に供給
されて、カウンタ７０が加算方向あるいは減算方向に歩
進する。

後述のように、カウンタ７０が加算方向に歩進すれば、
順次受信周波数は高くなり、減算方向に歩進すれば、順
次受信周波数は低（なる。

９０はパルス幅変調回路で、例えば第２図に示すように
、フリップフロップ回路９１と、１４個のイクスクルー
シブオア回路９０１〜９１４と、オア回路９２とを有し
ており、タイミングカウンタ２０よりの周期がＴ＝４．
０９６ｍ５ｅｃのパルスＡＩ４がフリップフロップ回路
９１０セツト側に供給されてパルスＡ１４の立下りでフ
リップフロップ回路９１がセット状態になってその出力
パルスＰｗが「１」となり、一方、イクスクルーシブオ
ア回路９０１〜９１４にはタイミングカウンタ２０より
の循環コードＡ１〜Ａ１４と選局コード発生用カウンタ
ＴＯよりの選局コードＢ１〜Ｂ１４のそれぞれ同一ビッ
ト同士が供給され、これらイクスクルーシブオア回路９
０１〜９１４の出力がオア回路９２に供給され、このオ
ア回路９２の出力Ｐｏがフリップフロップ回路９１のリ
セット側に供給されてこれが「１」から「０」に立下る
ところでフリップフロップ回路９１がリセツ・状態にな
ってその出力パルスＰｗが「０」となる。

従って、第３図から明らかなように、循環コードＡ１〜
Ａ１４が（１１１１１１１１１１１１１１）の状態より
（００００００００００００００）の状態に戻る時点で
出力パルスＰｗは「１」となり、循環コードＡ１〜Ａ１
４が選局コードＢ１−Ｂ１４に一致しな・ところではイ
クスクルーシブオア回路９０１〜９１４のいずれかの出
力は「１」で従ってオア回路９２の出力Ｐｏは「ｌ」で
あり、循環コードＡ１〜Ａ１４がその一巡周期Ｔ内で選
局コードＢ１〜Ｂ１４に一致するところではイクスクル
ーシブオア回路９０１〜９１４の出力がすべて「０」に
なり従ってオア回路９２の出力Ｐｏが「０」となって出
力パルスＰｗは「０」となり、出力パルスＰｗは、循環
コードＡｌ〜Ａ１４が、 （１１１１１１１１１１１１１１）の状態より（０００
０００００００００００）の状態に戻る時点から選局コ
ード８１〜Ｂ１４に一致するまでの間「１」の状態とな
り、選局コードＢ１〜Ｂ１４が変わればこの出力パルス
Ｐｗのパルス幅が変わるようになる。

１００はこのパルス幅変調回路９０の出力パルスＰｗを
平滑してその平均値の直流電圧を取出すローパスフィル
タである。

１１０は電子同調チューナで、ＶＨＦチューナとＵＨＦ
チューナとを有しており、それぞれの同調素子として電
圧制御型の可変リアクタンス素子例えば可変容量ダイオ
ードが用いられ、しかもＶＨＦチューナについては同調
用コイルがローチャンネル用とハイチャンネル用に切換
えられるようになっている。

そしてチャンネルメモリー３０よりのバンド指示信号に
よりＶＨＦチューナとＵＨＦチューナの切換え及びＶＨ
Ｆチューナのローチャンネルないしハイチャンネルの切
換えがなされ、その同調素子にローパスフィルタ１００
よりの直流電圧が選局電圧として供給され、この選局電
圧により受信周波数が決まる。

１２０は映像中間周波増幅回路で、その出力側には通常
のカラーテレビジョン受像機と同様に映像検波回路など
が接続されている。

１３０はＡＦＴ回路で、映像中間周波増幅回路１２０よ
り得られる映像搬送波を周波数弁別してＡＦＴ電圧を得
、さらにＡＦＴ電圧から判別出力ＥＵ及びＥＤを形成す
る構成になっている。

第４図はこのＡＦＴ回路１３０の一部の接続図で、１３
１は周波数弁別回路からＡＦＴ電圧ｖＴが供給される端
子、１３２Ｕ及び１３２Ｄはそれぞれ判別出力ＥＵおよ
びＥＤの出力端子である。

ＡＦＴ電圧ＶＴは、第５図Ａに示すように、映像中間周
波数ｆ。

で所定電圧Ｖ。となり、これより周波数が高いか低い場
合には、ｖｏを中心とじてＳ形の曲線を描くように変化
する電圧である。

また、トランジスタ１３３Ａ及び１３３Ｂにより差動増
幅器が構成され、同様にトランジスタ１３４Ａ及び１３
４Ｂにより差動増幅器が構成され、これら差動増幅器の
一方のトランジスタ１３３Ａ及び１３４Ａのベースにそ
れぞれ基準電圧Ｖ１及びＶ２（但し、ｖｌ〉ｖｏ＞ｖ２
）が与えられ、他方のトランジスタ１３３Ｂ及び１３４
ＢのベースにＡＦＴ電圧ｖＴが供給される。

そして、トランジスタ１３３Ｂのコレクタ出力がトラン
ジスタ１３５のベースに供給され、そのコレクタ出力が
トランジスタ１３６のベースに供給され、そのコレクタ
出力すなわち判別出力ＥＵがダイオード１３７を介して
出力端子１３２Ｕに導かれる。

また、トランジスタ１３４Ｂのコレクタ出力がトランジ
スタ１３８のベースに供給され、そのコレクタ出力すな
わち判別出力ＥＤがダイオード１３９を介して出力端子
１３２Ｄに導かれる。

いま、第５図に示すように映像搬送波の周波数が（ｆｏ
−△ｆ）より低く、ＡＦＴ電圧ＶＴが基準電圧Ｖ１より
大きい範囲では、トランジスタ１３３Ａがオフ、トラン
ジスタ１３３Ｂがオン、従ってトランジスタ１３５がオ
フ、トランジスタ１３６がオンで判別出力ＥＵは第５図
Ｂに示すように「０」であり、一方トランジスタ１３４
Ｂがオン、トランジスタ１３８がオフであるから、判別
出力ＥＤは第５図Ｃに示すように「１」である。

そして、映像搬送波の周波数が（ｆｏ−△ｆ）と（ｆｏ
＋△ｆ）の間、即ち正規の同調点にあれば。

トランジスタ１３３Ｂがオフ、トランジスタ１３６がオ
フであるから、判別出力ＥＵは「１」となり、このとき
、判別出力ＥＤは「１」のままである。

さらに、映像搬送波の周波数が（ｆｏ＋△ｆ）より高く
、ＡＦＴ電圧がｖ２より小さい範囲では、判別出力ＥＵ
は「１」のままであるが、トランジスタ１３４Ｂがオフ
、トランジスタ１３８がオンであるから、判別出力ＥＤ
は「ｏ」となる。

なお、カラーテレビジョン信号を受信する場合、△ｆが
５０ｋＨｚ程度になるように基準電圧Ｖ１及び■２が選
定される。

１４０はＡＦＴ回路１３０の判別出力ＥＵ及びＥＤにも
とづいて同調状態がずれているときにカウンタ７０に補
正パルスを供給するためのゲート回路、１５０は電源投
入時及びチャンネルの切換え時にこのゲート回路１４０
より得られる補正パルスの周波数を切換制御する制御回
路で、制御回路１５０においては、上述のナンド回路７
２より得られるパルスｐＢがインバータ１５１を介して
単安定マルチバイブレータ１５２に供給され、単安定マ
ルチバイブレータ１５２の出力がインバータ１５３を介
して微分回路１５４に供給され、これよりの微分パルス
がトランジスタ１５５のミースに供給され、トランジス
タ１５５のコレクタ出力がフリップフロップ回路１５６
のセット側に供給され、またＡＦＴ回路１３０よりの判
別出力ＥＵ及びＥＤがナンド回路１５７に供給され、そ
の出力がフリップフロップ回路１５６のリセット側に供
給される。

ゲート回路１４０においては、上述の周期がＴ＝４．０
９６ｍ５ｅｃのパルスＡ１４がナンド回路１４１に供給
され、その１／６４の周波数のパルスＡ２ｏがナンド回
路１４２に供給され、一方、制御回路１５０のフリップ
フロップ回路１５６の一方の出力ＳＦがナンド回路１４
１に、他方の出力ＳＧがナンド回路１４２に、それぞれ
供給され、これらナンド回路１４１及び１４２の出力が
ナンド回路１４３に供給され、その出力がナンド回路１
４４及び１４５に供給され、また判別出力ＥＵがナンド
回路１４４に、判別出力ＥＤがナンド回路１４５に、そ
れぞれ供給され、ナンド回路１４４の出力がインバータ
１４６を介することによって信号ｘＵが、ナンド回路１
４５の出力がインバータ１４７を介することによって信
号ｘＤが、それぞれ形成され、上述のように信号ｘＵ及
びｘＤが掃引パルス発生回路８０のナンド回路８７１及
び８７２に供給される。

上述の装置で、プログラムを行うには、選局コード発生
用カウンタ７０をリセットした状態で、モード切換スイ
ッチ６１を接点ａ側に切換え、関東地方のチャンネル割
り当てであれば、まず「１チヤンネル」に対応させるべ
きアドレス指定用スイッチＳ１をオンさせる。

スイッチＳ１をオンさせると、アドレス指娘回路４０に
おいてトランジスタ４３がオンとなってそのコレクタ出
力が「０土。

従ってインバータ４４の出力が「１」となって、タイミ
ングカウンタ２０よりのパルスＡ９０１個ごとにナンド
回路４５の出力が「０」となってアドレスカウンタ４１
が歩進する。

そしてこのアドレスカウンタ４１よりの４ビツトのコー
ドはデコーダ４２で変換され、スイッチＳ１に応じて定
められたコードになるときデコーダ４２の出力線Ｌ１に
得られる出力が「０」になり、これによりトランジスタ
４３はオフとなってナンド回路４５の出力は「１」を保
持するようになりカウンタ４１の歩進が停止し、これよ
りスイッチＳ１に応じたコードのアドレス指定信号がチ
ャンネルメモリー３０に供給されてスイッチＳ１に対応
したアドレスが指定される。

次に１チヤンネルが属するＶＨＦのローチャンネル用ス
イッチｓＬをオンさせると、バンド指示信号形成回路５
０においてインバータ５１Ｌの出力が「ｌｊとなり、モ
ード切換スイッチ６１の出力ＰＡが「ｌ」であるからナ
ンド回路５２Ｌの出力が「０」となって、これがバンド
指示信号としてメモリー５３よりチャンネルメモリー３
０を通じてチューナ１１０に供給され、チューナ１１０
においてＶＨＦチューナのローチャンネルにバンド切換
えがなされる。

次いで掃引パルス発生回路８０の例えば高速上昇掃引ス
イッチ８１ＣＵを押してオンさせる。

スイッチ８１ＣＵをオンさせると、インバータ８２３の
出力が「１ｊとなり、周期がＴ＝４．０９６ｍ５ｅｃの
パルスＡ１４が（１）になるごとにナンド回路８２３の
出力が「０」となり、ナンド回路８５の出力が「１」、
インバータ８６の出力が「０」、従ってナンド回路８７
１の出力が「ｌ」であり、一方インバータ８２１の出力
が「０」、従ってナンド回路８３１の出力が「１」であ
るから、パルスＡ１４が（１）になるごとにナンド回路
８８１の出力が「１」となり、従ってインバータ８９１
の出力ＰＵが「０」となって、これが高速上昇掃引パル
スとして選局コード発生用カウンタ７０でカウントされ
、カウンタ７０よりの選局コード８１〜Ｂ１４が第３図
に示すように （ｏｏｏｏｏｏｏｏｏｏｏｏｏｏ）の状態より出発して
タイミングカウンタ２０よりの循環コードＡ１〜Ａ、４
の一巡周期Ｔ＝４．０９６ｍ５ｅｃごとに順次上昇方向
に変化する。

従って、循環コードＡ１〜Ａ１４）パルスＡ１のパルス
幅であるτ＝０．２５μｓｅｃの時間毎に変化すること
から、同図に示すようにパルス幅変調回路９０の出力パ
ルスＰｗのパルス幅が零から出発して一巡周期Ｔごとに
τづつ増加し、これに伴ってローパスフィルタ１００か
もの選局電圧が周期Ｔごとに例えば約２ｍＶづつ上昇し
、チューナ１１０における受信周波数が漸次上昇する。

そして例えば画面をみながら１チヤンネルを受信する状
態になったら高速上昇掃引スイッチ８１ＣＵより手を離
してこれをオフさせる。

スイッチ８１ＣＵがオフすると、カウンタ７０への高速
上昇掃引パルスの供給が断たれてカウンタ７０の歩進は
停止し、これよりの選局コードＢ１〜Ｂ１４は、チ予−
す１１０に１チヤンネルを受信するような選局電圧が供
給される状態で停止する。

そしてその後に書き込み用スイッチ６２をオンさせる。

スイッチ６２をオンさせると、チャンネルメモリー制御
回路６０においてインバータ６４の出力が「１ｊとなり
、モード切換スイッチ６１が接点ａ側に切換えられてい
てその出力ＰＡが「１」であるからナンド回路６３の出
力が「０」となり、指令信号形成回路６５からチャンネ
ルメモリー３０にまず消去パルスｐＥが供給されてチャ
ンネルメモリー３０の上述のように１チヤンネルに対応
するものとして指定されたアドレスのメモリ内容が消去
され、次いで書き込みパルスＰ工が供給されてこのアド
レスに選局コード発生用カラ／す７０よりの１チヤンネ
ルに対応した状態の選局コードＢ１〜Ｂ１４およびバン
ド指示信号形成回路５０のメモリー５３よりのバンド指
示信号が書き込まれる。

次いで「３チヤンネル」の書き込みを行うときも同様で
、モード切換スイッチ６１を接点ａ側に切換えた状態で
、まず３チヤンネルに対応させるべきアドレス指定用ス
イッチＳ２をオンさせ、次にローチャンネル用スイッチ
ＳＬをオンさせ、次いで例えば高速上昇掃引スイッチ８
１ＣＵをオンさせ、３チヤンネルを受信する状態になっ
たらスイッチ８１ＣＵをオフさせ、その後書き込み用ス
イッチ６２をオンさせればよく、この場合、スイッチ８
１ＣＵをオンさせたときは、選局コード発生用カウンタ
７０は前の１チヤンネルに対応した選局コードを発生し
た状態から出発して次の３チヤンネルに対応した選局コ
ードを発生する状態に至るようになる。

このようにしてチャンネルメモリー３０の各アドレスに
各チャンネルに対応した選局コードおよびバンド指示信
号を順次書き込むことができる。

高速上昇掃引スイッチ８１ＣＵをオンさせる代わりに低
速上昇掃引スイッチ８１ＦＵをオンさせるときは、選局
コート−発生用カウンタＴＯが高速上昇掃引パルスの６
４倍の周期の低速上昇掃引パルスにて駆動され、これよ
りの選局コードＢ１〜Ｂ１４は６４Ｔ＝２６２．１４４
ｍ５ｅｃごとに順次変化し、従ってパルス幅変調回路９
０の出力パルスＰｗのパルス幅は６４Ｔごとにτづつ増
加し、ローパスフィルタ１００からの選局電圧が６４１
ごとに約２ｍＶづつ上昇し、受信周波数の変化に要する
時間は上述の場合の６４倍になる。

高速下降掃引スイッチ８１ＣＤあるいは低速下降掃引ス
イッチ８１ＦＤをオンさせるときは、選局コード発生用
カウンタ７０よりの選局コードＢ１〜Ｂ１４が逆に下降
方向に順次変化するものでこのようにスイッチ８１ＦＵ
、８１ＦＤ。

８１ＣＵ及び８１ＣＤを適宜操作することにより各チャ
ンネルを最も良好な状態で受信するような選局コードを
書き込むことができる。

このようにプログラム操作が終ったらモード切換スイッ
チ６１を接点す側に切換えておく。

そして選局を行うには、電源を投入した状態でスイッチ
５Ｉ−Ｓ１６のうちの選択するチャンネルに対応するも
のをオンさせればよい。

電源が投入されるとモード切換スイッチ６１が接点す側
に切換えられているからこれよりの信号ＰＡは「０」で
、一方スイッチ６２がオフでインバータ６４の出力も「
０」であるからナンド回路６３の出力は「１」となり、
指令信号形成回路６５からチャンネルメモリー３０に読
み出しパルスｐＲが供給される。

電源が投入されたときは例えばアドレス指定回路４０の
アドレスカウンタ４１はあるチャンネルに対応したアド
レスを指定する状態になるもので、従ってチャンネルメ
モリー３０のこのチャンネルに対応したアドレスからこ
のチャンネルに対応した選局コードおよびこれが例えば
ＶＨＦのローチャンネルであればＶＨＦのローチャンネ
ルであることを示すバンド指示信号が読み出され、バン
ド指示信号がチューナ１１０に供給されてバンド切換え
がなされ、一方時定数回路７３において電源投入の瞬間
にはトランジスタ７４がオンとなってそのコレクタ出力
が「０」となるがこれより例えば５０ｍ５ｅｃ経た時点
になるとトランジスタ７４がオフとなってそのコレクタ
出力が「１」に立上り、この立上りにより単安定マルチ
バイブレータ７５がトリガーされてその出力が一定時間
「１」となり、この場合モード切換スイッチ６１よりの
信号ＰＡが「０」でインバータ７１の出力が「１」であ
るからこの一定時間ナンド回路７２の出力が「０」とな
り、この一定時間幅のパルスＰＢによりチャンネルメモ
リー３０より読み出されたあるチャンネルに対応した選
局コードＣ１〜Ｃ１４が選局コード発生用カウンタＴＯ
に供給されてこれがそのままカウンタ７０の出力コード
Ｂ１〜Ｂ１４となる。

そして、パルスＰＢによりこのようにカウンタ７０より
あるチャンネルの選局コード８１〜Ｂ１４が得られるよ
うになると、第６図に示すように、ローパスフィルタ１
００よりの選局電圧ＥＣはこのチャンネルに対応した目
標値１３に向って上昇してい匂一方、制御回路１５０に
おいて、パルスｐＢがインバータ１５１を介することに
よって正のパルスとされ、これにて単安定マルチバイブ
レータ１５２がトリガーされて、これより一定時間の間
、単安定マルチバイブレータ１５２の出力ＳＭが「１」
となり、従ってインバータ１５３の出力Ｓ覇が「０」と
なる。

そして出力ＳＭの立上りにおいて微分回路１５４より得
られる正のパルスＰｐによりトランジスタ１５５がオン
となってそのコレクタに負のパルスｐＭが得られ、これ
にてフリップフロップ回路１５６がセット状態とされて
その出力ｓＦがｒＯＪかも「ｌ」に反転する即ちフリッ
プフロップ回路１５６はパルスｐＢが得られる時点ｔ。

から単安定マルチバイブレータ１５２の出力ＳＭの立下
りの時点ｔ１までの間はリセット状態とされてその出力
ｓＦは「０」である。

従って、この間は、ナンド回路１４１の出力は「１」と
なり、出力Ｓ斗が「１」であるから低い周波数のパルス
Ａ２０が「１」になるごとにナンド回路１４２の出力は
「０」、従ってナンド回路１４３の出力は「１」となる
。

よって選局電圧ＥＣがこのときのチャンネルに対応した
目標値１３に向って上昇してい（途中に、別のチャンネ
ルに対応した値１１があるときは、その手前の値ｍ１に
達したときに、第６図において■で示すように、ＡＦＴ
回路１３０よりの判別出力ＥＵあるいはＥＤが「１」と
なり、パルスＡ２０が「１」になるごとにナンド回路１
４４または１４５の出力が「０」となり、インバータ１
４６または１４７の出力ｘＵまたはｘＤが「ｌ」となっ
て、掃引パルス発生回路８０においてスイッチ８１ＦＵ
。

８１ＦＤ、８１ＣＵ及び８１ＣＤがいずれもオフでナン
ド回路８５の出力が「０」、従ってインバータ８６の出
力が「１」であるから、パルスＡ２０か「１」になるご
とにナンド回路８７１の出力がｒＯＪとなり、インバー
タ８２１〜８２４の出力が「０」、ナンド回路８３１〜
８３４の出力が「１」であるから、パルスＡ２０が「ｌ
」になるごとにナンド回路８８１または８８２の出力が
１１」インバータ８９１または８９２の出力ｐＵまたは
ＰＤが「０」となってこれが補正パルスとして選局コー
ド発生用カウンタ７０に供給されてＡＦＴが働こうとす
る。

しかしながら、このときの補正パルスはパルスＡ２０に
もとづく周波数の低（ものであり、このためこの補正パ
ルスによって選局電圧Ｅｃが別のチャンネルに対応した
値１１に引き込まれてしまうことはなく、即ち別のチャ
ンネルを受信する状態に引き込まれてしまうことはな（
選局電圧Ｅｃはこの値１１を越えてさらに上昇する。

そして単安定マルチバイブレーク１５２によって決定さ
れる時点ｔ。

からｔｌまでの時間が例えば５０ｍ５ｅｃというような
値に選ばれることによって、選局電圧ＥＣは、フリップ
フロップ回路１５６がいまだリセット状態にある時点１
ｍまでの間に、このときのチャンネルに対応した目標値
１３の手前の値ｍ３に達して、第６図において■で示す
ように、上述と同様に、ＡＦＴ回路１３０よりの判別出
力ＥＵあるいはＥＤが「１」となってカウンタ７０にパ
ルスＡ２ｇにもとづく周波数の低い補正パルスが供給さ
れるようになる。

そしてこの段階で時点ｔｌになって上述のようにフリッ
プフロップ回路１５６がセット状態になってその出力Ｓ
Ｆが「０」から「１」に、その出力線が「１」から「０
」に反転すると、高い周波数のパルスＡ１４が「１」に
なるごとにナンド回路１４１の出力が「０」となり、ナ
ンド回路１４２の出力が「１」であるから、パルスＡ１
４が「１」になるごとにナンド回路１４３の出力は「１
」となる。

従って、この時点ｔ１からはパルスＡ１４にもとづく周
波数の高い補正パルスがカウンタ７０に供給されて、選
局電圧ＥＣが急速に目標値１３に達しは瞬時に同調点に
引き込まれ、このときのチャンネルを受信する状態にな
る。

時点ｔ２においてこのときのチャンネルを同調点に引き
込んで受信すると、ＡＦＴ回路１３０よりの判別出力Ｅ
Ｕ及びＥＤがともに「１」になるのでナンド回路１５７
の出力が「０」となり、フリップフロップ回路１５６は
リセット状態に戻り、以後は上述のようにパルスＡ２ｇ
にもとづく周波数の低い補正パルスがカウンタ７０に供
給されてＡＦＴ動作がなされうる状態となるもので、第
６図において■で示すように、局部発振周波数が何らか
の理由によりづれて判別出力ＥＵないしＥＤが「０」と
なれば周波数の低い補正パルスによってＡＦＴが働く。

この状態から他のチャンネルを受信すべくスイッチＳ１
〜ｓｉａのうちの対応するものをオンさせると、プログ
ラム時と同様の動作により、このチャンネルに対応した
アドレスを指定するアドレス指定信号がアドレスカウン
タ４１からチャンネルメモリー３０に供給されてメモリ
ー３０のこのチャンネルに対応したアドレスからこのチ
ャンネルに対応した選局コードおよびこれがＶＨＦのバ
イチャンネルであればこれを示すバンド指示信号が読み
出され、バンド指示信号はチューナ１１０に供給されて
バンド切換えがなされる。

そしてこのようにアドレスカウンタ４１からこのチャン
ネルに対応したアドレスを指定するアドレス指定信号が
得られるようになってトランジスタ４３がオンからオフ
になりそのコレクタ出力が「０」から「１」に立上ると
、その立上りにより単安定マルチバイ、ブレータフ５が
トリガーされてその出力が一定時間「１」となり、ナン
ド回路７４よりパルスＰＢが得られて、チャンネルメモ
リー３０より読み出されたこのチャンネルに対応した選
局コードＣ１〜Ｃ１４が選局コード発生用カウンタ７０
に供給されてこれがそのままカウンタ７０の出力コード
Ｂ１〜Ｂｔ４どなる。

そして、このようにチャンネルの切換え時においても、
上述の電源投入時と全く同様に、制御回路１５０の働き
により、別のチャンネルに引き込まれることなく、希望
のチャンネルを急速に受信できる。

このように、本発明によれば、テイジタル式に構成する
とともにＡＦＴの機能をもたせる場合において、ＡＦＴ
用の補正パルスの周波数を制御することにより、電源投
入時やチャンネルの切換え時において他のチャンネルに
引き込まれてしまうことがなく、しかもそのときのチャ
ンネルを急速に引き込んで受信することができるという
特長がある。

なお、上述の制御回路１５０による機能はチャンネル切
換え時と電源投入時のいずれか一方の場合にのみ持たせ
、他方については例えば一定時間ＡＦＴの機能を停止さ
せるなどの構成をとるようにしてもよい。

【図面の簡単な説明】

第１図は本発明による選局装置の一例の全体の構成を示
す系統図、第２図はそのパルス幅変調回路の一例の系統
図、第３図はその説明のための図、第４図はＡＦＴ回路
の一部の接続図、第５図はその説明のための図、第６図
は制御回路の動作の説明のための波形図である。 １０はクロックパルス発生器、２０はタイミングカウン
タ、３０はチャンネルメモリー、４０はアドレス指定回
路、７０は選局コード発生用カウンタ、８０は掃引パル
ス発生回路、９０はパルス幅変調回路、１００はローパ
スフィルタ、１１０は電子同調チューナ、１２０は映像
中間周波増幅回路、１３０はＡＦＴ回路、１４０はゲー
ト回路、１５０は制御回路である。

Claims (1)

【特許請求の範囲】
1. １ 局のそれぞれに対応する選局コードが記憶されてい
   るメモリーと、このメモ）−のアドレスを指定するアド
   レス指定回路と、上記％モリ−から読み出された上記選
   局コードが与えられるカウンタと、このカウンタの内容
   をアナログ電圧に変換するディジタル・アナログ変換器
   と、上記アナログ電圧に応じて受信周波数が切換えられ
   る電子同調チューナと、この電子同調チューナの同調状
   態を判別する判別回路と、この判別回路の出力によって
   同調状態がずれているときに一己カウンタに補正パルス
   を供給するゲート回路と、電源投入時ないし局の切換え
   時上記アナログ電用がそのときの局に対応する一定範囲
   の電圧値に達するまでは上記補正パルスの周波数が低く
   されその後そのときの局を同調点まで引き込むまでの間
   は上記補正パルスの周波数が高くなるように制御する制
   御回路とからなる選局装置。