JPS5810926A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPS5810926A JPS5810926A JP56108576A JP10857681A JPS5810926A JP S5810926 A JPS5810926 A JP S5810926A JP 56108576 A JP56108576 A JP 56108576A JP 10857681 A JP10857681 A JP 10857681A JP S5810926 A JPS5810926 A JP S5810926A
- Authority
- JP
- Japan
- Prior art keywords
- junction fet
- fet
- source
- fetq
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は接合型ＦＥＴを用いたスイッチ回路に関し、高
ダイナミンクレンジ、低歪率、零オフセク）を実現する
という従来の機能を維持しつつ、コントロール信号のス
イッチング速度によｐてスイッチ回路の入出力端子間に
直流電圧が発生するのを防ぐことにより、ショック音が
発生しないようにしたものである。
ダイナミンクレンジ、低歪率、零オフセク）を実現する
という従来の機能を維持しつつ、コントロール信号のス
イッチング速度によｐてスイッチ回路の入出力端子間に
直流電圧が発生するのを防ぐことにより、ショック音が
発生しないようにしたものである。
第１図に接合型ＦＥＴを用いた従来のスイッチ回路を示
す。第１図中０１はスイッチ素子として動作する接合型
ＦＥＴ、ＲはＦＥＴＱ、をオンさせる為のバイアス抵抗
、１，２はＦＥＴＱ、のソース、ドレインに設けられた
入出力端子、３はＦＥＴＱ、のゲートに設けられたコン
トロール端子、ｅは信号源、ＲＬは負荷、Ｉはコントロ
ール端子３に流れるコントロール電流を示す。
す。第１図中０１はスイッチ素子として動作する接合型
ＦＥＴ、ＲはＦＥＴＱ、をオンさせる為のバイアス抵抗
、１，２はＦＥＴＱ、のソース、ドレインに設けられた
入出力端子、３はＦＥＴＱ、のゲートに設けられたコン
トロール端子、ｅは信号源、ＲＬは負荷、Ｉはコントロ
ール端子３に流れるコントロール電流を示す。
第１図のコントロール端子３をフローティング状態にす
れば、抵抗Ｈによりゲート・ソース間が零バイアスとな
り、ＦＥＴＱ、はオンする１、逆にＲ４の両端の電圧降
下がピンチオフ電圧ｖＰ以上の電圧になるようなコント
ロール電流工を流すことにより、ＦＥＴＱ、はオフする
。このような接合型ＦＥＴと用いたスイッチ回路は、ダ
イナミックレンジが高く、歪率が低く、オフセノトレな
いという優れた機能を備えている。
れば、抵抗Ｈによりゲート・ソース間が零バイアスとな
り、ＦＥＴＱ、はオンする１、逆にＲ４の両端の電圧降
下がピンチオフ電圧ｖＰ以上の電圧になるようなコント
ロール電流工を流すことにより、ＦＥＴＱ、はオフする
。このような接合型ＦＥＴと用いたスイッチ回路は、ダ
イナミックレンジが高く、歪率が低く、オフセノトレな
いという優れた機能を備えている。
３八−
しかしこの回路では、ＦＥＴＱ、をオフさせる時のスイ
ッチング速度が早いと、ＦＥＴＱ、の極間容量の変化が
スイッチング速度に通従しきれないため、コントロール
端子３よシ抵抗Ｒ７を通してＦＥＴＱ、のソース側へ電
流が流れ、Ｆ Ｅ Ｔ Ｑ。
ッチング速度が早いと、ＦＥＴＱ、の極間容量の変化が
スイッチング速度に通従しきれないため、コントロール
端子３よシ抵抗Ｒ７を通してＦＥＴＱ、のソース側へ電
流が流れ、Ｆ Ｅ Ｔ Ｑ。
のソース・アース間にオフセット電圧が発生し、これが
、ＤＣドリフト・ショック音となりて現われるという問
題がある。
、ＤＣドリフト・ショック音となりて現われるという問
題がある。
この問題を解決するために従来より第２図に示すような
回路が考えられている。第２図において、０１、Ｏ２は
第１．第２の接合型ＦＥＴ、Ｒ２は第２のＦ Ｅ Ｔ
Ｏ２をオンさせる為の第１の抵抗、Ｒは第２のＦＥＴＯ
２をオフさせる為の第２の抵抗、１，２は第１のＦＥＴ
Ｑ、のソース・ドレインに設けられた入出力端子、３は
第１のＦＥＴＱｌ、第２のＦＥＴＯ２をオン・オフさせ
るコントロール端子、ｅは信号源、ＲＬは負荷である。
回路が考えられている。第２図において、０１、Ｏ２は
第１．第２の接合型ＦＥＴ、Ｒ２は第２のＦ Ｅ Ｔ
Ｏ２をオンさせる為の第１の抵抗、Ｒは第２のＦＥＴＯ
２をオフさせる為の第２の抵抗、１，２は第１のＦＥＴ
Ｑ、のソース・ドレインに設けられた入出力端子、３は
第１のＦＥＴＱｌ、第２のＦＥＴＯ２をオン・オフさせ
るコントロール端子、ｅは信号源、ＲＬは負荷である。
この回路においては、コントロール電流Ｉが抵抗Ｒ２，
Ｒ３を通じてアースに流れる為、スイッチとして動作す
る第１のＦＥＴＱ、のソース・アース間には全くオフセ
ット電圧が発生しない。しかしこの回路においても、第
２のＦ Ｅ Ｔ Ｏ２がオン状態からオフ状態に移行す
る間に、コントロール電流が抵抗Ｒ２とＦ Ｅ Ｔ Ｏ
２に分流して流れる為、過渡的な電圧が第１のＦＥＴＱ
、のソース・アース間に発生するという問題が残る。こ
のため第１図、第２図のいずれの場合もオーディオ信号
の切換用に用いると、切換時にシ目ツク音が現われると
いう問題がある。
Ｒ３を通じてアースに流れる為、スイッチとして動作す
る第１のＦＥＴＱ、のソース・アース間には全くオフセ
ット電圧が発生しない。しかしこの回路においても、第
２のＦ Ｅ Ｔ Ｏ２がオン状態からオフ状態に移行す
る間に、コントロール電流が抵抗Ｒ２とＦ Ｅ Ｔ Ｏ
２に分流して流れる為、過渡的な電圧が第１のＦＥＴＱ
、のソース・アース間に発生するという問題が残る。こ
のため第１図、第２図のいずれの場合もオーディオ信号
の切換用に用いると、切換時にシ目ツク音が現われると
いう問題がある。
本発明はこのような問題を解決し、オーディオ信号切換
用スイッチとしても使用できるようにしたスイッチ回路
を提供するものである。
用スイッチとしても使用できるようにしたスイッチ回路
を提供するものである。
第３図に本発明の一実施例を示す。第３図においてＯ７
，Ｏ２は第１．第２の接合型ＦＥＴ５Ｒ３は第１のＦＥ
ＴＱ、をオフさせる為の抵抗、２は第２のＦ Ｅ Ｔ
Ｏ２をオフさせる為の定電圧素子、１．２は入出力端子
、３はコントロール端子、ｅは信号源、ＲＬは負荷、■
はコントロール電圧である。第３図から明らかなように
、これは４２図の抵抗Ｒ１を定電圧素子ＺＫ置き換えた
ものであ１− るＯ 第３図において、第１のＦＥＴＱ、をオンさせる条件は
ｖ＝０（すなわちコントロール端子３をフローティング
状態にする）である。コントロール端子３が完全にフロ
ーティング状態であれば、第２のＦＥＴＱ は、第２
のＦ Ｅ Ｔ Ｏ２のゲート・ソース度容量及び定電圧
素子Ｚの端子間容量によりオンする。この時第２のＦ
Ｅ Ｔ Ｏ２のオン抵抗が抵抗Ｒ３に比べて非常に小さ
くなるよう抵抗Ｈの値を選べば、第１のＦＥＴＱ、のゲ
ート・ソース間は短絡されたことになり、第１のＦＩＴ
Ｑ、はオンする。
，Ｏ２は第１．第２の接合型ＦＥＴ５Ｒ３は第１のＦＥ
ＴＱ、をオフさせる為の抵抗、２は第２のＦ Ｅ Ｔ
Ｏ２をオフさせる為の定電圧素子、１．２は入出力端子
、３はコントロール端子、ｅは信号源、ＲＬは負荷、■
はコントロール電圧である。第３図から明らかなように
、これは４２図の抵抗Ｒ１を定電圧素子ＺＫ置き換えた
ものであ１− るＯ 第３図において、第１のＦＥＴＱ、をオンさせる条件は
ｖ＝０（すなわちコントロール端子３をフローティング
状態にする）である。コントロール端子３が完全にフロ
ーティング状態であれば、第２のＦＥＴＱ は、第２
のＦ Ｅ Ｔ Ｏ２のゲート・ソース度容量及び定電圧
素子Ｚの端子間容量によりオンする。この時第２のＦ
Ｅ Ｔ Ｏ２のオン抵抗が抵抗Ｒ３に比べて非常に小さ
くなるよう抵抗Ｈの値を選べば、第１のＦＥＴＱ、のゲ
ート・ソース間は短絡されたことになり、第１のＦＩＴ
Ｑ、はオンする。
逆に第１のＦＥＴＱ、をオンするには、第１のＦＥＴＱ
、のピンチオフ電圧ｖＰと、第２Ｃ７）ＦＥＴＯ２のピ
ンチオフ電圧以上となるように選ばれた定電圧素子Ｚの
電圧値の和以上の電圧をコントロール端子３に与えれば
よい。このようにすれば、第１のＦＥＴＱ、のゲートに
これをオフにするようなコントロール電圧が加えられて
いる時、第２のＦＥＴＯ２は常に完全にオフしている為
、第１のＦＥＴＱ のソース・アース間に電圧が発生
すす ることはない。したがって切換えに伴うショック音は全
く発生しない。
、のピンチオフ電圧ｖＰと、第２Ｃ７）ＦＥＴＯ２のピ
ンチオフ電圧以上となるように選ばれた定電圧素子Ｚの
電圧値の和以上の電圧をコントロール端子３に与えれば
よい。このようにすれば、第１のＦＥＴＱ、のゲートに
これをオフにするようなコントロール電圧が加えられて
いる時、第２のＦＥＴＯ２は常に完全にオフしている為
、第１のＦＥＴＱ のソース・アース間に電圧が発生
すす ることはない。したがって切換えに伴うショック音は全
く発生しない。
なお、実際に応用する場合には、第４図に示すように定
電圧素子２と並列に、大振幅信号や比較的周波数の高い
信号でも第２のＦ Ｅ Ｔ Ｏ２を確実にオン状態に保
りておくコンデンサＣを挿入することが望ましい。
電圧素子２と並列に、大振幅信号や比較的周波数の高い
信号でも第２のＦ Ｅ Ｔ Ｏ２を確実にオン状態に保
りておくコンデンサＣを挿入することが望ましい。
以上のように本発明は第１の接合型ＦＥＴのゲート・ソ
ース間に第２の接合型ＦＥＴのソース。
ース間に第２の接合型ＦＥＴのソース。
ドレインを接続し、第１．第２の接合型ＦＥＴのゲート
間に定電圧幸子を接続し、かつ第１の接合型ＦＥＴのゲ
ート・アース間に抵抗を接続し、第２の接合型ＦＥＴの
ゲート電流を断続することにより第１の接合５ＦＥＴを
オンオン制御するようにしたものであるから、上記定電
圧素子の働きによりて、第１の接合型ＦＥＴがオンにな
るときに第２の接合型ＦＥＴを完全にオフにすることが
でき、纂１の接合型ＦＥＴのソース・アース間に電圧が
発生するのを確実に防止することができる。
間に定電圧幸子を接続し、かつ第１の接合型ＦＥＴのゲ
ート・アース間に抵抗を接続し、第２の接合型ＦＥＴの
ゲート電流を断続することにより第１の接合５ＦＥＴを
オンオン制御するようにしたものであるから、上記定電
圧素子の働きによりて、第１の接合型ＦＥＴがオンにな
るときに第２の接合型ＦＥＴを完全にオフにすることが
でき、纂１の接合型ＦＥＴのソース・アース間に電圧が
発生するのを確実に防止することができる。
７、 。
したがりて従来の高ダイナミツクレンジ、低歪率。
零オフセ、）という機能を維持しつつ、切換時の直流変
動のないスイッチ回路を実現することができ、これによ
りてオーディオ用のスイッチ回路として用いても何ら差
支えない優れたスイッチ回路を実現することができる。
動のないスイッチ回路を実現することができ、これによ
りてオーディオ用のスイッチ回路として用いても何ら差
支えない優れたスイッチ回路を実現することができる。
第１図は従来のスイッチ回路の一例を示す回路図、第２
図は第１図を改善した他の従来例を示す回路図、第３図
、第４図は本発明の第１．第２の実施例を示す回路図で
ある。 １．２・・・・・・入出力端子、３・・・・・・コント
ロール端子、Ｑ７．Ｑ２・−・・・・第１．第２の接合
型ＦＥＴ。 Ｐ ・・・・・・抵抗、２・・・・・・定電圧素子、Ｃ
・・・−・・コンデンサ、ｅ・・・・・・信号源、ＲＬ
・・・・・・負荷、！・・・・・コントロール電流、Ｖ
・・・・・−コントロール電圧。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｉｌ
１図
図は第１図を改善した他の従来例を示す回路図、第３図
、第４図は本発明の第１．第２の実施例を示す回路図で
ある。 １．２・・・・・・入出力端子、３・・・・・・コント
ロール端子、Ｑ７．Ｑ２・−・・・・第１．第２の接合
型ＦＥＴ。 Ｐ ・・・・・・抵抗、２・・・・・・定電圧素子、Ｃ
・・・−・・コンデンサ、ｅ・・・・・・信号源、ＲＬ
・・・・・・負荷、！・・・・・コントロール電流、Ｖ
・・・・・−コントロール電圧。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｉｌ
１図
Claims (1)
- 第１の接合型ＦＥＴのソース・ドレインを入出力端子と
し、上記第１の接合型ＦＥＴのゲート・ソース間に第２
の接合型ＦＥＴのソース・トーレインを接続し、上記第
１の接合型ＦＥＴのゲートと上記第２の接合型Ｆ’ Ｅ
Ｔのゲート間に定電圧素子を接続し、上記第１の接合
型ＦＥＴのゲート・アース間に抵抗を接続し、上記第２
の接合型ＦＥＴのゲートをコントロール端子とし、上記
コントロール端子に流れる電流を断続することにより、
上記第１の接合型ＦＥＴをオン・オフするように構成し
たスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108576A JPS5810926A (ja) | 1981-07-10 | 1981-07-10 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108576A JPS5810926A (ja) | 1981-07-10 | 1981-07-10 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810926A true JPS5810926A (ja) | 1983-01-21 |
| JPS644695B2 JPS644695B2 (ja) | 1989-01-26 |
Family
ID=14488310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56108576A Granted JPS5810926A (ja) | 1981-07-10 | 1981-07-10 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810926A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270623U (ja) * | 1985-10-22 | 1987-05-06 | ||
| CN102684657A (zh) * | 2011-03-11 | 2012-09-19 | 西安龙飞软件有限公司 | 一种普通模拟开关切换负压信号的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4735843U (ja) * | 1971-05-13 | 1972-12-21 | ||
| JPS5257769A (en) * | 1975-11-07 | 1977-05-12 | Hitachi Ltd | Analog switch |
-
1981
- 1981-07-10 JP JP56108576A patent/JPS5810926A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4735843U (ja) * | 1971-05-13 | 1972-12-21 | ||
| JPS5257769A (en) * | 1975-11-07 | 1977-05-12 | Hitachi Ltd | Analog switch |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270623U (ja) * | 1985-10-22 | 1987-05-06 | ||
| CN102684657A (zh) * | 2011-03-11 | 2012-09-19 | 西安龙飞软件有限公司 | 一种普通模拟开关切换负压信号的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644695B2 (ja) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608541A (en) | Isolation amplifier | |
| DE10232346B4 (de) | Schaltungsanordnung und Verfahren zur Datensignalreproduktion | |
| DE19729813C2 (de) | Verstärkerschaltung | |
| US4837778A (en) | Circuit arrangement for time-regeneration of broadband digital signals | |
| JPS644695B2 (ja) | ||
| US4476448A (en) | Switched capacitor high-pass filter | |
| JPS58177502A (ja) | 電子的スイッチング回路 | |
| US6310515B1 (en) | CMOS track and hold amplifier | |
| JPH0349419A (ja) | スイッチ回路 | |
| EP1388926B1 (en) | Level shift voltage generator | |
| EP0650258B1 (de) | Treiberschaltung zur Erzeugung einer Schaltspannung | |
| JPH04117834A (ja) | デジタル伝送回路 | |
| JPH02186826A (ja) | レベルシフタ | |
| JP3410334B2 (ja) | 増幅器の制御回路 | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| GB2071945A (en) | Apparatus for controlling the amplitude of an analog signal | |
| JPH0269006A (ja) | 差動増幅器 | |
| JP2603647Y2 (ja) | 記録再生切換回路 | |
| JPS6016101Y2 (ja) | ミュ−ティング回路 | |
| JPS5968118A (ja) | スイツチ回路 | |
| JPS6372216A (ja) | 信号処理回路 | |
| JPS63269399A (ja) | トラツクホ−ルド回路 | |
| JPS59224920A (ja) | Ｆｅｔアナログスイツチ回路 | |
| JPH0284885A (ja) | ビデオ輪郭強調信号に対する雑音除去回路 | |
| JPS58137313A (ja) | 電力増幅器 |