JPS58109932A - 電子計算機の比較演算器 - Google Patents
電子計算機の比較演算器Info
- Publication number
- JPS58109932A JPS58109932A JP56212304A JP21230481A JPS58109932A JP S58109932 A JPS58109932 A JP S58109932A JP 56212304 A JP56212304 A JP 56212304A JP 21230481 A JP21230481 A JP 21230481A JP S58109932 A JPS58109932 A JP S58109932A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- data
- circuit
- instruction
- compared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は電子計算機の比較演算器に関する。
発明の技術的背景とその問題点
従来、電子計算機の比較演算器は、データの先頭より指
定された文字数だけ順次比較していくものであった。例
えば形式の決まった複数の固定データ部と、入力または
処理するごとに変化する複数の可変データ部とが混在し
て構成されている被比較データの場合、入力データの形
式を調べるために固定データ部を比較し、入力データの
大小関係を調べるために可変データ部を比較しなければ
ならないことがある。従来の比較演算器では、被比較デ
ータの固定データ部と可変データ部を分けてそれぞれ順
次比較演算することとしているため、処理時間がかかり
、そのためのソフトウェアの作成も煩雑であるという欠
点があった。
定された文字数だけ順次比較していくものであった。例
えば形式の決まった複数の固定データ部と、入力または
処理するごとに変化する複数の可変データ部とが混在し
て構成されている被比較データの場合、入力データの形
式を調べるために固定データ部を比較し、入力データの
大小関係を調べるために可変データ部を比較しなければ
ならないことがある。従来の比較演算器では、被比較デ
ータの固定データ部と可変データ部を分けてそれぞれ順
次比較演算することとしているため、処理時間がかかり
、そのためのソフトウェアの作成も煩雑であるという欠
点があった。
発明の目的
本発明は上記事情を考慮してなされたもので、被比較デ
ータの複数の固定データ部又は複数の可変データ部の比
較をひとつの比較演算により実行する効率的な比較演算
器を提供することを目的としている。
ータの複数の固定データ部又は複数の可変データ部の比
較をひとつの比較演算により実行する効率的な比較演算
器を提供することを目的としている。
発明の概要
この目的を達成するために本発明に係る電子計算器の比
較演算器は、命令レジスタに格納された比較命°令で指
定された比較パターンデータおよび被比較データを１文
字ずつ読み込む読込回路と、この読込回路圧より読み込
まれた比較パターンデータと前記比較命令の指定コード
とを比較する第１の比較回路と、前記読込回路により読
み込まれた比較パターンデータと被比較データとを比較
する第２の比較回路とを備え、前記第１の比較回路で比
較パターンデータと前記指定コードが一致すると判断さ
れたときは前記第２の比較回路における処理を行なわな
いものとする。
較演算器は、命令レジスタに格納された比較命°令で指
定された比較パターンデータおよび被比較データを１文
字ずつ読み込む読込回路と、この読込回路圧より読み込
まれた比較パターンデータと前記比較命令の指定コード
とを比較する第１の比較回路と、前記読込回路により読
み込まれた比較パターンデータと被比較データとを比較
する第２の比較回路とを備え、前記第１の比較回路で比
較パターンデータと前記指定コードが一致すると判断さ
れたときは前記第２の比較回路における処理を行なわな
いものとする。
このため、被比較データの複数の固定データ部と複数の
可変データ部の比較をひとつの比較演算によりおこなう
ことができる。
可変データ部の比較をひとつの比較演算によりおこなう
ことができる。
発明の実施例
本発明の１実施例による電子計算機の比較演算器につい
て説明する。命令レジスタ１に格納された茄令はあらか
じめ定められた命令コード１８により比較命令であるこ
とが電子計算機の中央処理装置（図示せず）に知られ比
較演算器が能動状態になる。比較演算器は、比較パター
ンデータ２、被比較データ３を、比較命令の比較パター
ンデータ先頭アドレスｌｅ、被比較データ先頭アドレス
１ｃＫ従い読み込む読込回路４を備え、更に比較命令の
指定コード１ｂと比較パターンデータ２の各文字な比較
する第１の比較回路５と、比較パターンデータ２と被比
較データ３との比較をする第２の比較回路６と、これら
を制御する制御回路７および読込カウンタ８とを備えて
いる。
て説明する。命令レジスタ１に格納された茄令はあらか
じめ定められた命令コード１８により比較命令であるこ
とが電子計算機の中央処理装置（図示せず）に知られ比
較演算器が能動状態になる。比較演算器は、比較パター
ンデータ２、被比較データ３を、比較命令の比較パター
ンデータ先頭アドレスｌｅ、被比較データ先頭アドレス
１ｃＫ従い読み込む読込回路４を備え、更に比較命令の
指定コード１ｂと比較パターンデータ２の各文字な比較
する第１の比較回路５と、比較パターンデータ２と被比
較データ３との比較をする第２の比較回路６と、これら
を制御する制御回路７および読込カウンタ８とを備えて
いる。
この比較演算器の動作を第２図に示すフローチャートに
従い、第３図に示す具体例に基づいて説明する。
従い、第３図に示す具体例に基づいて説明する。
まず、読込回路４で比較パターンデータ２を１文字読み
込む（ブロック１１ ）。これは比較命令の比較パター
ンデータ先頭アドレス１ｃに従ってなされる。次にこの
読み込んだ文字と比較命令の指定コード１ｂとを第１の
比較回路５で比較する（ブロック１２）。指定コードｌ
ｂは第３図では「ｘＪであり、被比較データ３と比較の
対象としない部分に該当する。すなわち、比較パターン
データ２の読み込んだ文字が指定コードｌｂと一致しな
いときは、被比較データ３と比較すべきことを意味し次
のブロック１３に進む。一致したときは、被比較データ
３と比較する必要はなくブロック１３ 、１４をスキッ
プし、ブロック１６へ進む。次のブロック１３では被比
較データ３を比較命令の被比較データ先頭アドレスＩＣ
に従い読込回路４で読み込む。
込む（ブロック１１ ）。これは比較命令の比較パター
ンデータ先頭アドレス１ｃに従ってなされる。次にこの
読み込んだ文字と比較命令の指定コード１ｂとを第１の
比較回路５で比較する（ブロック１２）。指定コードｌ
ｂは第３図では「ｘＪであり、被比較データ３と比較の
対象としない部分に該当する。すなわち、比較パターン
データ２の読み込んだ文字が指定コードｌｂと一致しな
いときは、被比較データ３と比較すべきことを意味し次
のブロック１３に進む。一致したときは、被比較データ
３と比較する必要はなくブロック１３ 、１４をスキッ
プし、ブロック１６へ進む。次のブロック１３では被比
較データ３を比較命令の被比較データ先頭アドレスＩＣ
に従い読込回路４で読み込む。
次にこの読み込んだ文字と比較パターンデータの文字が
一致″１″るかどうか第２の比較回路６で判断しくブロ
ック１４）、一致するときは次のブロック１６へ進む。
一致″１″るかどうか第２の比較回路６で判断しくブロ
ック１４）、一致するときは次のブロック１６へ進む。
次には、読込カウンタ８をひとつカウントアツプしくブ
ロック１６）、これに基づき比較パターンデータ２の読
み込みが終了したか否か判断する（ブロック１７ ）。
ロック１６）、これに基づき比較パターンデータ２の読
み込みが終了したか否か判断する（ブロック１７ ）。
終了していないときは先頭のブロック１１へ戻る。ブロ
ック１４で、被比較データの文字と比較パターイデータ
の文字が一致していないと判断されたときは、これらの
大小比較な行ない（ブロック１５）、その後の比較処理
な行なわない。これらの一連の比較演算が終了した後は
、その演算結果を電子計算機の中央処理装置に通知する
。第３図（ａ）に示す比較パターンデータ、同図（ｂ）
に示す被比較データの場合には、比較パターンデータｒ
ｘＪの部分、すなわち可変データ部は比較の対象とはな
らず、他の部分子 ＤＡＴＥ＝ Ｊｒ−Ｊｒ−Ｊｒ 、
ＴＩＭＥ＝Ｊｒ−Ｊｒ−Ｊすなわち固定データ部が比較
の対象となる。従って第３図の場合は比較パターンデー
タと被比較データは一致すると判断される。
ック１４で、被比較データの文字と比較パターイデータ
の文字が一致していないと判断されたときは、これらの
大小比較な行ない（ブロック１５）、その後の比較処理
な行なわない。これらの一連の比較演算が終了した後は
、その演算結果を電子計算機の中央処理装置に通知する
。第３図（ａ）に示す比較パターンデータ、同図（ｂ）
に示す被比較データの場合には、比較パターンデータｒ
ｘＪの部分、すなわち可変データ部は比較の対象とはな
らず、他の部分子 ＤＡＴＥ＝ Ｊｒ−Ｊｒ−Ｊｒ 、
ＴＩＭＥ＝Ｊｒ−Ｊｒ−Ｊすなわち固定データ部が比較
の対象となる。従って第３図の場合は比較パターンデー
タと被比較データは一致すると判断される。
このように本実施例によれば、比較すべき部分が複数あ
り、それがとびとびに位置していても、ひとつの比較命
令で比較演算することができる。
り、それがとびとびに位置していても、ひとつの比較命
令で比較演算することができる。
なお、比較命令の指定コードは本実施例では「ｘ」であ
ったが、電子計算機で使用可能な文字であれば他の文字
でもよい。
ったが、電子計算機で使用可能な文字であれば他の文字
でもよい。
また、具体的な数の大小の判定を行なうときは、ブロッ
ク「で大小比較をおこなった後、ブロック１６へ処理を
移すこととすれば、すべての比較丁べき数字について比
較することかできる。
ク「で大小比較をおこなった後、ブロック１６へ処理を
移すこととすれば、すべての比較丁べき数字について比
較することかできる。
発明の効果
本発明は、以上のように命令レジスタに格納された比較
命令で指定された比較パターンデータおよび被比較デー
タを１文字ずつ読み込む読込回路と、この読込回路によ
り読み込まれた比較パターンデータと前記比較命令の指
定コードとを比較する第１の比較回路と、前記読込回路
により読み込まれた比較パターンデータと被比較データ
とを比較する第２の比較回路とな備え、前記第１の比較
回路で比較パターンデータと前記指定コードが一致する
と判断されたときは前記第２の比較回路における処理を
行なわないこととしているため、被比較データの複数の
固定データ部又は複数の可変データ部の比較をひとつの
比較演算で容易に実行することができ、処理時間の短縮
、ソフトウェアの簡略化を図ることができる。
命令で指定された比較パターンデータおよび被比較デー
タを１文字ずつ読み込む読込回路と、この読込回路によ
り読み込まれた比較パターンデータと前記比較命令の指
定コードとを比較する第１の比較回路と、前記読込回路
により読み込まれた比較パターンデータと被比較データ
とを比較する第２の比較回路とな備え、前記第１の比較
回路で比較パターンデータと前記指定コードが一致する
と判断されたときは前記第２の比較回路における処理を
行なわないこととしているため、被比較データの複数の
固定データ部又は複数の可変データ部の比較をひとつの
比較演算で容易に実行することができ、処理時間の短縮
、ソフトウェアの簡略化を図ることができる。
第１図は本発明の一実施例による電子計算機の比較演算
器のブロック図、第２図は同演算器のフローチャート、
第３図（ａ） 、 （１；）はそれぞれ比較パターンデ
ータ、被比較データの内容を示す説明図である。 １・・・命令レジスタ、２・・・比較パターンデータ、
３・・・被比較データ、４・・・読込回路、５，６・・
・比較回路、７・・・制御回路、８・・・読込カウンタ
。
器のブロック図、第２図は同演算器のフローチャート、
第３図（ａ） 、 （１；）はそれぞれ比較パターンデ
ータ、被比較データの内容を示す説明図である。 １・・・命令レジスタ、２・・・比較パターンデータ、
３・・・被比較データ、４・・・読込回路、５，６・・
・比較回路、７・・・制御回路、８・・・読込カウンタ
。
Claims (1)
- 【特許請求の範囲】 命令レジスタに格納された比較命令で指定された比較パ
ターンデータおよび被比較データを１文字ずつ読み込む
読込回路と、この読込回路により読込まれた比較パター
ンデータと前記比較命令の指定コードとを比較する第１
の比較回路と、前記＋入 読込回路により読み込まれた比較パターンデータと被比
較データとを比較する第２の比較回路とを備え、前記第
１の比較回路で比較パターンデータと前記指定コードが
一致すると判断されたときは前記第２の比較回路におけ
る処理を行なわないことを特徴とする電子計算機の比較
演算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212304A JPS58109932A (ja) | 1981-12-24 | 1981-12-24 | 電子計算機の比較演算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212304A JPS58109932A (ja) | 1981-12-24 | 1981-12-24 | 電子計算機の比較演算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58109932A true JPS58109932A (ja) | 1983-06-30 |
Family
ID=16620347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212304A Pending JPS58109932A (ja) | 1981-12-24 | 1981-12-24 | 電子計算機の比較演算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58109932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273330A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | デ−タ処理装置 |
-
1981
- 1981-12-24 JP JP56212304A patent/JPS58109932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273330A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | デ−タ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3286236A (en) | Electronic digital computer with automatic interrupt control | |
| JPS58109932A (ja) | 電子計算機の比較演算器 | |
| JPH07101385B2 (ja) | 情報処理装置 | |
| JPS60126736A (ja) | デ−タ処理装置 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2727023B2 (ja) | 情報処理装置 | |
| JPS6232540A (ja) | 情報処理装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPH0385632A (ja) | 計算機及びこの計算機に用いられる演算方法 | |
| JPH04362741A (ja) | 割込み制御方法 | |
| JPS6148741B2 (ja) | ||
| JPS6250854B2 (ja) | ||
| JPS5935458B2 (ja) | 未定義ラインナンバ出力方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH07117991B2 (ja) | 文字認識装置の辞書検索方式 | |
| JPS5938619B2 (ja) | 未定義ラインナンバ出力方式 | |
| JPH04367971A (ja) | 文書処理装置 | |
| JPS62111359A (ja) | 印刷配線板の原画デ−タ処理装置 | |
| JPS6036608B2 (ja) | 磁気テ−プボリユ−ム制御方式 | |
| JPS6358565A (ja) | 処理内容変更装置 | |
| JPS6218596A (ja) | 作業領域表示方式 | |
| JPH05341820A (ja) | プログラマブルコントローラの演算処理方法 | |
| JPS59136840A (ja) | 文字処理装置 | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPH02257349A (ja) | ネットワークアドレス設定方式 |