JPS58111415A - 差動増幅器のオフセツトキヤンセル回路 - Google Patents
差動増幅器のオフセツトキヤンセル回路Info
- Publication number
- JPS58111415A JPS58111415A JP56207980A JP20798081A JPS58111415A JP S58111415 A JPS58111415 A JP S58111415A JP 56207980 A JP56207980 A JP 56207980A JP 20798081 A JP20798081 A JP 20798081A JP S58111415 A JPS58111415 A JP S58111415A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- offset
- output
- amplifier
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（り発明の技術分計
本発明は直流オーツセットキャンセル回路１特に差動増
幅器からの出力信号の直流オフセットを自動的にキャン
セルする回路に関する。
幅器からの出力信号の直流オフセットを自動的にキャン
セルする回路に関する。
（２） 技術の背景
磁気ディスク＃１０ヘッドとして、磁界の変化によりイ
ンピーダンスが変化する性質を有する１グネツトレジス
テイブ素子が萬感度の磁気電気変換が可能であるため、
広く利用され始めている。このようなｉダネットレジス
ティブ素子に一定のバイアス１１を流を流して信号の動
作点を定め、取〕出した信号を差動増幅器によシ増幅し
て次段の回路に接続している。
ンピーダンスが変化する性質を有する１グネツトレジス
テイブ素子が萬感度の磁気電気変換が可能であるため、
広く利用され始めている。このようなｉダネットレジス
ティブ素子に一定のバイアス１１を流を流して信号の動
作点を定め、取〕出した信号を差動増幅器によシ増幅し
て次段の回路に接続している。
（３）従来技術と問題点
第１図紘一般的な差動増幅器を示し、人力信号ＦｉＸＮ
１．ｘＮ２よ！：＊入夛増幅さｉて０ＵＴ１゜０ＵＴ２
に出力される。ＶＣＣは正電源、ＶＥＩＣは負電源を示
し、Ｒ１，Ｒ２は人力終燗抵抗を示す。差動増幅ｉｉｏ
＊ｍ段は、トランジスタＱｌ。
１．ｘＮ２よ！：＊入夛増幅さｉて０ＵＴ１゜０ＵＴ２
に出力される。ＶＣＣは正電源、ＶＥＩＣは負電源を示
し、Ｒ１，Ｒ２は人力終燗抵抗を示す。差動増幅ｉｉｏ
＊ｍ段は、トランジスタＱｌ。
Ｑ２、抵抗Ｒ５，Ｒ４、電流源１１、増幅−Ｂによ多構
成される。
成される。
この機な、従来の差動増幅器は内部的要因と外部的要因
によ）オフセットを生じ蛎作点を変動させることがあっ
た。即ち差動対を構成する２つのトランジスタＱ、、Ｑ
、の特性上の相異めるいは入力端子ＩＮ□ＩＮ、に接続
された信号源の変化、例えば１紀のマグネットレジステ
イブ業子ＭＲを構成する２つのインピーダンスのアンバ
ランスが主な要因となり、１１１２図に示す差動増幅器
の人力電圧ｖＸ）Ｉと出力電圧Ｖ。Ｖｔの静特性曲線上
において、無情号時に上述し九要因により入力端子ＩＮ
、。
によ）オフセットを生じ蛎作点を変動させることがあっ
た。即ち差動対を構成する２つのトランジスタＱ、、Ｑ
、の特性上の相異めるいは入力端子ＩＮ□ＩＮ、に接続
された信号源の変化、例えば１紀のマグネットレジステ
イブ業子ＭＲを構成する２つのインピーダンスのアンバ
ランスが主な要因となり、１１１２図に示す差動増幅器
の人力電圧ｖＸ）Ｉと出力電圧Ｖ。Ｖｔの静特性曲線上
において、無情号時に上述し九要因により入力端子ＩＮ
、。
ＩＮｊＫ直流的な差動電圧Δｖ１が加わっていると、オ
フ七ツＦ電圧ΔＶ・が発生し動作点が本来の０点から偏
位してＰＡＫ移動することになる。仁の結果、静特性ｆ
！４軸上の線形部分ＡＢ内に信号が収壕らなくな〉、人
力信号８Ｋに対して出力信号８゜は否んだ波形となって
破線で示す部分だけ忠実に再現されなくなる。すなわち
ダイナ建ツクレンジが狭くなってしｔう。
フ七ツＦ電圧ΔＶ・が発生し動作点が本来の０点から偏
位してＰＡＫ移動することになる。仁の結果、静特性ｆ
！４軸上の線形部分ＡＢ内に信号が収壕らなくな〉、人
力信号８Ｋに対して出力信号８゜は否んだ波形となって
破線で示す部分だけ忠実に再現されなくなる。すなわち
ダイナ建ツクレンジが狭くなってしｔう。
このように従来技術においては、直流分オフセラ＞Ｋよ
）動作点が変動して入力信号に対して出力信号が忠実に
再現されず動作範囲が狭くなるという間一点かあ０え。
）動作点が変動して入力信号に対して出力信号が忠実に
再現されず動作範囲が狭くなるという間一点かあ０え。
＋４） Ａ明の目的
本発明の目的轄、差動増幅器の直流出力を入力−へ負帰
還させて直流オフセットを自動的に０にすることによシ
、動作点を固定し動作範囲の挾少を敵前することにある
。
還させて直流オフセットを自動的に０にすることによシ
、動作点を固定し動作範囲の挾少を敵前することにある
。
（５）発明の構成
本発明によれば差動増幅器の差動出力を人力とし、該差
動増ｍ器の人力信号Ｉ＃波数より十分低いｌ＃波数特性
を有し該差動出力に含すれる直流成分を増幅し誤差信号
として出方する増幅器と該誤差信号に応じて該差動増幅
器のそれぞれの人力端に加えるバイアス電流を変化する
バイアス電流源よ）成ることを特徴とする差動増幅器の
オフセットキャンセル回路が提供される。
動増ｍ器の人力信号Ｉ＃波数より十分低いｌ＃波数特性
を有し該差動出力に含すれる直流成分を増幅し誤差信号
として出方する増幅器と該誤差信号に応じて該差動増幅
器のそれぞれの人力端に加えるバイアス電流を変化する
バイアス電流源よ）成ることを特徴とする差動増幅器の
オフセットキャンセル回路が提供される。
（６）発明の実施例
以下、本発明を実施例にょシ添付図面を４呻して説明す
る。
る。
ＩＮ５図は本発明にょる差動増ｍ器のオフセットキャン
セル回路の構成図である。本発明回路は人力端子ＩＮ１
． ＩＮ、から入力したマグネットレジステイブ素子Ｍ
Ｒからの各信号の差を増幅して出力端子０ＵＴＩ、ｏｕ
’ｒ、がら取）出す第１差動増ｍ１ｉｉｌｌと、誼出力
端子ＯＵＴ ｏｕＴ、の出力のうちｔｌ＃１１ 渡分のみを増幅して上記人力端子ＩＮ、、ＩＮ２に負帰
還させる帰（作用を有する＃Ｉ２差動増％ｌ器２とから
構成されている。
セル回路の構成図である。本発明回路は人力端子ＩＮ１
． ＩＮ、から入力したマグネットレジステイブ素子Ｍ
Ｒからの各信号の差を増幅して出力端子０ＵＴＩ、ｏｕ
’ｒ、がら取）出す第１差動増ｍ１ｉｉｌｌと、誼出力
端子ＯＵＴ ｏｕＴ、の出力のうちｔｌ＃１１ 渡分のみを増幅して上記人力端子ＩＮ、、ＩＮ２に負帰
還させる帰（作用を有する＃Ｉ２差動増％ｌ器２とから
構成されている。
１１１差動増暢１１１０人力噛子ＩＮ、、ＩＮ、には！
ダネットレジスティブ素子ＭＲ（以下ＭＲとする）が接
続されている。
ダネットレジスティブ素子ＭＲ（以下ＭＲとする）が接
続されている。
上記ＭＲはインピーダンスＺＡＩＺＩを有し、図示する
様に１ンタータツプに電圧ＶＣＴが印加され、電ｔＩＬ
１２２ Ｋ Ｘ Ｄ’ｔｔＬ”ｔ’ｔＬ Ｉｌ １．
Ｉｌ ｉ Ｏハ（７ス電流が供給される。抵抗Ｒ，，Ｒ
，は増幅器バイアスの九めの４０で４畜しなくてもよい
が、その値は２ルｚＩＩＫ比べ十分大きいものとする。
様に１ンタータツプに電圧ＶＣＴが印加され、電ｔＩＬ
１２２ Ｋ Ｘ Ｄ’ｔｔＬ”ｔ’ｔＬ Ｉｌ １．
Ｉｌ ｉ Ｏハ（７ス電流が供給される。抵抗Ｒ，，Ｒ
，は増幅器バイアスの九めの４０で４畜しなくてもよい
が、その値は２ルｚＩＩＫ比べ十分大きいものとする。
ＭＲと磁束φ１が図のような方向で鎖交すると２ムは増
加し、ｚｌは減少しその１！に比例した交流信号電圧Δ
Ｖ―がトランジスタＴｒ１． Ｔｒ２のベースに加わる
。
加し、ｚｌは減少しその１！に比例した交流信号電圧Δ
Ｖ―がトランジスタＴｒ１． Ｔｒ２のベースに加わる
。
トランジスタｆｒ１．Ｔｒ意 は差動対を梼成し、抵
抗Ｒ，，Ｒ４０接続点Ｃ，Ｄから上記信号電圧ΔＶｓ
に比例し九電圧を増幅して取り出し、増幅器ＡＭＰへ供
給する。
抗Ｒ，，Ｒ４０接続点Ｃ，Ｄから上記信号電圧ΔＶｓ
に比例し九電圧を増幅して取り出し、増幅器ＡＭＰへ供
給する。
１１１２差動増幅１８２は１１１１差動増幅器１の出力
側接続点Ｅ、Ｆに接続され直流分ＶΣＧ、ｖ、、 ａｍ
を増−して取シ出すオフセット検出回路２１と、骸横田
回路２１から入力され九オフセット分によりＴｒ７．
Ｔｒ＠ ４ｐ ：Ｉレクタ電流変化させ接続点Ａ、Ｂが
らＭＲ３ｇ子イ／キーダンスｚＡ、ｚｌｌを流れるバイ
アス電流を変化させるバイアス電流［２２から構成され
ている。
側接続点Ｅ、Ｆに接続され直流分ＶΣＧ、ｖ、、 ａｍ
を増−して取シ出すオフセット検出回路２１と、骸横田
回路２１から入力され九オフセット分によりＴｒ７．
Ｔｒ＠ ４ｐ ：Ｉレクタ電流変化させ接続点Ａ、Ｂが
らＭＲ３ｇ子イ／キーダンスｚＡ、ｚｌｌを流れるバイ
アス電流を変化させるバイアス電流［２２から構成され
ている。
オフセット検出回路２１は篭圧瀘Ｖｃ＠とＩＩＥ流櫨１
２ｓ ）ツンジスタＴｒｙ、Ｔｒ５及びＴｒ４． Ｔ
ｒ４を有している。抵抗Ｒ５Ｑ Ｒ４は＋４１の差動増
幅器１の負荷として接続されるＩＮ２の差動増幅１１１
２の影嗜を少なくする目的で挿入されており、ｉ九コン
デンナＣは抵抗ａ、、 Ｒ９と共にローパスフィルタを
構成し接続点Ｅ、Ｆから流入し良信号の交流分を除責す
る丸めに接続されている。
２ｓ ）ツンジスタＴｒｙ、Ｔｒ５及びＴｒ４． Ｔ
ｒ４を有している。抵抗Ｒ５Ｑ Ｒ４は＋４１の差動増
幅器１の負荷として接続されるＩＮ２の差動増幅１１１
２の影嗜を少なくする目的で挿入されており、ｉ九コン
デンナＣは抵抗ａ、、 Ｒ９と共にローパスフィルタを
構成し接続点Ｅ、Ｆから流入し良信号の交流分を除責す
る丸めに接続されている。
バイアス電流源２２を構成するトランジスタＴｒ７．Ｔ
ｒ６ のペースには負電源■。にょ夛抵抗Ｒ，，Ｒ，
。、ダイオードＤを介して一定の電流が供給されておシ
、抵抗Ｒ，，Ｒ，はオフセント検出器２１から供給され
た直流電流を電圧に変換してトランジスタＴ、、、Ｔｒ
、のニオツクに即席するようになっている。上記Ｔｙ７
．Ｔｒ−は既述したようにＲ・、Ｒ９に現れ走電圧変化
に比例してコレクタ電流を変化させる。すなわＺＡ、Ｚ
ｌへの直流バイアス電ｔＪｔを変える働暑がある。
ｒ６ のペースには負電源■。にょ夛抵抗Ｒ，，Ｒ，
。、ダイオードＤを介して一定の電流が供給されておシ
、抵抗Ｒ，，Ｒ，はオフセント検出器２１から供給され
た直流電流を電圧に変換してトランジスタＴ、、、Ｔｒ
、のニオツクに即席するようになっている。上記Ｔｙ７
．Ｔｒ−は既述したようにＲ・、Ｒ９に現れ走電圧変化
に比例してコレクタ電流を変化させる。すなわＺＡ、Ｚ
ｌへの直流バイアス電ｔＪｔを変える働暑がある。
上記のように構成された本発明回路の動作は次の迩ルで
ある。
ある。
＄１１差動増！１１の入力端子ＩＮ、、 ＩＮ、からは
通常は等しい直流電流１．、、Ｉ□ がバイアス電圧ｖ
、ＴからＺ、、Ｚ、に供給され、Ｚ、ｇＺ、Ｏ時トッン
ジスタ”ｒｌ＋〒ｒ！Ｏベース接続点ム、Ｂ接続タム側
の接続点Ｃ，ＤＩ！に出力側の接・値点Ｅ、 Ｆ４Ｄ電
位は互いに等しい。即ち直流分のオフセットはＯである
。
通常は等しい直流電流１．、、Ｉ□ がバイアス電圧ｖ
、ＴからＺ、、Ｚ、に供給され、Ｚ、ｇＺ、Ｏ時トッン
ジスタ”ｒｌ＋〒ｒ！Ｏベース接続点ム、Ｂ接続タム側
の接続点Ｃ，ＤＩ！に出力側の接・値点Ｅ、 Ｆ４Ｄ電
位は互いに等しい。即ち直流分のオフセットはＯである
。
しかし、ＭＲＯＺおｚｌＫアンバ２ンスがあシｚ、＞ｚ
、ｏ場合、Ｔｒｌのベース１位はＴｒ２のベース電位に
比べ下がる。この電位差は増幅され出力ｍｅ、 ＦＫ直
直流オフフット電圧して現われ、停動増＠−２のオフ竜
ット検出器２１に供給されゐ。
、ｏ場合、Ｔｒｌのベース１位はＴｒ２のベース電位に
比べ下がる。この電位差は増幅され出力ｍｅ、 ＦＫ直
直流オフフット電圧して現われ、停動増＠−２のオフ竜
ット検出器２１に供給されゐ。
この場合（Ｚ、＞Ｚ、）Ｖ、Ｇの電圧はＶ、。の電”圧
より大きい丸め”ｒ４の電流はＴ、の電、流より大きく
な夛、バイアス電流＋］［２２の抵抗Ｒ，、Ｒ，に流Ｔ
ｒ＠のエミッタの電位は〒、７の工ばツタ電位に対して
高くなるのでこの結果Ｔ１．のコレクタ電流ｌ流はＴｒ
７のそれよシ小さくなｐ、Ｔｒｌのベース電位上Ｔｒ２
のベース電位に比べ高くする様に働く。すなわち出力オ
フ七ット電圧を０とする様に入力の１１１、Ｉ２１ の
電流が自動的に変化する。
より大きい丸め”ｒ４の電流はＴ、の電、流より大きく
な夛、バイアス電流＋］［２２の抵抗Ｒ，、Ｒ，に流Ｔ
ｒ＠のエミッタの電位は〒、７の工ばツタ電位に対して
高くなるのでこの結果Ｔ１．のコレクタ電流ｌ流はＴｒ
７のそれよシ小さくなｐ、Ｔｒｌのベース電位上Ｔｒ２
のベース電位に比べ高くする様に働く。すなわち出力オ
フ七ット電圧を０とする様に入力の１１１、Ｉ２１ の
電流が自動的に変化する。
またＭＲＯＺＡ＝ＺＩＩである場合でも、Ｉ、、。
Ｉ２１がアンバランスであった如、トランジスタＴｒ１
． Ｔｒ２がアンバランスであっ九υ、Ｒ，、Ｒ４かア
ンバランスである様な場合、前記と同様出力に直流オフ
セット電圧が発生する。この場合でも、差動増幅器２が
働き、出力オフセット電圧をＯとする様ＫＩ、、、Ｉ□
Ｏ電流が自動的に変化する。
． Ｔｒ２がアンバランスであっ九υ、Ｒ，、Ｒ４かア
ンバランスである様な場合、前記と同様出力に直流オフ
セット電圧が発生する。この場合でも、差動増幅器２が
働き、出力オフセット電圧をＯとする様ＫＩ、、、Ｉ□
Ｏ電流が自動的に変化する。
尚、増幅器をモノリシックＩＣｆ構成する場合、オフ七
ット検出器２１のトランジスタＴｒ３＋’ｒｒ４として
周波数特性の低いラテツルＰＮＰ ）う／ジスタを用い
ることによシコンデンサＣは設けなくてすむ。
ット検出器２１のトランジスタＴｒ３＋’ｒｒ４として
周波数特性の低いラテツルＰＮＰ ）う／ジスタを用い
ることによシコンデンサＣは設けなくてすむ。
また嬉２図の実施例では増幅器ＡＭＰの田カーから負帰
還させているが、ＡＭＰの利得かはとんど１の場合出力
オフセットはムＭＰの前段のオフセットにより決定され
るので接続点ＣＤから負帰還させてもよい。
還させているが、ＡＭＰの利得かはとんど１の場合出力
オフセットはムＭＰの前段のオフセットにより決定され
るので接続点ＣＤから負帰還させてもよい。
（７）発明の効果
上記の迩シ本発明によれば、差動増幅器の直流出力を入
力端へ負帰禰させて入力端のバイアス電流を変化させ直
流オフセラＦを自動的にＯにする仁とにより、ダイナイ
ックレンジの狭小を除去することができる。
力端へ負帰禰させて入力端のバイアス電流を変化させ直
流オフセラＦを自動的にＯにする仁とにより、ダイナイ
ックレンジの狭小を除去することができる。
１１図は従来の差動増幅器第２図は従来技術の人出力特
性図、第３図は本発明による差動増幅器のオフセットキ
ャン竜ル（ロ）路を示す構成図である。 １・・・Ｉ１１差蛸増幅器、２・・・第２差動増幅器、
２１・・・直流オフセット検出回路、２２・・・バイア
ス電流源。 −８［
性図、第３図は本発明による差動増幅器のオフセットキ
ャン竜ル（ロ）路を示す構成図である。 １・・・Ｉ１１差蛸増幅器、２・・・第２差動増幅器、
２１・・・直流オフセット検出回路、２２・・・バイア
ス電流源。 −８［
Claims (1)
- 幣動増幅器Ｏ差動出力を人力とし、諌差動増幅器の人力
信号１＃波数より十分低い喝波数特性を有し峡差動出力
に含まれる直流成分を増幅し誤差信号として出力する増
ａＳと＃誤差信号に応じて峡差動増ｌＩ器のそれぞれの
入力端に加えるバイアス電流を資化するバイアス電流源
よシａゐことを特徴とする差動増幅−のオフセットキャ
ンセル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207980A JPS58111415A (ja) | 1981-12-24 | 1981-12-24 | 差動増幅器のオフセツトキヤンセル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207980A JPS58111415A (ja) | 1981-12-24 | 1981-12-24 | 差動増幅器のオフセツトキヤンセル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111415A true JPS58111415A (ja) | 1983-07-02 |
Family
ID=16548681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207980A Pending JPS58111415A (ja) | 1981-12-24 | 1981-12-24 | 差動増幅器のオフセツトキヤンセル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111415A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225665A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 出力オフセツト電圧検出回路 |
| JPS63284912A (ja) * | 1987-04-24 | 1988-11-22 | アメリカン テレフオン アンド テレグラフ カムパニー | 可変オフセットを有する差動集積回路 |
| JPH01255306A (ja) * | 1988-04-04 | 1989-10-12 | Hitachi Ltd | 直流直結増幅回路 |
| US5867062A (en) * | 1996-11-20 | 1999-02-02 | Nec Corporation | DC-offset canceler circuit and differential amplifier circuit equipped therewith |
| US5999054A (en) * | 1997-11-19 | 1999-12-07 | Fujitsu Limited | Differential amplifier circuit |
| US7298173B1 (en) | 2004-10-26 | 2007-11-20 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
| KR101035344B1 (ko) | 2007-05-17 | 2011-05-20 | 내셔널 세미콘덕터 코포레이션 | 자동영점화 전류 피드백 기기 증폭기 |
-
1981
- 1981-12-24 JP JP56207980A patent/JPS58111415A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225665A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 出力オフセツト電圧検出回路 |
| JPS63284912A (ja) * | 1987-04-24 | 1988-11-22 | アメリカン テレフオン アンド テレグラフ カムパニー | 可変オフセットを有する差動集積回路 |
| JPH01255306A (ja) * | 1988-04-04 | 1989-10-12 | Hitachi Ltd | 直流直結増幅回路 |
| US5867062A (en) * | 1996-11-20 | 1999-02-02 | Nec Corporation | DC-offset canceler circuit and differential amplifier circuit equipped therewith |
| US5999054A (en) * | 1997-11-19 | 1999-12-07 | Fujitsu Limited | Differential amplifier circuit |
| US7298173B1 (en) | 2004-10-26 | 2007-11-20 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
| US7579873B1 (en) | 2004-10-26 | 2009-08-25 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
| US7719314B1 (en) | 2004-10-26 | 2010-05-18 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
| KR101035344B1 (ko) | 2007-05-17 | 2011-05-20 | 내셔널 세미콘덕터 코포레이션 | 자동영점화 전류 피드백 기기 증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142242A (en) | Precision transconductance amplifier | |
| US3551832A (en) | Transistor base current compensation system | |
| US4558287A (en) | Signal processing circuit | |
| EP0286347A2 (en) | Balanced output analog differential amplifier circuit | |
| JPS59138109A (ja) | 差動増幅器 | |
| US5323121A (en) | Folded cascode operational amplifier with gain enhancing base current compensation | |
| US4024462A (en) | Darlington configuration high frequency differential amplifier with zero offset current | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| US4429284A (en) | Operational amplifier | |
| US3668543A (en) | Transducer amplifier system | |
| US3958185A (en) | Low noise amplifier | |
| US5717536A (en) | Single-ended cascode amplifier for magnetoresistive sensors | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPS60187112A (ja) | 差動増幅器 | |
| US4004161A (en) | Rectifying circuits | |
| US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
| US5953173A (en) | High CMRR and sensor-disk short-circuit protection device for dual element magnetoresistive heads | |
| US3542952A (en) | Low distortion signal reproduction apparatus | |
| US4318050A (en) | AM Detecting circuit | |
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JPS62293385A (ja) | 加算増幅器 | |
| US3701014A (en) | Measuring system employing a sensing loop and a reference loop in bucking relationship to provide current-to-voltage conversion | |
| EP3168576B1 (en) | Differential amplifier for hall effect bridge transducer | |
| US3475691A (en) | Measurement circuit including differential amplifier and single-ended output | |
| US3439285A (en) | Stabilized direct-coupled amplifier |