JPS63284912A - 可変オフセットを有する差動集積回路 - Google Patents
可変オフセットを有する差動集積回路Info
- Publication number
- JPS63284912A JPS63284912A JP63098484A JP9848488A JPS63284912A JP S63284912 A JPS63284912 A JP S63284912A JP 63098484 A JP63098484 A JP 63098484A JP 9848488 A JP9848488 A JP 9848488A JP S63284912 A JPS63284912 A JP S63284912A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- input
- integrated circuit
- variable
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の背景）
［発明の属する技術分野］
本発明は回路の入力端で所定のオフセット電圧を生成す
る集積回路技術に関する。
る集積回路技術に関する。
［従来技術の説明］
コンパレータおよび演算増幅器を含む多くのアナログ回
路は、部分的には入力オフセット電圧仕様によって特徴
づけられる。このオフセット電圧仕様は出力を動作範囲
の中間点へ駆動する為に、一つの入力端子の電圧が、別
の入力単位の電圧とどのぐらい違う必要があるかという
基準を提供する。一般にオフセットはできるだけ小さい
ほうが望ましく、現在のバイポーラおよびＭＯＳ集積回
路では、典型的には数ミリボトルから数マイクロボトル
、あるいはこれ以下である。オフセットはＯの方が望ま
しいため、製造ステップは通常オフセットを最小にする
ように行なわれる。これらのステップはトランジスタサ
イズを厳密に整合するステップおよび、オフセット電圧
をなくするフィードバック信号を提Ｏｔするための電圧
あるいは電流を正確に検出するステップからなる。しか
し、場合によっては可変でゼロでないオフセットが必要
である。例えば、ある値より低い信号を判別するしきい
値が望まれることがある。アナログ−ディタルコンバー
タではアナログ信号が量子化されるとき複数しきい値が
必要とされる。これらおよび別の場合では、オフセット
を提供するために、入力電圧を所定の値に分ける抵抗デ
ィバイダーネットワークが通常用いられる。しかし、抵
抗ディバイダーネットワークは入力をある程度下げてし
まい、これはある応用では望ましくない。この負荷が望
ましくない一つの応用は総合サービスデジタル網（ＩＳ
ＤＮ） トランシーバ−の受信機部分である。この場
合、バランスバスはいくつかのユーザ間の伝送に利用さ
れ、そのユーザの数は１から８まで変動ずや可能性があ
る。異なる数のニーすがバスに接続し、同時に一定値以
下のノズル電圧をカットするしきい値を有する受信機を
提供するとき、バス上の負荷を変えるのは望ましくない
。
路は、部分的には入力オフセット電圧仕様によって特徴
づけられる。このオフセット電圧仕様は出力を動作範囲
の中間点へ駆動する為に、一つの入力端子の電圧が、別
の入力単位の電圧とどのぐらい違う必要があるかという
基準を提供する。一般にオフセットはできるだけ小さい
ほうが望ましく、現在のバイポーラおよびＭＯＳ集積回
路では、典型的には数ミリボトルから数マイクロボトル
、あるいはこれ以下である。オフセットはＯの方が望ま
しいため、製造ステップは通常オフセットを最小にする
ように行なわれる。これらのステップはトランジスタサ
イズを厳密に整合するステップおよび、オフセット電圧
をなくするフィードバック信号を提Ｏｔするための電圧
あるいは電流を正確に検出するステップからなる。しか
し、場合によっては可変でゼロでないオフセットが必要
である。例えば、ある値より低い信号を判別するしきい
値が望まれることがある。アナログ−ディタルコンバー
タではアナログ信号が量子化されるとき複数しきい値が
必要とされる。これらおよび別の場合では、オフセット
を提供するために、入力電圧を所定の値に分ける抵抗デ
ィバイダーネットワークが通常用いられる。しかし、抵
抗ディバイダーネットワークは入力をある程度下げてし
まい、これはある応用では望ましくない。この負荷が望
ましくない一つの応用は総合サービスデジタル網（ＩＳ
ＤＮ） トランシーバ−の受信機部分である。この場
合、バランスバスはいくつかのユーザ間の伝送に利用さ
れ、そのユーザの数は１から８まで変動ずや可能性があ
る。異なる数のニーすがバスに接続し、同時に一定値以
下のノズル電圧をカットするしきい値を有する受信機を
提供するとき、バス上の負荷を変えるのは望ましくない
。
また電界効果型トランジスタの場合はソースフォロワ、
バイポーラトランジスタの場合はエミッタフォロワの利
用によって、差動段（例えば演算増幅器）の入力でＤＣ
レベルシフトを提供する技術が知られている。それらの
場合では、入力信号は制御電極（ゲートあるいはベース
）に接続され、被制御電極（ソースあるいはエミッタ）
は差動入力に接続される。電流源はそれぞれソースバス
あるいはエミッタバスを通って電流を流す。しかしこの
ような設計の典型的な目標はやはり差動段入力間のオフ
セットを最小にすることである。
バイポーラトランジスタの場合はエミッタフォロワの利
用によって、差動段（例えば演算増幅器）の入力でＤＣ
レベルシフトを提供する技術が知られている。それらの
場合では、入力信号は制御電極（ゲートあるいはベース
）に接続され、被制御電極（ソースあるいはエミッタ）
は差動入力に接続される。電流源はそれぞれソースバス
あるいはエミッタバスを通って電流を流す。しかしこの
ような設計の典型的な目標はやはり差動段入力間のオフ
セットを最小にすることである。
（発明の概要）
本発明は回路の入力点で所定のオフセット電圧を生成す
る技術に関する。一対の入力トランジスタは電流源に接
続され、この電流源は参照抵抗に与えられる参照電圧に
よる参照電流を代表する。
る技術に関する。一対の入力トランジスタは電流源に接
続され、この電流源は参照抵抗に与えられる参照電圧に
よる参照電流を代表する。
一つの入カドランジスの出力端の電圧降下抵抗は所定の
オフセット電圧を生成する。すべての素子を同じ集積回
路上に形成することにより、オフセット電圧は参照電圧
以外のすべての要素に依存しない。
オフセット電圧を生成する。すべての素子を同じ集積回
路上に形成することにより、オフセット電圧は参照電圧
以外のすべての要素に依存しない。
（実施例の説明）
本発明はさまざまな集積回路応用のために所定のオフセ
ラ）［圧を生成する改良技術に関する。
ラ）［圧を生成する改良技術に関する。
実施例は電界効果トランジスタ技術および素子を利用す
るが、バイポーラ技術と素子および両者の結合にも利用
可能である。第１図を参照すれば、入力トランジスタＭ
ｌｌとＭ１２はそれらのゲートで人力ＰとＮを受信し、
それぞれ回路ＣＰＩの非反転（＋）入力および反転（＝
）入力に接続されるソースを有する。回路ＣＰＩは典型
的にはコンパレータであるが、演算増幅器あるいは非反
転入力と反転入力および高入力インピーダンスを有する
別の回路でもよい。入力トランジスタＭｌｌのソー不は
オフセット抵抗ＲＯを通じて回路ＣＰＩの反転入力に接
続される。参照電流Ｉｒｃｆ’は電１１１ｉ９１Ｑによ
って生成される。この参照電流は電流源■１と■ によ
って代表され、電流源１１とＩ２は入力トランジスタＭ
ｌｌとＭ１２のチャンネルに流れる電流を同じにする。
るが、バイポーラ技術と素子および両者の結合にも利用
可能である。第１図を参照すれば、入力トランジスタＭ
ｌｌとＭ１２はそれらのゲートで人力ＰとＮを受信し、
それぞれ回路ＣＰＩの非反転（＋）入力および反転（＝
）入力に接続されるソースを有する。回路ＣＰＩは典型
的にはコンパレータであるが、演算増幅器あるいは非反
転入力と反転入力および高入力インピーダンスを有する
別の回路でもよい。入力トランジスタＭｌｌのソー不は
オフセット抵抗ＲＯを通じて回路ＣＰＩの反転入力に接
続される。参照電流Ｉｒｃｆ’は電１１１ｉ９１Ｑによ
って生成される。この参照電流は電流源■１と■ によ
って代表され、電流源１１とＩ２は入力トランジスタＭ
ｌｌとＭ１２のチャンネルに流れる電流を同じにする。
以下に説明するように、Ｉｒｅｆ’はオフセット抵抗Ｒ
Ｏと同じ集積回路上の抵抗Ｒ１に与えられる参照電圧よ
り生成される■、。、−Ｖ、。ｒ／Ｒ１のが望ましい。
Ｏと同じ集積回路上の抵抗Ｒ１に与えられる参照電圧よ
り生成される■、。、−Ｖ、。ｒ／Ｒ１のが望ましい。
回路ＣＰＩは高入力インピーダンスを有するため、Ｉ１
のほとんどはオフセット抵抗ＲＯを流れ、入力オフセッ
ト電圧ＶＯを生成する。ここでＶＯ−Ｉ １ＸＲＯ−Ｖ
、８ｆ （ＲＯ／Ｒ１）。従って、回路ＣＰＩ自身はゼ
ロオフセットを有し、また入力トランジスタＭｌｌとＭ
１２のしきい値電圧は等しいと仮定すれば、コンパレー
タＣＰＩが応答する前は、入力Ｐは入力Ｎより、より正
のｖＯとなる。つまり入力Ｐは入力Ｎからの電圧ｖＯだ
けオフセットされる。また抵抗ＲＯは入力トランジスタ
Ｍ１２の電源バスにも配置でき、この場合、負のオフセ
ット電圧（−Ｉ２ Ｘ ＲＯ）が得られる。
のほとんどはオフセット抵抗ＲＯを流れ、入力オフセッ
ト電圧ＶＯを生成する。ここでＶＯ−Ｉ １ＸＲＯ−Ｖ
、８ｆ （ＲＯ／Ｒ１）。従って、回路ＣＰＩ自身はゼ
ロオフセットを有し、また入力トランジスタＭｌｌとＭ
１２のしきい値電圧は等しいと仮定すれば、コンパレー
タＣＰＩが応答する前は、入力Ｐは入力Ｎより、より正
のｖＯとなる。つまり入力Ｐは入力Ｎからの電圧ｖＯだ
けオフセットされる。また抵抗ＲＯは入力トランジスタ
Ｍ１２の電源バスにも配置でき、この場合、負のオフセ
ット電圧（−Ｉ２ Ｘ ＲＯ）が得られる。
第２図を参照すればｎ−チャンネル入力トランジスタＭ
２１、Ｍ２２）を用いた本発明の実施例が示されている
。これは０ＭＯ３技術で実施でき、そこではｎ−チャン
ネルトランジスタＭ２１・・・Ｍ２Ｓは直接Ｐ−タイプ
基板あるいはエピタキシャル層の上に形成でき、またＰ
−チャネルトランジスタＭ２６はｎ−タイプタブ（ｔｕ
ｂ ）上に形成できる。電流源１１とＩ２はそれぞれト
ランジスタＭ２３とＭ２４を用いることによって提供さ
れ、トランジスタＭ２５とＭ２Ｃに流れる参照電流Ｉｒ
ｅｆを代表する。
２１、Ｍ２２）を用いた本発明の実施例が示されている
。これは０ＭＯ３技術で実施でき、そこではｎ−チャン
ネルトランジスタＭ２１・・・Ｍ２Ｓは直接Ｐ−タイプ
基板あるいはエピタキシャル層の上に形成でき、またＰ
−チャネルトランジスタＭ２６はｎ−タイプタブ（ｔｕ
ｂ ）上に形成できる。電流源１１とＩ２はそれぞれト
ランジスタＭ２３とＭ２４を用いることによって提供さ
れ、トランジスタＭ２５とＭ２Ｃに流れる参照電流Ｉｒ
ｅｆを代表する。
参照電流１ ｒｅｆ’は後述のようにトランジスタＭ２
６のゲート電圧によって制御される。もしトランジスタ
Ｍ２３とＭ２４のサイズが等しければ、電流１１と１２
は等しくなる。しかし、これは必ずしも必要がなく、こ
れらの電流が比例することのみが必要で、これはトラン
ジスタＭ２３とＭ２４の適当なサイズによって得られる
。さらに図示される電流表示構造ではＩ１と１２がＩｒ
ｅｆ’に比例し、しかし等しい必要がない。例えば、一
つの実施例では、トランジスタＭ２５のチャネル幅は１
０マイクロメータで、これに対してトランジスタＭ２３
とＭ２４のチャネル幅は５０マイクロメータで、チャネ
ル長さは共に１０マイクロメータである。従って、２０
マイクロアンペアの公称参照電流’ ｒｅｆの場合、電
流１１と工２は５倍大きく、共に１００マイクロアンペ
アである。トランジスタＭ２１のバックゲートバイアス
の増加のため、オフセット電圧（Ｖ Ｏ）は上述の計算
値よりやや大きい。例えばＲＯ−２５５０オームのとき
、ＲＯ両端の電圧は０．２５５ボルトである。しかしこ
の電圧はＭ２２のソースよりもこの値の分だけＭ２Ｌの
ソースを引き上げる。これはＭ２１のバックゲートバイ
アスを変え、これにより、実施例の場合はＭ２１を導通
するのに必要な電圧を約５７ミリボトル増加させる。従
って実際のオフセット電圧ＶＯの値は０．２５５＋ ０
．０５７−０．３１２ボルトとなる。
６のゲート電圧によって制御される。もしトランジスタ
Ｍ２３とＭ２４のサイズが等しければ、電流１１と１２
は等しくなる。しかし、これは必ずしも必要がなく、こ
れらの電流が比例することのみが必要で、これはトラン
ジスタＭ２３とＭ２４の適当なサイズによって得られる
。さらに図示される電流表示構造ではＩ１と１２がＩｒ
ｅｆ’に比例し、しかし等しい必要がない。例えば、一
つの実施例では、トランジスタＭ２５のチャネル幅は１
０マイクロメータで、これに対してトランジスタＭ２３
とＭ２４のチャネル幅は５０マイクロメータで、チャネ
ル長さは共に１０マイクロメータである。従って、２０
マイクロアンペアの公称参照電流’ ｒｅｆの場合、電
流１１と工２は５倍大きく、共に１００マイクロアンペ
アである。トランジスタＭ２１のバックゲートバイアス
の増加のため、オフセット電圧（Ｖ Ｏ）は上述の計算
値よりやや大きい。例えばＲＯ−２５５０オームのとき
、ＲＯ両端の電圧は０．２５５ボルトである。しかしこ
の電圧はＭ２２のソースよりもこの値の分だけＭ２Ｌの
ソースを引き上げる。これはＭ２１のバックゲートバイ
アスを変え、これにより、実施例の場合はＭ２１を導通
するのに必要な電圧を約５７ミリボトル増加させる。従
って実際のオフセット電圧ＶＯの値は０．２５５＋ ０
．０５７−０．３１２ボルトとなる。
第３図を参照すれば、Ｐ−チャンネル入力トランジスタ
を用いる実施例が示されている。もし上述のようにＰタ
イプ基板が使用されているなら、Ｐ−チャネルトランジ
スタは絶縁ｎ一層（即ちタブ）に形成できる。これは入
力トランジスタＭ３１とＭ３２を別々のｎ−タブに形成
できるようにする。
を用いる実施例が示されている。もし上述のようにＰタ
イプ基板が使用されているなら、Ｐ−チャネルトランジ
スタは絶縁ｎ一層（即ちタブ）に形成できる。これは入
力トランジスタＭ３１とＭ３２を別々のｎ−タブに形成
できるようにする。
これは個々の入力トランジスタのソースをｎタイプタブ
層との接続を可能にし、バックゲートバイアスのオフセ
ット電圧における影響冬除去できる利点を有する。（も
ちろん、この利点はｎ−タイプ基板の絶縁Ｐタブに形成
されるｎ−チャネル人力トランジスタを用いることてに
よっても得られる。）図示されている実施例では、Ｍ２
ＳとＭ３４のサイズは、ＭＢ２とＭ３２に５０マイクロ
アンペアの電流を提供するように選択される。従ってオ
フセット電圧はＭＢ２のソースに接続される３２００オ
ームの抵抗の両端の電圧により １６０ ミリボトルと
なる。
層との接続を可能にし、バックゲートバイアスのオフセ
ット電圧における影響冬除去できる利点を有する。（も
ちろん、この利点はｎ−タイプ基板の絶縁Ｐタブに形成
されるｎ−チャネル人力トランジスタを用いることてに
よっても得られる。）図示されている実施例では、Ｍ２
ＳとＭ３４のサイズは、ＭＢ２とＭ３２に５０マイクロ
アンペアの電流を提供するように選択される。従ってオ
フセット電圧はＭＢ２のソースに接続される３２００オ
ームの抵抗の両端の電圧により １６０ ミリボトルと
なる。
付属の補償抵抗ＲＣはＭ３２のドレインに含まれている
ことにも注意されたい、ＲＯと同じ値（即ちこの場合で
は３２００オーム）を有するようにＲＣを選択すること
によって、電流■２は電流１１により等しくなり、した
がって、オフセット電圧はより予測できるようになる。
ことにも注意されたい、ＲＯと同じ値（即ちこの場合で
は３２００オーム）を有するようにＲＣを選択すること
によって、電流■２は電流１１により等しくなり、した
がって、オフセット電圧はより予測できるようになる。
前述のように、電流Ｉ と電流Ｉ２は参照電流１ｒｅｆ
を代表する。参照電流はオフセット抵抗ＲＯと同じプロ
セスによって同一の集積回路上に形成される参照抵抗（
例えば第４図のＭＲＩ）より生成されるのが望ましい。
を代表する。参照電流はオフセット抵抗ＲＯと同じプロ
セスによって同一の集積回路上に形成される参照抵抗（
例えば第４図のＭＲＩ）より生成されるのが望ましい。
例えば、この二つの抵抗は同じ拡散過程で形成でき、あ
るいはポリシリコン抵抗などをドープすることによって
形成できる。これによってオフセット抵抗に流れる電流
はプロセスおよび温度変動による参照電流の変動に追随
できる。第４図に現在使用されている公知の電流源が示
されている。参照電圧ｖｒｅｌ’は演算増幅器４０の正
の（非反転）入力に与えられる。負の（反転）入力は抵
抗Ｒ１を介して接地される。演算増幅器４０はトランジ
スタＭ４３のゲート電圧を制御する。これは節点４１を
Ｖｒｅｆ’に等しくなるように保持し、これによりＲ１
に流れる電流がＶｒｅｒ／Ｒ１に等しくなることを補償
する。従って出力端４２の電圧はトランジスタＭ４４、
従って公知の電流表現構造でＭ４４を代表する任意のト
ランジスタに流れる参照電流工、。、を生成する。上述
のように代表電流はＩ、。ｒに等しい必要がなく、図示
の実施例のように単にＩｒｅｒに比例すればよい。これ
はトランジスタの適当なサイズの選択によって得られる
。
るいはポリシリコン抵抗などをドープすることによって
形成できる。これによってオフセット抵抗に流れる電流
はプロセスおよび温度変動による参照電流の変動に追随
できる。第４図に現在使用されている公知の電流源が示
されている。参照電圧ｖｒｅｌ’は演算増幅器４０の正
の（非反転）入力に与えられる。負の（反転）入力は抵
抗Ｒ１を介して接地される。演算増幅器４０はトランジ
スタＭ４３のゲート電圧を制御する。これは節点４１を
Ｖｒｅｆ’に等しくなるように保持し、これによりＲ１
に流れる電流がＶｒｅｒ／Ｒ１に等しくなることを補償
する。従って出力端４２の電圧はトランジスタＭ４４、
従って公知の電流表現構造でＭ４４を代表する任意のト
ランジスタに流れる参照電流工、。、を生成する。上述
のように代表電流はＩ、。ｒに等しい必要がなく、図示
の実施例のように単にＩｒｅｒに比例すればよい。これ
はトランジスタの適当なサイズの選択によって得られる
。
前述のものは、一つのオフセット抵抗のみが存在し、そ
れが必要なオフセット電圧は正か負かによって、入力ト
ランジスタを流れる電流バスがどちらかにあることを仮
定した、しかし、両方の電流パスに異なる値の抵抗を用
いることも可能である。このときオフセット電圧は抵抗
により降下する電圧の差による。また等しい値の抵抗も
利用できるが、入力トランジスタに流れる電流（Ｉ１、
Ｉ２）は等しくならない。このときは、オフセット電圧
は電流の差による。どちらの場合も、ここでいう“オフ
セット抵抗”とは最大の電圧降下が現れる抵抗である。
れが必要なオフセット電圧は正か負かによって、入力ト
ランジスタを流れる電流バスがどちらかにあることを仮
定した、しかし、両方の電流パスに異なる値の抵抗を用
いることも可能である。このときオフセット電圧は抵抗
により降下する電圧の差による。また等しい値の抵抗も
利用できるが、入力トランジスタに流れる電流（Ｉ１、
Ｉ２）は等しくならない。このときは、オフセット電圧
は電流の差による。どちらの場合も、ここでいう“オフ
セット抵抗”とは最大の電圧降下が現れる抵抗である。
典型的な応用では、少なくともｌＯミリボルト、典型的
には少なくとも１００ミリボルトのオフセット電圧は望
ましい。これは本発明によって容易に得られる。
には少なくとも１００ミリボルトのオフセット電圧は望
ましい。これは本発明によって容易に得られる。
電界効果トランジスタを用いた例は図示されているが、
バイポーラトランジスタも入力トランジスタとして利用
できる。その場合、入力信号はベース電極に接続され、
オフセット抵抗は所定の入力トランジスタのエミッタ端
に配置される。また入力トランジスタのコレクタは適当
な電源電圧に接続される。電流源およびミラートランジ
スタもバイポーラタイプでよい。
バイポーラトランジスタも入力トランジスタとして利用
できる。その場合、入力信号はベース電極に接続され、
オフセット抵抗は所定の入力トランジスタのエミッタ端
に配置される。また入力トランジスタのコレクタは適当
な電源電圧に接続される。電流源およびミラートランジ
スタもバイポーラタイプでよい。
第１図は電界降下入力トランジスタを用いる本発明の実
施例を示す図、 第２図はｎ−チャネル電界効果入力トランジスタを用い
る本発明の実施例を示す図、 第３図はＰ−チャネル電界効果入力トランジスタを用い
る本発明の実施例を示す図、 第４図は参照電流を生成するのに使用される従来の電流
源を示す図である。 Ｍｉｌ、Ｍ１２ Ｍ２１、Ｍ２２ 人力トランジスタＭ３１、Ｍｇ
２ ＣＰＩ・・・回路 ＲＯ・・・オフセット抵抗 １０・・・電源 ４０・・・演算増幅器 出 願 人：アメリカン テレフォン アンドＦＩｏ、
１ −４了 −り了 ＶＤＤＦＩＧ、３ ”−Ｖｆｆ
施例を示す図、 第２図はｎ−チャネル電界効果入力トランジスタを用い
る本発明の実施例を示す図、 第３図はＰ−チャネル電界効果入力トランジスタを用い
る本発明の実施例を示す図、 第４図は参照電流を生成するのに使用される従来の電流
源を示す図である。 Ｍｉｌ、Ｍ１２ Ｍ２１、Ｍ２２ 人力トランジスタＭ３１、Ｍｇ
２ ＣＰＩ・・・回路 ＲＯ・・・オフセット抵抗 １０・・・電源 ４０・・・演算増幅器 出 願 人：アメリカン テレフォン アンドＦＩｏ、
１ −４了 −り了 ＶＤＤＦＩＧ、３ ”−Ｖｆｆ
Claims (8)
- （１）反転入力および非反転入力を有する差動段と、 これらの入力に接続される可変電極を有する第１と第２
の入力トランジスタと、 これらの入力トランジスタに電流を流す第１と第２の電
流源と、 入力トランジスタの一つの可変電極と差動段の関連入力
との間に接続されるオフセット抵抗とからなり、 このオフセット抵抗に流れる電流は所定のオフセット電
圧を生成することを特徴とする可変オフセットを有する
差動集積回路。 - （２）前記第１と第２の電流源は、オフセット抵抗を形
成するのと同じプロセスで形成される抵抗に参照電圧を
与えることによって、得られる参照電流を代表すること
を特徴とする特許請求の範囲第１項記載の可変オフセッ
トを有する差動集積回路。 - （３）入力トランジスタは電界効果トランジスタである
ことを特徴とする特許請求の範囲第１項記載の可変オフ
セットを有する差動集積回路。 - （４）入力トランジスタはある導電タイプの絶縁ドープ
層に形成され、この絶縁ドープ層は逆の導電タイプの半
導体に形成されることを特徴とする特許請求の範囲第３
項記載の可変オフセットを有する差動集積回路。 - （５）別の入力トランジスタの可変電極と電源電圧端子
との間に接続される保証抵抗を有することを特徴とする
特許請求の範囲第１項記載の可変オフセットを有する差
動集積回路。 - （６）入力トランジスタはバイポーラトランジスタであ
ることを特徴とする特許請求の範囲第１項記載の可変オ
フセットを有する差動集積回路。 - （７）オフセット電圧は少なくとも１０ミリボトルであ
ることを特徴とする特許請求の範囲第１項記載の可変オ
フセットを有する差動集積回路。 - （８）オフセット電圧は少なくとも１００ミリボトルで
あることを特徴とする特許請求の範囲第１項記載の可変
オフセットを有する差動集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/042,396 US4754169A (en) | 1987-04-24 | 1987-04-24 | Differential circuit with controllable offset |
| US42396 | 1987-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63284912A true JPS63284912A (ja) | 1988-11-22 |
| JPH0738543B2 JPH0738543B2 (ja) | 1995-04-26 |
Family
ID=21921705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63098484A Expired - Lifetime JPH0738543B2 (ja) | 1987-04-24 | 1988-04-22 | 可変オフセットを有する差動集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4754169A (ja) |
| EP (1) | EP0289181A3 (ja) |
| JP (1) | JPH0738543B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185963A (ja) * | 1999-10-29 | 2001-07-06 | Hewlett Packard Co <Hp> | 演算増幅器 |
| JP2007201879A (ja) * | 2006-01-27 | 2007-08-09 | Nec Electronics Corp | 差動信号受信回路 |
| JP2014090445A (ja) * | 2009-07-30 | 2014-05-15 | Qualcomm Incorporated | バイアス電流モニタおよびアンプのための制御機構 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045806A (en) * | 1988-04-17 | 1991-09-03 | Teledyne Industries | Offset compensated amplifier |
| US4890013A (en) * | 1988-06-17 | 1989-12-26 | Ixys Corporation | Circuit for sensing voltages beyond the supply voltage of the sensing circuit |
| EP0360884A1 (de) * | 1988-09-26 | 1990-04-04 | Siemens Aktiengesellschaft | CMOS-Differentialkomparator mit Offsetspannung |
| US4948992A (en) * | 1988-10-31 | 1990-08-14 | International Business Machines Corporation | Static method to negate offset voltages in CMOS operational amplifiers |
| IT1236927B (it) * | 1989-12-22 | 1993-04-26 | St Microelectronics Srl | Stadio di preamplificazione a basso rumore, in particolare per testine magnetiche. |
| JP3068146B2 (ja) * | 1990-01-08 | 2000-07-24 | 日本電気株式会社 | 半導体集積回路 |
| DE4228609C1 (de) * | 1992-08-28 | 1994-01-20 | Fraunhofer Ges Forschung | Vorrichtung zur Messung von Ionenkonzentrationen in Lösungen |
| EP0797866A1 (en) * | 1995-10-06 | 1997-10-01 | Koninklijke Philips Electronics N.V. | A prescalar circuit |
| US6044110A (en) * | 1996-08-15 | 2000-03-28 | Lsi Logic Corporation | Method and apparatus for transmission line equalization |
| US5894234A (en) * | 1997-04-30 | 1999-04-13 | Lucent Technologies Inc. | Differential comparator with fixed and controllable hysteresis |
| US6127854A (en) * | 1998-07-20 | 2000-10-03 | Philips Electronics North America Corporation | Differential comparator with stable switching threshold |
| US6038266A (en) * | 1998-09-30 | 2000-03-14 | Lucent Technologies, Inc. | Mixed mode adaptive analog receive architecture for data communications |
| US6198350B1 (en) * | 1999-04-13 | 2001-03-06 | Delphi Technologies, Inc. | Signal amplifier with fast recovery time response, efficient output driver and DC offset cancellation capability |
| US6140872A (en) * | 1999-10-28 | 2000-10-31 | Burr-Brown Corporation | Offset-compensated amplifier input stage and method |
| US6392448B1 (en) | 2000-02-03 | 2002-05-21 | Teradyne, Inc. | Common-mode detection circuit with cross-coupled compensation |
| US6300804B1 (en) | 2000-02-09 | 2001-10-09 | Teradyne, Inc. | Differential comparator with dispersion reduction circuitry |
| US6448821B1 (en) * | 2000-02-25 | 2002-09-10 | National Semiconductor Corporation | Comparator circuit for comparing differential input signal with reference signal and method |
| KR100372633B1 (ko) | 2000-07-20 | 2003-02-17 | 주식회사 하이닉스반도체 | 오프셋 전압을 갖는 비교기 |
| US6825696B2 (en) * | 2001-06-27 | 2004-11-30 | Intel Corporation | Dual-stage comparator unit |
| US6617926B2 (en) * | 2001-06-29 | 2003-09-09 | Intel Corporation | Tail current node equalization for a variable offset amplifier |
| US6614296B2 (en) | 2001-06-29 | 2003-09-02 | Intel Corporation | Equalization of a transmission line signal using a variable offset comparator |
| US6420932B1 (en) | 2001-06-29 | 2002-07-16 | Intel Corporation | Variable offset amplifier circuit |
| US6653893B2 (en) | 2001-06-29 | 2003-11-25 | Intel Corporation | Voltage margin testing of a transmission line analog signal using a variable offset comparator in a data receiver circuit |
| US6617918B2 (en) | 2001-06-29 | 2003-09-09 | Intel Corporation | Multi-level receiver circuit with digital output using a variable offset comparator |
| US6608582B2 (en) * | 2001-06-29 | 2003-08-19 | Intel Corporation | A/D conversion using a variable offset comparator |
| US7155006B2 (en) * | 2001-09-21 | 2006-12-26 | Intel Corporation | Method and apparatus for outbound wave subtraction using a variable offset amplifier |
| US6978012B2 (en) | 2002-01-02 | 2005-12-20 | Intel Corporation | Echo cancellation using a variable offset comparator |
| US6624688B2 (en) | 2002-01-07 | 2003-09-23 | Intel Corporation | Filtering variable offset amplifer |
| US7003043B2 (en) * | 2002-01-09 | 2006-02-21 | Intel Corporation | Replica driver mismatch correction using a variable offset comparator |
| US6650184B2 (en) | 2002-03-15 | 2003-11-18 | Intel Corporation | High gain amplifier circuits and their applications |
| US6563374B1 (en) | 2002-03-15 | 2003-05-13 | Intel Corporation | Positive and negative current feedback to vary offset in variable-offset amplifier circuits |
| US6756841B2 (en) | 2002-03-15 | 2004-06-29 | Intel Corporation | Variable offset amplifier circuits and their applications |
| US6724329B2 (en) * | 2002-04-24 | 2004-04-20 | Intel Corporation | Decision feedback equalization employing a lookup table |
| FR2856856B1 (fr) * | 2003-06-24 | 2005-08-26 | Atmel Corp | Circuit basse tension a fin d'interfacage avec des signaux analogiques a haute tension |
| JP2008067188A (ja) * | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | 差動増幅回路及びその差動増幅回路を使用した充電制御装置 |
| US20080258798A1 (en) * | 2007-04-18 | 2008-10-23 | Mediatek Inc. | Analog level shifter |
| CN102571044A (zh) * | 2010-12-22 | 2012-07-11 | 无锡华润上华半导体有限公司 | 电压比较器 |
| CN105743467A (zh) * | 2016-02-02 | 2016-07-06 | 浪潮(北京)电子信息产业有限公司 | 一种电压比较器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111415A (ja) * | 1981-12-24 | 1983-07-02 | Fujitsu Ltd | 差動増幅器のオフセツトキヤンセル回路 |
| JPS6120407A (ja) * | 1984-07-08 | 1986-01-29 | Rohm Co Ltd | 増幅器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4050030A (en) * | 1975-02-12 | 1977-09-20 | National Semiconductor Corporation | Offset adjustment circuit |
| US4241315A (en) * | 1979-02-23 | 1980-12-23 | Harris Corporation | Adjustable current source |
| US4272728A (en) * | 1979-08-28 | 1981-06-09 | Rca Corporation | Differential-input amplifier circuit |
| JPS57557A (en) * | 1980-05-26 | 1982-01-05 | Toshiba Corp | Voltage comparator |
| US4464631A (en) * | 1981-12-01 | 1984-08-07 | Harris Corporation | Circuit for trimming FET differential pair offset voltage without increasing the offset voltage temperature coefficient |
-
1987
- 1987-04-24 US US07/042,396 patent/US4754169A/en not_active Expired - Lifetime
-
1988
- 1988-04-18 EP EP88303451A patent/EP0289181A3/en not_active Withdrawn
- 1988-04-22 JP JP63098484A patent/JPH0738543B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111415A (ja) * | 1981-12-24 | 1983-07-02 | Fujitsu Ltd | 差動増幅器のオフセツトキヤンセル回路 |
| JPS6120407A (ja) * | 1984-07-08 | 1986-01-29 | Rohm Co Ltd | 増幅器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185963A (ja) * | 1999-10-29 | 2001-07-06 | Hewlett Packard Co <Hp> | 演算増幅器 |
| JP2007201879A (ja) * | 2006-01-27 | 2007-08-09 | Nec Electronics Corp | 差動信号受信回路 |
| JP2014090445A (ja) * | 2009-07-30 | 2014-05-15 | Qualcomm Incorporated | バイアス電流モニタおよびアンプのための制御機構 |
| US9166533B2 (en) | 2009-07-30 | 2015-10-20 | Qualcomm Incorporated | Bias current monitor and control mechanism for amplifiers |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0289181A3 (en) | 1989-11-15 |
| EP0289181A2 (en) | 1988-11-02 |
| US4754169A (en) | 1988-06-28 |
| JPH0738543B2 (ja) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63284912A (ja) | 可変オフセットを有する差動集積回路 | |
| US5726597A (en) | Method and circuit for reducing offset voltages for a differential input stage | |
| US5517134A (en) | Offset comparator with common mode voltage stability | |
| US3947778A (en) | Differential amplifier | |
| US4636742A (en) | Constant-current source circuit and differential amplifier using the same | |
| JPH0553405B2 (ja) | ||
| KR19990063141A (ko) | 제어가능한 임피던스를 구비한 집적 회로 | |
| JP3934109B2 (ja) | ラインドライバ | |
| JPH1127068A (ja) | 利得制御増幅器及びその制御方法 | |
| JPH09106316A (ja) | 基準電流発生回路 | |
| US6538513B2 (en) | Common mode output current control circuit and method | |
| WO1995022853A1 (en) | Signal-receiving and signal-processing unit | |
| JPH07193442A (ja) | 演算増幅器およびそれを用いたｄａ変換装置と電圧比較器 | |
| US6717451B1 (en) | Precision analog level shifter with programmable options | |
| HU207913B (en) | Input circuit for high-frequency amplifiers | |
| US6344815B2 (en) | Digital-to-analog converter | |
| US5386207A (en) | Comparator with application in data communication | |
| KR20020056830A (ko) | 증폭기 | |
| EP1362417B1 (fr) | Amplificateur a entree et sortie differentielles a gain variable | |
| US4104575A (en) | Constant current semiconductor circuit arrangement | |
| US3958135A (en) | Current mirror amplifiers | |
| US6563374B1 (en) | Positive and negative current feedback to vary offset in variable-offset amplifier circuits | |
| JPH09219629A (ja) | 演算増幅器 | |
| JP3420946B2 (ja) | 利得制御装置及び利得制御方法 | |
| JP2001237705A (ja) | 重みづけ定電流源およびｄ−ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |