JPS58111507U - 交流信号発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロック系統図、第２
図Ａ−Ｇは夫々第１図の動作説明用信号波形図、第３図
は第１図の要部の一実施例を示す　　　　　。 回路図、第４図、第６図及び第７図は夫々第１図のＲＯ
Ｍの記憶データ値とアドレスとの関係の各実施例を模式
的に示す図、第５図は第４図に示すデータを第１図の構
成で読み出したときに得られる出力信号波形を示す図、
第８図は第７図に示すデータを第１図の構成で読み出し
たときに得られる出力信号波形を示す図である。 １・・・・・・中央処理装置（ＣＰＵ）、２・・・・・
・クロックパルス発生器、４，６・・・・・・分周用カ
ウンタ、５・・・・・・スイッチ回路、７・・・・・・
アドレス信号発生用アップダウンカウンタ、８・・・・
・・リード・オンリ・メモリ（ＲＯＭ）、９・・・・・
・コンパレータ、１０・・・・・・Ｄ／Ａ変換器゛、１
１・・・・・・高域フィルタ、１２・・・・・・交流信
号出力端子、１３・・・・・・極性反転信号発生器、１
４゜１５・・・・・・ＮＡＮＤ回路、１８・・・・・・
出力端子。

Claims (1)

1. 【実用新案登録請求の範囲】 １　クロックパルスを発生する回路と、外部制御信号に
   より分周比が可変され該クロックパルスを該制御信号に
   応じた分周比で分周して出力する分周器と、該分周器の
   出力信号を計数するアップダウンカウンタと、発生する
   交流信号の五周期（ただし、ｎは偶数）の期間の振幅を
   複数のサンプリング点でサンプリングして得た各レベル
   に夫々対応する複数のデータが予め記憶されており、該
   アップダウンカウンタの計数値出力信号をアドレス信号
   として供給されその繰り返し周波数に応じた速度で該記
   憶データが指定されたアドレスから読み出されるメモリ
   回路と、該メモリ回路の出力データが供給され該メモリ
   回路の記憶データのうち最大値を示すデータ又゛　　　
   は最小値を示すデータが読み出されたときこれを検出し
   て検出信号を計数方向制御信号として該−アップダウン
   カウンタに出力する検出回路と、該メモリ回路の出力デ
   ータをアナログ交流信号に変換して出力するＤ／Ａ変換
   器とよりなり、該′　　アップダウンカウンタの計数方
   向を一定周期毎に切換芥て該Ｄ／Ａ変換器より前記分周
   期の分周比に応じた任意の周波数の交流信号を発生出力
   するように構成した交流信号発生器。 ２　該メモリ回路は、該交流信号の振幅の中心値に応じ
   たデータから読出し開始する母路である実用新案登録請
   求の範囲第１項記載の交流信号発生器。 ３　該Ａ周期分のデータは、■周期分のデータである実
   用新案登録請求の範囲第１項又は第２項記載の交流信号
   発生器。 ４　　該ｉ周期分のデータは、十周期分のデータであり
   、該Ｄ／Ａ変換器は該検出回路が該最小値を示すデータ
   を検出したときに出力する検出信号により駆動される極
   性反転信号発生器よりの極性反転信号により、信号処理
   の極性が出力交流信号の１−周期毎に反転するよう構成
   したことを特徴とする実用新案登録請求の範囲第１項又
   は第２項記載の交流信号発生器。