JPS58112363A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、非晶質もしくは多結晶の基板上に形成した半
導体装置に関するものである。例えば。

ファクシミリ用の自己走査型光電変換装置や液晶平刷表
示装置の走査回路等に利用される。

大面積もしくは長尺の画像デバイスの開発の本格化にと
もなって、大面積もしくは長尺の能動素子アレイの出現
が要望されている。

例えば、最近、ファクシミリ装置の送信部における画儂
読み取りのための一次元受光素子アレイの長尺化が試み
られている。従来は、−次元受光系子アレイとしては、
ＭＯＳ型もしくはＣＣＤ型（電荷転送型）のシリコン・
センサが用いられている。しかしセンサ長は現状で３０
ｍｍ、技術的に作製し得るセンサ長の限界は１作製し得
る単結晶シリコンウェーファの大きさによってきまり、
１２５ｍｍ程度である。いずれにしても、レンズ光学系
を用いて儂を縮小し、原稿幅（例えばＡ４判で、２ｘｏ
ｍｍ）より短いセンサで読み取る方式を採らざるを得な
い。この場合光路長が例えば２００ｍｍと長く、これが
装置の小型化を阻む主要な原因となっている。最近、装
置の小型化を目的として、密着読み取り方式の一次元受
光累子アレイの開発が本格化してきた。これは、シリコ
ン・センサに代って、８ｅ　−Ａｓ−Ｔｓ系、もしくは
ＣｄＳ等の薄膜ホトダイオードアレイを用いることによ
って原稿幅と等しい長さの一次元センサを実現し、原稿
とセンサとを密着させて儂を読み取る方式である。この
方式ではレンズ光学系を用いないので装置の小型化が可
能になるほか、光学系の調整が容易であること、レンズ
の周辺部のボケの問題がないこと、高分解能が可能であ
ること等の特長がある。しかし、長尺の能動素子アレイ
として遭尚なものがないために、センサ部と走査回路部
とを一体化した長尺の自己走査型センサの実現が困難で
あり、このことが密着読み取り方式の長尺センサの実用
化に大きな障害となっている。自己走査型の長尺センサ
を実現するために、これに適した長尺能動素子アレイの
開発が待たれている。

また、別の例としては、従来のブラウン管に代る薄型の
画像表示装置として、液晶表示装置やエレクトロルミネ
ッセンス表示装置の開発がある。

既に、Ｃｄ８ｅ等の薄膜トランジスタ・アレイと組み合
わせた表示装置の試作やシリコン走査回路と組み合わせ
た表示装置の試作が行なわれている。

前者の場合は、欠陥のない薄膜トランジスタ・アレイが
実現できないことや薄膜トランジスタの動作特性が不安
定であること等の問題がある。また。

後者の場合は、作製し得る巣結晶シリコンウェーファの
大きさに限度があるために、現状では索子寸法の最大限
界が７５ｍｍＸ７５ｍｍであり、平面テレビへの応用を
考えた場合小さすぎるという欠点がある。液晶表示装置
やエレクトロルミネッセンス表示装置を平面テレビへ応
用するため憂ども、適当な大面積の能動素子アレイの開
発が待たれている。

本発明の第１の目的は、動作特性が良好でかつ安定であ
り、かつ、大面積もしくは長尺の能動素子アレイを作製
し得る半導体装置を提供することである。更に構造的に
は、必要により基板の選択によって素子側と基板側との
いずれからの光入射をも可能にするような半導体装置を
提供しようとするものである。本発明の他の目的は、上
記半導体装置を製造する方法を提供しようとすることに
ある。

上記目的を達成するために、本発明においては、ガラス
基板もしくはｌ、　０．のセラミ、クス基板等の上に、
その基板の使用温度範囲内の（例えば、ガラスの場合は
軟化点温度より低い）基板温度で多結晶シリコン膜を形
成し、この多結晶シリコン膜を素材として半導体装置を
形成する方式を採用する。ここで、基板とは、それ自体
で物理的強度を有し、自身を支え得るものを言う。本発
明では必要に応じて、透光性の基板を用い、もしくは非
透光性の基板を用いる。

大面積もしくは長尺の半導体装置を得るためには、単結
晶材料を用いることができないことは前述の通りである
。また、良好な動作特性を得るためには易動度が１　ｃ
ｍ”／Ｖ・ｓｅｃ程度以上の材料を用いる必要があるの
で、易動度の低い非晶質材料もまた不適尚である。従っ
て、大面積化が可能であって、かつ易動度が１’　ｃｍ
”／Ｖ−ｓｅｃ程度以上であることから、多結晶材料を
素材として用いる必要がある。多結晶材料のうちでも、
多結晶シリコンは、理化学的性質が半導体装置への応用
に適しており、また高度に発達したシリコン半導体工業
の技術をそのまま、もしくは僅かに修正して、利用でき
るという長所があるので、本発明の半導体材料として適
している。

また１％番こ、画像デバイスへ応用するためには。

必要によりガラスのような透光性基板上に半導体装置を
形成できるような構造であることが望ましい。ところが
、従来、易動度が１　ｃｍ２／’Ｌ　ｓｅｃ以上の多結
晶シリコン膜を得るためには、　９００℃以上の高温の
工程を経ねばならなかった。例えば、低温気相成長法に
よると８８０℃の成長温度で形成した多結晶シリコン膜
の易動度は１ｃｍ″２■・Ｓｅｃ未満である。従って、
従来技術では、軟化点温度が６３０℃の並ガラス上には
勿論のこと、軟化点温度が８２０℃の超硬質ガラス（Ｊ
ＩＳ１級硬質ガラス）上に、易動度が１　ｃｍ”／Ｖ−
ｓｅｅ以上の多結晶シリコン膜を形成することは困難で
あった。

本発明は、蒸着中の真空度が圧力でｌＸｌ０’ｔｏｒｒ
未満という高真空中で蒸着することによつて、使用ガラ
スの軟化点温度より低い基板温度での真空蒸着によって
易動度が１　ａｍ”／Ｖ・ｓｅｃ以上の多結晶シリコン
膜を得る方法を提供する。特に、蒸着中の残留気体中の
０．は材料特性に悪影響を及ぼすので１本発明では、酸
素分圧はＩ　Ｘ　１０−’ｔｏｒｒ　　未満に押さえる
。

なお、蒸着速度は通常１．００ＯＡ／ｈｏｕｒないし１
０，０ＯＯＡ／ｈｏｕｒを用いる。好ましくは１．０Ｏ
ＯＡ／ｈｏｕｒ　〜４，０ＯＯＡ／ｈｏｕｒを用いる。

蒸着速度の問題は１番こ蒸着源の技術に関係している。

即ち蒸着速度を高くしようとする際、同時に真空度の低
下を招きやすいからである。真空度パを所定の値に保持
し得ればたとえば５０，０００λ／ｈｏｕｒあるいはこ
れ以上を用いても曳い。又、蒸着時の基板温度は４００
℃以上より好ましくは５００℃以上を用いる。この様な
製造法によって所望の多結晶シリコン膜を得ることが出
来る。

この様な製造法によって、所望の高品位の多結晶シリコ
ン膜が形成し得る理由の詳細について不明な点も多いが
、次の様に推察している。即ち本製造法における条件下
では基板表面に衝突してくる残留気体分子が実質的に無
視し得るためと考えられる。

多結晶シリコン膜を加工して半導体装置を作製するため
には、数段階の工程を経なければならないが、本発明で
は、これらの工程における熱処理温度を、超硬質ガラス
の軟化点である８　２０　’０より低く押さえた。軟化
点の低いガラス基板を用いる場合には、更に低く、例え
ば５５０’Ｏ以下に押さえることも可能である。以下で
は、半導体装置の一例として、ＭＯ８型電界効果トラン
ジスタを例にとって説明する。

ゲート酸化膜を得るためには、一般には、シリコン基板
の熱酸化法によっているが、熱酸化の場合１０００℃以
上の高温を必要とするので、今の目的には使えない。本
発明では、３００”Ｏ以上５００℃以下の温度でＳｉＨ
，とＯ！を反応させ、もしくは４００℃以上ｓ　ｏ　ｏ
　”ｏ以下の温度で５ｉｎ４とＮＯ，を反応させて％　
８　ｉ　０．膜を気相成長させ、この気相成長したＳ　
ｔ　Ｏ，膜をゲート酸化膜として用いる。気相成長法に
より得られた８　ｉ　０゜膜は、従来、劣化防止用とし
て用いられ、ゲート酸化膜として用いられた例はない。

また、従来は、ソース領域、ならびにドレイン領域を形
成するためには、熱拡散によってＰ＋層もしくはＢ＋層
を形成する方法が一般的に行なわれている。しかし、こ
の方法は、　　１１５０”Ｏ程度の熱処理を必要とする
ので、今の目的には使えない。本発明では、熱拡散に代
って、イオン打ち込み法（こよってＰ＋層、もしくは、
Ｂ＋層を形成する方法を用いる。イオン打ち込み後、電
気的に活性化するために熱処理するが、この際、熱処理
温度は、使用する基板の軟化点より低く押える必要があ
る０そこで、本発明では、例えば、ＢＦ２＋のような５
５０℃程度の低温の熱処理で高い活性化のできるイオン
を打ち込むとか、或いは、例えばＢ　イオン等を打ち込
んだあと、リバース・アニーリング効果（逆焼鈍効果）
が起こる直前の５００℃〜６００℃程度の温度で熱処理
を行なう等の方法を採用する。Ｐ＋イオン、Ａｓ＋イオ
ン等の場合、リバース・アニーリング効果はＢ＋イオン
の場合はど顕著ではないが、５００”Ｏ〜６００”０程
度の熱処理で十分色性化できる。従って、５００”０〜
６００℃程度の低温工程でＰ＋層、Ｂ＋層のいずれをも
形成することができる。超硬質ガラスのように軟化点温
度がｓ　ｏ　ｏ　”ｏよりも高い基板を用いる場合には
、ａｏｏ”ｏの温度で熱処理してもよいことは勿論であ
る。

以下、本発明を実施例を参照して詳細に説明する。

実施例 ガラス基板上に多結晶シリコン膜を形成し、この多結晶
シリコン中にｐ−チャネルＭＯ８電界効果トランジスタ
を作成する場合の実施例を、第１図の工程説明用断面図
を用いて説明する。

まず、基板を超高真空達成可能な真空蒸着装置内に装着
する。装置は一般のもので良い。普通硬質ガラス（ＪＩ
ＳＺ級硬質ガラス）基板１上に、基板温度５５０℃、蒸
着中の真空度９Ｘ１０’ｔｏｒｒ、蒸着中の酸素分圧Ｉ
　Ｘ　１０＝’　ｔｏｒｒ　　、蒸着速度３０００λ／
ｈｏｕｒの条件で真空蒸着することにより、シリコン膜
２を６０００λの厚みに被着する（第１図（暑））。形
成されたシリコン膜２は、ｎ型の多結晶シリコンであり
、易動度はｉｃｍ”／Ｖ・ｓｅｃより大きい。次に、基
板温度４１５℃で気相成長法により８　ｉ　０．膜３を
５０００人の厚みに被着する（第１図（ｂ））。次に第
１図（ｃ）のように、この８ｉ０．膜にソースおよびド
レイン領域の窓あけを行なう。次に、１５０ＫｅＶのエ
ネルギーのＢＦ−イオンを３×１♂シＣ−のドーズ量で
打ち込み５５０℃で１００分間熱処理することによって
、ソースおよびドレイン領域にｐ＋層４を形成する。

次番こ、第１図（ｅ）のように、フィールド用酸化膜５
を残して８ｉ０□を除去する。再び気相成長法によりゲ
ート酸化膜用にＳ　ｔ　Ｏ，膜６を２０００人の厚みに
被着する（第１図（ｆ））。更に、ホトエツチング工程
により電極接触用孔を、第１図（ｇ）のよう曇こあけ、
全面にＡＺを蒸着したあと、ホトエツチング工程により
）ｌを加工して、ソース電極７、ドレイン電極８、ゲー
ト電極９を形成する。このあと、Ｈ８雰囲気中で４００
℃３０分間の熱処理を行なう。以上の工程により、多結
晶シリコン中にＭＯ８電界効果トランジスタが作製され
た。この半導体装置は、トランジスタとして良好で安定
な特性を示す。

第２図に試作したＭＯＳＦＥＴの特性例を示す。

ラ ゲート電圧ＶＧをパオメータとするドレイン電流ＩＤ対
ドレイン電圧ｖＤＢ”性である。この特性例では８４０
．膜厚を７０００人　と大きくすることによって、閾値
電圧を８０ｖと大きくしている。

ここでは、基板ガラスとしては、軟化点温度が７８０℃
の普通硬質ガラスを用いたが、全工程を通して５５０℃
より高い温度で熱処理することはないので、ガラス基板
が軟化することはない。また、軟化点が６３０℃の安価
な並ガラス（ソーダガラス）、あるいは軟化点が８２０
℃の超硬質ガラス、あるいは軟化点が１５００℃の石英
ガラス等を基板として用いることも、基板が軟化するこ
とはないので、同様に可能である。実用性の観点からは
、半導体装置の製作原価の低いことも重要である。安価
な並ガラス等を基板として用いることは、この点で蝦も
有利であり、普通硬質ガラスや超硬質ガラス等を用いる
ことは次に有利であり、高価な石英ガラス等の使用は不
利である。本発明によれば、軟化点の低い安価なガラス
基板を用いて半導体装置を作製することも可能となる。

基板ガラスの透光性に関しては、通常の透明ガラス、あ
る領域の波長の党のみを透過するフィルタガラス、非透
光性のガラスのいずれをも用いることができる。

多結晶シリコン膜を形成する工程をはじめ、各工程をこ
おいて、製法上、半導体装置の大面積化、長尺化を阻む
ような技術的問題はない。また、必要により、透光性基
板を用いることによって、基板側からの光入射も可能と
なる。

以上述べたように、本発明によれば、良好で安定な動作
特性を有する、大面積もしくは長尺の半導体装置をガラ
ス基板上に形成することが、容易にしかも安価に実現で
きる。また、必要により、基板側から光入射する構造と
することも可能となる。

以上では、ガラス基板を用いる場合について述べたが、
　Ａ４，０３のセラミ、り基板等を用いることも可能で
ある。

また、上述の実施例では、木材となる多結晶シリコン膜
に故意に不純物を添加することはしなかったが、シリコ
ン蒸着時に、同時にごく微量のＧａあるいはｓｂ等を蒸
着することによって、故意にｐ型不純物、ｎ型不純物を
添加することは可能である。また、その不純物濃度を制
御することも、勿論、可能である。

たとえば、下記の如きディプレッジ、ン型（ｄｅｐｌｅ
ｔｉｏｎ　ｔｙｐｅ　）のＭＯ８型電界効果トランジス
タを製造した。ガラス基板上に基板温度５００℃でシリ
コンと少量のＧａを同時に蒸着し、ｐ型の多結晶８ｉ膜
を形成した。この多結晶膜を素材としてｎ−チャネルＭ
Ｏ８型電界効果トランジスタを製造する。製造の基本的
工程は前述した通りである。ソース領域およびドレイン
領域は前通りである。ソース領域およびドレイン領域は
前述の多結晶Ｓ１に１００ＫｅＶのエネルギーのＰ＋イ
オンをＩ　Ｘ　１０”／ｃｍ”のドーズ量で打込み、６
００℃でアニールすることによってｎ＋層として形成し
た。また、ゲート酸化膜は２０００λとした。得られた
特性はしきい電圧値が一２５Ｖのディブレ、シ、ン型で
あり、ＶＧ　−１ｏ　Ｖ　ｌｉ［）低電圧駆動が可能で
ある。

次に応用例としてフォトダイオードと走査用の集積回路
を一体化した１次元の自己走査型受光素子を説明する。

第３図はその平面図、第４図は平面図のＡＡ’断面図で
ある。

２１は透明なガラス基板でこの上部に実施例１で述べた
方法化依ってＭＯ８ＦＦ！Ｔによって構成された走査用
ＩＣ部２２およびフォトセンサ部２３が形成される。第
５図はその回路構成の例を示す。第６図の破線内は走査
用ＩＣ部の例、３０はフォトセンサアレイである。なお
、図中２４はフォトセンサの下部電極で例えばＣｒ等の
金属を用いる。２５は透明電極１例えばＳ　ｎ　Ｏｚを
用いる。

２６は光導電膜で例えばＳｅ　−Ａｓ−Ｔｅ系の非晶質
半導体膜を用いれば良い。この光導電膜を蒸着によって
容易に形成することが出来る。２７は上部金属電極であ
る。

透明電極にネサ膜を用いる場合、基板上に先づネサ透明
導電膜を形成する。次いで走査用ＩＣへの接続用配線を
形成しておき、これに位置合せして走査用ＩＣ部を形成
する。製造方法は前述の通りである。走査用ＩＣを完成
後、光導電体膜２６および上部金属電極２７を蒸着法で
形成して自己走査型受光素子が完成する。

この装置は、ファクシミＩＪ送償機やＯＣＲ，等の光電
変換装置として、平面画儂記録体上の画儂情報を時系列
的電気信号に変換するのに用いて有用である。

実施例２ 本発明をｐ−ｎ接合ダイオードに適用した例を説明する
。第６図が素子の断面図である。

透光性のガラス基板１１を準備し、この上面にＣｒ膜を
約２０００人に蒸着する。基板温度を２００℃とし真空
蒸着法に依る。通常のフォトエ、チング法により所望形
状に加工し電極１２となす。この基板を真空蒸着装置内
に装置し、真空度が８　ｘ　１０”Ｔｏｒｒの雰囲気で
Ｇａと８ｉ　とを同時ζζ蒸着し、厚さ１μｍのＧａを
含有する多結晶シリコン膜（ｐ型）１３を形成する。基
板温度は５５０℃となす。次いで、前述と同様の雰囲気
でｓｂとＳｉとを同時に蒸着し、厚さ１μｍのｓｂを含
有する多結晶シリコン膜（ｎ型）１４を形成する。基板
温度は５５０℃となす。なお、Ｇａおよびｓｂはシリコ
ンをｐ型又はｎ型となすために導入するもので通常ｎ−
ｐ接合を形成するため導入する程度で良い。さらにこれ
ら積層上にＡ／を蒸着する。この時の基板温度は２００
”Ｏである。

周知のフォトエツチング法により所望形状の電極化加工
する。

こうしてｐ−ｎ接合ダイオードが完成する。

以上の工程はすべて５５０℃以下の低温プロセスによっ
ている。実施例１で述べたと同様に、本発明によれば、
大面積もしくは長尺のｐ−ｎ接合ダイオード・アレーを
形成することが容易にしかも安価に実現できる。

これまでの例では単にｐ−ｎ接合を持ったダイオード・
アレーの例を示したが、勿論本発明の方法によってｐｎ
ｐバイポーラトランジスタ、ｎｐｎバイポーラトランジ
スタをガラス基板等に形成することが可能である。また
、低温気相成長法による８ＩＯ８膜を用いて素子間の分
離を行うことによって２個以上の半導体系子を組み合わ
せて集積回路を形成することも可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための工程説明用
の装置断面図、第２図は本発明の電界効果トランジスタ
ーのドレイン電流対ドレイン電圧特性を示す図、第３図
および第４図は本発明を光電変換素子に用いた例を示す
平面図および断面図、第５図は光電変換素子の例に用い
た回路例を示す図、第６図は本発明の別な実施例を示す
断面図である。 １；非晶質もしくは多結晶基板、２；多結晶シリコン膜
、３：８ｉ０．膜、４：不純物領域、５：酸化膜、６：
ゲート酸化膜。 代理人　弁理士　薄田利幸。 嵩／別 ４２図 ＶＤｓ　　ｒＶノ １間 卑４額 （−一−１−一一一′ 第１頁の続き ０発　明　者　丸山瑛− 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内

Claims (1)

1. 【特許請求の範囲】 １、真空容器内に非晶質もしくは多結晶の基板を設置し
   、超高真空下でのシリコンの蒸着によって前記基板上に
   シリコンを主体とする多結晶膜を蒸着する工程を有し、
   この多結晶膜を素材として少なくとも１つの能動素子を
   形成することを特徴とする半導体装置の製造方法。 ２、前記シリコンを主体とする多結晶膜を蒸着する際の
   基板温度を４００℃以上８２０℃以下となすことを特徴
   とする特許請求の範囲第１頁記載の半導体装置の製造方
   法。 ３、　　＃記基板としてガラス基板を用いることを特徴
   とする特許請求の範囲第１項又は第２項記載の半導体装
   置の製造方法。