JPS58122607A - デジタル信号再生装置 - Google Patents
デジタル信号再生装置Info
- Publication number
- JPS58122607A JPS58122607A JP399682A JP399682A JPS58122607A JP S58122607 A JPS58122607 A JP S58122607A JP 399682 A JP399682 A JP 399682A JP 399682 A JP399682 A JP 399682A JP S58122607 A JPS58122607 A JP S58122607A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- slice level
- digital signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 235000012544 Viola sororia Nutrition 0.000 description 1
- 241001106476 Violaceae Species 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- FWYSBEAFFPBAQU-GFCCVEGCSA-N nodakenetin Chemical compound C1=CC(=O)OC2=C1C=C1C[C@H](C(C)(O)C)OC1=C2 FWYSBEAFFPBAQU-GFCCVEGCSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル信号として記録されたビデオ信号な
どを再生するのに通したデジタル信号再生装置に関する
。
どを再生するのに通したデジタル信号再生装置に関する
。
従来、S/Nの良好な再生信号が得られることから、記
録再生装置において、情報1g号をパルス符号変調して
デジタル信号とし、これを記録するようにした技術が知
られる。かかる従来技術においては、アナログ1g号で
ある情@11tt号、たとえは、映像イキ号をアナログ
/デジタル変侯器によりデジタル信号に変換し、符号誤
り検出、訂正のためのパリティ1ぎ号を付加して、たと
えば、悼気テープなどの記録媒体に記録し、該記録媒体
からデジタル信号を再生するときには、同時に再生され
たパリティ信号により、デジタル信号の誤りを検出、訂
正した後に、デジタル/アナログに換器によりデジタル
信号をアナログ信号に震侠している。
録再生装置において、情報1g号をパルス符号変調して
デジタル信号とし、これを記録するようにした技術が知
られる。かかる従来技術においては、アナログ1g号で
ある情@11tt号、たとえは、映像イキ号をアナログ
/デジタル変侯器によりデジタル信号に変換し、符号誤
り検出、訂正のためのパリティ1ぎ号を付加して、たと
えば、悼気テープなどの記録媒体に記録し、該記録媒体
からデジタル信号を再生するときには、同時に再生され
たパリティ信号により、デジタル信号の誤りを検出、訂
正した後に、デジタル/アナログに換器によりデジタル
信号をアナログ信号に震侠している。
このようにして、アナログの情報信号をデジタル信号と
して記録再生すると、デジタル信号は”l#、″0”で
戎わされる信号であるから、記録再生slIMにおける
雑音成分によってデジタル信号に振輌の変動があったと
しても、デジタル信号を適当なレベルでスライスするこ
とにより、雑音成分による影曽を取り除くことができる
。
して記録再生すると、デジタル信号は”l#、″0”で
戎わされる信号であるから、記録再生slIMにおける
雑音成分によってデジタル信号に振輌の変動があったと
しても、デジタル信号を適当なレベルでスライスするこ
とにより、雑音成分による影曽を取り除くことができる
。
また、雑音成分などによって、デジタル信号に付号の誤
りが生じても、先に述べたパリティ信号により符号誤り
の訂正をすることができる。
りが生じても、先に述べたパリティ信号により符号誤り
の訂正をすることができる。
さらに、ビデオ信号をデジタル信号に変換してa己録す
るに際し、第1図に示すように、デジタル1じされたビ
デオ信号(以下、デジタルビデオ信号という)VK同同
期パルスケ付加して記録しており、そこで、再生時にデ
ジタルビデオ信号■をアナログ1g号に変換する前に、
再生された信号から同期パルスSを取り除く必要かある
。
るに際し、第1図に示すように、デジタル1じされたビ
デオ信号(以下、デジタルビデオ信号という)VK同同
期パルスケ付加して記録しており、そこで、再生時にデ
ジタルビデオ信号■をアナログ1g号に変換する前に、
再生された信号から同期パルスSを取り除く必要かある
。
第2図は従来のデジタル信号再生装置の一例を示すブロ
ック図であって、lは入力端子、2は増1−回珀、8は
比較回路、4は基準電圧源、5は出力端子、6を工誤り
検出回路、7は表示装置である。
ック図であって、lは入力端子、2は増1−回珀、8は
比較回路、4は基準電圧源、5は出力端子、6を工誤り
検出回路、7は表示装置である。
次に、この従来技術の動作について説明する。
同図において、入力端子lからの記録媒体(図yr<−
Vず)から再生されたデジタル信号は、増巾回路2で増
幅されて比較回路8の十端子に供給される。
Vず)から再生されたデジタル信号は、増巾回路2で増
幅されて比較回路8の十端子に供給される。
一方、比較回路8の一端子には基準電圧源4からの基準
電圧が供給され、デジタル信号は基準電圧で決まる所定
のレベルでスライスされて、雑音成分と同期パルスS(
第1図)とが除かれ、成形整形されたデジタルビデオ信
号■(第1図)のみが出力端子5に得られる。
電圧が供給され、デジタル信号は基準電圧で決まる所定
のレベルでスライスされて、雑音成分と同期パルスS(
第1図)とが除かれ、成形整形されたデジタルビデオ信
号■(第1図)のみが出力端子5に得られる。
ところで、上記の基準′電圧をあまり低く設定すると、
スライスレベルが低くなりすぎて雑音成分までもスライ
スしてしまうことがあり、また、基準電圧をあまり高く
設定すると、スライスレベル−が高くなりすぎてデジタ
ル信号を光分にスライスすることができなくなる。この
ような場合には、いずれにしても、出力端子5に得られ
るデジタルビデオ信号に符号の誤りが生ずることになる
。
スライスレベルが低くなりすぎて雑音成分までもスライ
スしてしまうことがあり、また、基準電圧をあまり高く
設定すると、スライスレベル−が高くなりすぎてデジタ
ル信号を光分にスライスすることができなくなる。この
ような場合には、いずれにしても、出力端子5に得られ
るデジタルビデオ信号に符号の誤りが生ずることになる
。
そこで、比較回路8からのデジタルビデオ信号の一部は
、誤り検出回路6に供給されて符号の唱りが検出される
。誤り検出回路6はデジタルビデオ信号に符号誤りがあ
ると符号誤り毎にエラーフラグを発生し、発光ダイオー
ドなどからなる表示染w、、7を点灯する。
、誤り検出回路6に供給されて符号の唱りが検出される
。誤り検出回路6はデジタルビデオ信号に符号誤りがあ
ると符号誤り毎にエラーフラグを発生し、発光ダイオー
ドなどからなる表示染w、、7を点灯する。
ところで、基準電圧源4は調整可能に構成されており、
そこで、表示装[?の点滅状況に応じて& * 電圧W
4を手動で調整し、表示装置7が点灯しないようにスラ
イスレベルを設定する。
そこで、表示装[?の点滅状況に応じて& * 電圧W
4を手動で調整し、表示装置7が点灯しないようにスラ
イスレベルを設定する。
以上のように、符号誤りを生ずることなしにスライスさ
れたデジタルビデオ信号が得られるが、これは、再生信
号にレベル変動がなく、また、記録再生系の周波数特性
が理想的な場合である。
れたデジタルビデオ信号が得られるが、これは、再生信
号にレベル変動がなく、また、記録再生系の周波数特性
が理想的な場合である。
、ところで、記録再生糸には周波数特性があって開城成
分が減衰すφかも、第8図(へ)に示すように、デジタ
ルビデオ信号aの波形はなまってしまう。
分が減衰すφかも、第8図(へ)に示すように、デジタ
ルビデオ信号aの波形はなまってしまう。
このような波形がなまったデジタルビデオ信号aにメ・
まして、高いスライスレベルEMを用いるト、第8図(
B)に示すように、得られるデ・ジタルビデ第1f3号
すのパルス巾が狭くなり、また、低いスライスレベルE
Lを用いると、第8図(C)に示すように、得られるデ
ジタルビデオ信号Cのパルス間間隔が伏くなる。このよ
うに、パルス巾、あるいは、パルス間間隔が狭くなると
く各パルスの区別ができなくなり、符号誤りの原因とな
る。
まして、高いスライスレベルEMを用いるト、第8図(
B)に示すように、得られるデ・ジタルビデ第1f3号
すのパルス巾が狭くなり、また、低いスライスレベルE
Lを用いると、第8図(C)に示すように、得られるデ
ジタルビデオ信号Cのパルス間間隔が伏くなる。このよ
うに、パルス巾、あるいは、パルス間間隔が狭くなると
く各パルスの区別ができなくなり、符号誤りの原因とな
る。
デジタルビデオ信号に波形なまりがなければ、スライス
レベルはデジタルビデオ信号の基準レベルと最大レベル
との間の任意のレベルに設定することができるが、上記
のように、デジタルビデオ46号に波形なまりがあると
、スライスレベルの最適なレベル設定範囲が狭くなり、
手動でスライスレベルを調整することが困難になる。
レベルはデジタルビデオ信号の基準レベルと最大レベル
との間の任意のレベルに設定することができるが、上記
のように、デジタルビデオ46号に波形なまりがあると
、スライスレベルの最適なレベル設定範囲が狭くなり、
手動でスライスレベルを調整することが困難になる。
さらに、記録媒体や再生ヘッド°などによっても、ある
いは、それらの経年変化によっても、記録再生系の特性
は異なり、また、最適なスライスレベルに設定したとし
ても、温度によつて回路素子が特性を変化するものであ
るから設定されたスライスレベルもi化し、夫々につい
てスライスレベルの手動調整を必要として非常に面倒に
なる。
いは、それらの経年変化によっても、記録再生系の特性
は異なり、また、最適なスライスレベルに設定したとし
ても、温度によつて回路素子が特性を変化するものであ
るから設定されたスライスレベルもi化し、夫々につい
てスライスレベルの手動調整を必要として非常に面倒に
なる。
本発明の目的は、上記従来技術の欠点を除き、デジタル
信号のスライスレベルを常時最適なレベルに設定するこ
とができ、符号誤りを最小にして前記デジタル信号をス
ライスすることができるようにしたデジタル信号再生装
置を提供するにある。
信号のスライスレベルを常時最適なレベルに設定するこ
とができ、符号誤りを最小にして前記デジタル信号をス
ライスすることができるようにしたデジタル信号再生装
置を提供するにある。
この目的を達成するために、本発明は、スライスされた
デジタル信号の符号誤りを検知し、単位時間当りの符号
誤り量が最小となるように、該符号一つ盪に応じてスラ
イスレベルを変化させるようにした点を特徴とする。
デジタル信号の符号誤りを検知し、単位時間当りの符号
誤り量が最小となるように、該符号一つ盪に応じてスラ
イスレベルを変化させるようにした点を特徴とする。
以下、本発明の実施例を図面について説明する。
第4図は本発明によるデジタル信号再生装置の一実施例
を示すブロック図であって、7はスライスレベル制御回
路、8はデジタル/アナログ変換回路(以下、D/A変
換回路という)であり、嬉2図に対応する部分には同一
符号をつけて一部説明を省略する。
を示すブロック図であって、7はスライスレベル制御回
路、8はデジタル/アナログ変換回路(以下、D/A変
換回路という)であり、嬉2図に対応する部分には同一
符号をつけて一部説明を省略する。
次に、この実施例の動作について説明する。
W、4図において、誤り検出回路6で発生したエラーフ
ラグはスライスレベル制御回路7に供給される。
ラグはスライスレベル制御回路7に供給される。
スライスレベル制御回路7はエラーフラグを受け、たと
えば、ビデオ信号の1フレ一ム期間毎のエラーフラグの
量を検出し、この数の増減に応じて値が変化するデジタ
ル信号を発生する。このデジタル信号はD/A変換回路
8に供給されてアナログ信号に変換される。このアナロ
グ信号は、基準電圧として比較回路8に供給され、デジ
タルビデオ信号のスライスレベルを設定する。
えば、ビデオ信号の1フレ一ム期間毎のエラーフラグの
量を検出し、この数の増減に応じて値が変化するデジタ
ル信号を発生する。このデジタル信号はD/A変換回路
8に供給されてアナログ信号に変換される。このアナロ
グ信号は、基準電圧として比較回路8に供給され、デジ
タルビデオ信号のスライスレベルを設定する。
そこで、比較回路8におけるデジタルビデオ信号のスラ
イスレベルは、lフレーム期間毎のエラーフラグの量に
応じて変化し、誤り検出回路6からのエラーフラグの量
が最小、たとえば、零となるよ5にスライスレベルが制
御される。
イスレベルは、lフレーム期間毎のエラーフラグの量に
応じて変化し、誤り検出回路6からのエラーフラグの量
が最小、たとえば、零となるよ5にスライスレベルが制
御される。
なお、エラーフラグ菫な1フレ一ム期間毎に検出するの
は、2ヘツドのビデオテープレコーダを考慮したことに
よるものであって、この場合には、2つの再生ヘッドが
交互に1フイールドづつビデオ信号を再生するときに、
夫々の再生ヘッドの特性が異なっているとしても、この
特性差に伴なう符号誤りの量の変動は平均化され、スラ
イスレベルのふらつきがなくなる。
は、2ヘツドのビデオテープレコーダを考慮したことに
よるものであって、この場合には、2つの再生ヘッドが
交互に1フイールドづつビデオ信号を再生するときに、
夫々の再生ヘッドの特性が異なっているとしても、この
特性差に伴なう符号誤りの量の変動は平均化され、スラ
イスレベルのふらつきがなくなる。
第5図は第4図のスライスレベル制御回路の一実施例を
示すブロック図であって、9.lOは夫々入力端子、1
1はカウンタ、 12はラッチ回路、13は比較回路
、 14はAND回路、15.16は夫々単女定マル
チバイブレータ回路(以下、MMという)、17はD−
フリップフロップ回路(以下、D−F Fという)、
18. 19は夫々NAND回路、20はアノグダウ
/カクンタ、 21は出力端子である。
示すブロック図であって、9.lOは夫々入力端子、1
1はカウンタ、 12はラッチ回路、13は比較回路
、 14はAND回路、15.16は夫々単女定マル
チバイブレータ回路(以下、MMという)、17はD−
フリップフロップ回路(以下、D−F Fという)、
18. 19は夫々NAND回路、20はアノグダウ
/カクンタ、 21は出力端子である。
第6図は第5図の各部分の信号のタイミングを7トすタ
イミングチャートであって、各信号には第5図の対応す
る符号をつけている。
イミングチャートであって、各信号には第5図の対応す
る符号をつけている。
次K、この実施例の動作について説明する。
第5図、第6図において、誤り検出回路6(第4図)か
らのエラーフラグ(a)は、入力端子9からカウンタI
IK供給され、カウンタ11はエラーフラグ(a)を受
ける毎に1つづつカウントし、順次のカウント数(e)
を並列nビット(但し、nは正整数)としL)−FFか
らなるラッチ回路12と比較回路13のB端子とに供給
する。
らのエラーフラグ(a)は、入力端子9からカウンタI
IK供給され、カウンタ11はエラーフラグ(a)を受
ける毎に1つづつカウントし、順次のカウント数(e)
を並列nビット(但し、nは正整数)としL)−FFか
らなるラッチ回路12と比較回路13のB端子とに供給
する。
一方、入力端子10からは、再生されたデジタルビデオ
信号に同期した”t3QHzのフレームパルス(b)が
ht M 15に供給され、M M 15はフレームパ
ルス(b)の立上りでトリガーされて一定巾のパルス(
C)をQ端子に発生する。パルス(C)はAND回路1
4とともにMMIQにも供給され、MM16はパルス(
C)の後縁、すなわち、立下りでトリガされて一定巾の
パルス(d)をQ端子に発生する。パルス(d)はカウ
ンタ11のクリア端子CL R,ラッチ回路12のクロ
ック端子CK、およびNANL)回路18.19に供給
される。
信号に同期した”t3QHzのフレームパルス(b)が
ht M 15に供給され、M M 15はフレームパ
ルス(b)の立上りでトリガーされて一定巾のパルス(
C)をQ端子に発生する。パルス(C)はAND回路1
4とともにMMIQにも供給され、MM16はパルス(
C)の後縁、すなわち、立下りでトリガされて一定巾の
パルス(d)をQ端子に発生する。パルス(d)はカウ
ンタ11のクリア端子CL R,ラッチ回路12のクロ
ック端子CK、およびNANL)回路18.19に供給
される。
そこで、パルス(d)はフレームパルスの)と同期して
いるから、カラ/り11は1フレーム毎にクリアされ、
同時に、D −F F 1gのクロック端子CKに供給
されて、カウンタ11のクリアされる直前のカウント数
(e)がラッチ回路12に記憶される。したがって、カ
ウンタ11はlフレーム毎にエラーフラグ(a)の数を
カウントし直し、ラッチ回路12は、カウンタ11のフ
レーム毎のカウント数(e)を記憶してカウント数(f
)とし、lフレーム期間記憶したカウント数(f)を並
列nビットとして比較回路18のA端子に供給する。
いるから、カラ/り11は1フレーム毎にクリアされ、
同時に、D −F F 1gのクロック端子CKに供給
されて、カウンタ11のクリアされる直前のカウント数
(e)がラッチ回路12に記憶される。したがって、カ
ウンタ11はlフレーム毎にエラーフラグ(a)の数を
カウントし直し、ラッチ回路12は、カウンタ11のフ
レーム毎のカウント数(e)を記憶してカウント数(f
)とし、lフレーム期間記憶したカウント数(f)を並
列nビットとして比較回路18のA端子に供給する。
比較回路18はA、B511子に供給されるカウント数
(f)、 (e)を比較し、出力イロ号は)は、カウン
ト数(f)〈カウント数(e) ・・・・・・(
1)ときに“l”となってAND回路14をオン状態に
する。
(f)、 (e)を比較し、出力イロ号は)は、カウン
ト数(f)〈カウント数(e) ・・・・・・(
1)ときに“l”となってAND回路14をオン状態に
する。
そこで、カウンタ11がエラーフラグ(a)を順次カウ
ント数(e)、 (f)が上記式(1)を満足するよう
になると出力信号(2)は“l”となり、AND回路1
4はオンしてMM15からのパルス(C)を通過させる
。AND回路14を通過したパルス(C)はパルスの)
としてL)−?F17のクロック端子CKに供給される
。
ント数(e)、 (f)が上記式(1)を満足するよう
になると出力信号(2)は“l”となり、AND回路1
4はオンしてMM15からのパルス(C)を通過させる
。AND回路14を通過したパルス(C)はパルスの)
としてL)−?F17のクロック端子CKに供給される
。
D −F F 17のデータ端子りにはそのQ端子の信
号が供給されており、パルス(h)が供給されると、Q
端子の信号(i)が反転するとともにQ端子も反転する
。D−FF17のQ端子からの信号(i)とQ端子から
の信号(i)の反転した信号はNAND回路18゜19
に供給され、それらの一方をオン状態にしてMM16か
らのパルス(d)を通過させる。NAND回路18から
のパルス(j)はアップダウンカウンタ20のアップカ
ウント端子UPに供給され、 NANl)回路19から
のパルス伽)はダウンカウント端子DOWNK供給され
る。アップダウンカウンタの出力信号はカウント数(t
)として出力端子21からD/A37侠(ロ)路8(第
4図)に供給される。
号が供給されており、パルス(h)が供給されると、Q
端子の信号(i)が反転するとともにQ端子も反転する
。D−FF17のQ端子からの信号(i)とQ端子から
の信号(i)の反転した信号はNAND回路18゜19
に供給され、それらの一方をオン状態にしてMM16か
らのパルス(d)を通過させる。NAND回路18から
のパルス(j)はアップダウンカウンタ20のアップカ
ウント端子UPに供給され、 NANl)回路19から
のパルス伽)はダウンカウント端子DOWNK供給され
る。アップダウンカウンタの出力信号はカウント数(t
)として出力端子21からD/A37侠(ロ)路8(第
4図)に供給される。
以上のように各回路が動作するものであるから、lフレ
ーム期間の符号誤りの数がその直前の1フレ一ム期間の
符号誤りの数よりも多いと、比較回路18の出力信号−
)は”1#となってANI)回路14をオン状態にし、
D−FF17はパルス小)が供給される毎に反転する。
ーム期間の符号誤りの数がその直前の1フレ一ム期間の
符号誤りの数よりも多いと、比較回路18の出力信号−
)は”1#となってANI)回路14をオン状態にし、
D−FF17はパルス小)が供給される毎に反転する。
したがって、D −F F l?の反鴨母にNANL)
回路18,19のオン状態が交代してアップダウンカウ
ンタ20はアップカウント状態からダウンカウント状態
へ、あるいはダウンカウント状態からアップカウント状
態へ切り替わる。資するに、lフレーム期間の符号誤り
の数がその直前の1フレ一ム期間の符号誤りの数よりも
多いときには、アップダウンカウンタ20は上記のよう
にカウント状態を切り替えるのである。アップダウンカ
ウンタzOのカウント数(4は比較1g1%8(第4図
)におけるスライスレベルを決定するものであり、アン
プカウント端子UPに1パルスが入ルト、スライスレベ
ルはルベルアッフシ、タウンカウント端子DOWNに1
パルスが入ると、スライスレベルはルベルダウンする。
回路18,19のオン状態が交代してアップダウンカウ
ンタ20はアップカウント状態からダウンカウント状態
へ、あるいはダウンカウント状態からアップカウント状
態へ切り替わる。資するに、lフレーム期間の符号誤り
の数がその直前の1フレ一ム期間の符号誤りの数よりも
多いときには、アップダウンカウンタ20は上記のよう
にカウント状態を切り替えるのである。アップダウンカ
ウンタzOのカウント数(4は比較1g1%8(第4図
)におけるスライスレベルを決定するものであり、アン
プカウント端子UPに1パルスが入ルト、スライスレベ
ルはルベルアッフシ、タウンカウント端子DOWNに1
パルスが入ると、スライスレベルはルベルダウンする。
次に、第5図の回路の動作をさらに詳細に説明する。
第6図において、時刻’1+ br ts+ ”4+
”L ”@+tマ、tsにパルス(d)が発生し、時刻
’I+”1間にエラーフラグ(a)が2つ、以下、時刻
”ar”4間に1つ1時刻’le’6間に2つ2時刻”
T+”9間に8つ夫々発生したものとする。また、時刻
t、において、カウンタ11のカウント数(e)が「4
」で、ラッチ回路12に記憶されているカウント数(f
)が「5」とし、NAND回路18がオン状態にあって
アップダウンカウンタ2oはアップカウントの状態にあ
り、カウント数(4)は「8o」であるものとする。
”L ”@+tマ、tsにパルス(d)が発生し、時刻
’I+”1間にエラーフラグ(a)が2つ、以下、時刻
”ar”4間に1つ1時刻’le’6間に2つ2時刻”
T+”9間に8つ夫々発生したものとする。また、時刻
t、において、カウンタ11のカウント数(e)が「4
」で、ラッチ回路12に記憶されているカウント数(f
)が「5」とし、NAND回路18がオン状態にあって
アップダウンカウンタ2oはアップカウントの状態にあ
り、カウント数(4)は「8o」であるものとする。
そこで、まず、時刻t1において、カウンタ11は「0
」にクリアされるとともに、ラッチ回路12はカラン)
数(f)は「4」が記憶される。アップダウンカウンタ
20は「l」だけアップカウントしてカウント数「81
」になる。
」にクリアされるとともに、ラッチ回路12はカラン)
数(f)は「4」が記憶される。アップダウンカウンタ
20は「l」だけアップカウントしてカウント数「81
」になる。
時刻1..1.間は2つのエラーフラグ(a)をカウン
タ11はカウントするが、このカウント数「2」はラッ
チ回m120カウントa「4」よりも小さいから、比較
回路18の出力信号(g)は10#であり、D−FF1
7.NANi)回路18 、19は状態を変化させず、
時刻t、でパルス(j)により、アップダウンカウンタ
zOは「l」だけアップダウントシてカウント数「82
」になる。
タ11はカウントするが、このカウント数「2」はラッ
チ回m120カウントa「4」よりも小さいから、比較
回路18の出力信号(g)は10#であり、D−FF1
7.NANi)回路18 、19は状態を変化させず、
時刻t、でパルス(j)により、アップダウンカウンタ
zOは「l」だけアップダウントシてカウント数「82
」になる。
同時に、カウンタ11は「0」にクリアされ、ラッチ回
1I61Bはカウント数「2」を記憶する。
1I61Bはカウント数「2」を記憶する。
時刻1t、1.間はエラーフラグ(a)が1つもないか
ら、カウンタ11のカウント数(e)は「0」であり、
ラッチ回M1Bのカウント数「2」より小さいから、時
刻t、でアップダウンカウ/り20は「l」だけカウン
トアツプしてカウント数r88JKなる。
ら、カウンタ11のカウント数(e)は「0」であり、
ラッチ回M1Bのカウント数「2」より小さいから、時
刻t、でアップダウンカウ/り20は「l」だけカウン
トアツプしてカウント数r88JKなる。
時刻t、では、同時に、カウンタ11はrOJにクリア
されるとともに、ラッチ回路12はカウント数rOJを
記憶する。
されるとともに、ラッチ回路12はカウント数rOJを
記憶する。
時刻1..14間では1つのエラー7ラグ(a)が発生
し、カウンタ11がこれをカウントしてカウント数rl
Jになると、ラッチ回路1’20カウント数「0」より
も太き(なるから比較回路1Bの出力信号値)はl″と
なり、AND回路14はオン状態になってMM15から
のパルス(C)を通過させ、パルス中)によりD−F’
F17は状態を反転してNANI)回11M19をオン
状態にする。
し、カウンタ11がこれをカウントしてカウント数rl
Jになると、ラッチ回路1’20カウント数「0」より
も太き(なるから比較回路1Bの出力信号値)はl″と
なり、AND回路14はオン状態になってMM15から
のパルス(C)を通過させ、パルス中)によりD−F’
F17は状態を反転してNANI)回11M19をオン
状態にする。
そこで、時刻t4になると、MM16のパルス(d)は
アップダウンカウンタ20をrlJだけカウントダウン
させ、カウント数(t)を「82」にする。この結果、
スライスレベルをルベルダウンさせる。
アップダウンカウンタ20をrlJだけカウントダウン
させ、カウント数(t)を「82」にする。この結果、
スライスレベルをルベルダウンさせる。
同時に、カウンタ貝は「0」にクリアされるとともに、
ラッチ回M12はカウント数「1」を記憶し、比較回路
18の出力信号Q)は“0#どなる。
ラッチ回M12はカウント数「1」を記憶し、比較回路
18の出力信号Q)は“0#どなる。
時刻”4;’I間ではエラーフラグ(a)は発生しない
から、時刻1.でアップダウンカウンタ2oは「l」だ
けカウントダウンしてカラン)aG/−)がr81」と
なる。また、ラッチ回路12にはカウント数「0」が記
憶される。
から、時刻1.でアップダウンカウンタ2oは「l」だ
けカウントダウンしてカラン)aG/−)がr81」と
なる。また、ラッチ回路12にはカウント数「0」が記
憶される。
以下同様にして、アップダウンカウンタzOは、時刻t
6においてrlJだけカウントアツプしてカウント数C
t)は182」になり、時刻t7においてrlJだけカ
ウントアツプしてカウント数<1>は「88」になり、
また、時刻t、においてrlJだけカウントダウンして
カウント数v)は「82」になる。
6においてrlJだけカウントアツプしてカウント数C
t)は182」になり、時刻t7においてrlJだけカ
ウントアツプしてカウント数<1>は「88」になり、
また、時刻t、においてrlJだけカウントダウンして
カウント数v)は「82」になる。
以上のように、lフレーム期間のカウンタ11のカラン
)a(e)、すなわち、符号誤りの数が、ラッチ回路1
2に記憶されたカラン)叙(f)、すなわち、直前の1
フレ一ム期間の符号誤りの数よりも太きいときには、ア
ップダウンカウンタ20のカウント′e(t)、すなわ
ち、スライスレベルがルベルだけアンプあるいはダウン
することになり、スライスレベルは最適なレベルに保持
される。
)a(e)、すなわち、符号誤りの数が、ラッチ回路1
2に記憶されたカラン)叙(f)、すなわち、直前の1
フレ一ム期間の符号誤りの数よりも太きいときには、ア
ップダウンカウンタ20のカウント′e(t)、すなわ
ち、スライスレベルがルベルだけアンプあるいはダウン
することになり、スライスレベルは最適なレベルに保持
される。
つまり、アップダウンカウンタ20がカウントアツプす
る状態に保持されている限り、符号誤りの数がさらに小
さくなる方向にカウントアツプすることになり、また、
カウントダウンする状態に保持されている限り、符号誤
りの数がさらに小さくなる方向にカウントダウンするこ
とになる。カウントアツプする状態に保持されていると
きに、符号誤りの数が増加すると、スライスレベルが高
くなりすぎたことを示すものであって、このとき妊は、
アップダウンカウンタ20は直ちにカウントダウン状態
に切り替わり、スライスレベルを下げることになる。カ
ウントダウンする状態に保持されているときに、符号誤
りの数が増加する場合も同様に、直ちにカウントアツプ
状態に切り替ってスライスレベルを上げることになる。
る状態に保持されている限り、符号誤りの数がさらに小
さくなる方向にカウントアツプすることになり、また、
カウントダウンする状態に保持されている限り、符号誤
りの数がさらに小さくなる方向にカウントダウンするこ
とになる。カウントアツプする状態に保持されていると
きに、符号誤りの数が増加すると、スライスレベルが高
くなりすぎたことを示すものであって、このとき妊は、
アップダウンカウンタ20は直ちにカウントダウン状態
に切り替わり、スライスレベルを下げることになる。カ
ウントダウンする状態に保持されているときに、符号誤
りの数が増加する場合も同様に、直ちにカウントアツプ
状態に切り替ってスライスレベルを上げることになる。
したがって、■フレーム毎Klレベルづつ変化はするが
、スライスレベルは最適なレベルの近傍に設定される。
、スライスレベルは最適なレベルの近傍に設定される。
第7図は第4図のスライスレベル制御回路の他の実施例
を示すブロック図であって、22はインバー タ、 2
8 、24 k”L夫hD−にF、25.26は夫々A
NL)回路であり、ls5図に対応する部分には同一符
号をつけて説明を一部′4略する。
を示すブロック図であって、22はインバー タ、 2
8 、24 k”L夫hD−にF、25.26は夫々A
NL)回路であり、ls5図に対応する部分には同一符
号をつけて説明を一部′4略する。
第8図は第7図の各部分の信号のタイミングを示すタイ
ミングチャートであって、各信号には第7図の対応する
符号をつけている。
ミングチャートであって、各信号には第7図の対応する
符号をつけている。
次に、この実施例の動作について説明する。
第7図、第8図において、コンバータ22とD −FF
2Bはカウンタ11のカウント数(e>が「0」であ
ることを検知し、その期間Q端子からの信号(ト))に
よりAND回1Nr25をオン状態にしてMM16から
のパルス(d)を阻止する。カウンタ11のカウント数
(e)は、たとえは、並列nビットのORをとってカウ
ント数が「0」のときに10#どなる4g号に?&侯さ
れ、これをインバータ22で反転してD−FF 2Bを
クリアし、Q端子から“0”の信号(ト))を発生する
。カウンタ11のカウント数(e)が「0」以外になる
と1) −F F 28はクリアが解味され、MM16
のQ =g子から′の、パルス(d)以外の期間の′l
″ルベルがD −1” i” 28のクロック端子CK
に供給されていることにより、データ端子りの″l”が
イぎ号(k)を”l”にしてAND回路25をオン状態
にする。
2Bはカウンタ11のカウント数(e>が「0」であ
ることを検知し、その期間Q端子からの信号(ト))に
よりAND回1Nr25をオン状態にしてMM16から
のパルス(d)を阻止する。カウンタ11のカウント数
(e)は、たとえは、並列nビットのORをとってカウ
ント数が「0」のときに10#どなる4g号に?&侯さ
れ、これをインバータ22で反転してD−FF 2Bを
クリアし、Q端子から“0”の信号(ト))を発生する
。カウンタ11のカウント数(e)が「0」以外になる
と1) −F F 28はクリアが解味され、MM16
のQ =g子から′の、パルス(d)以外の期間の′l
″ルベルがD −1” i” 28のクロック端子CK
に供給されていることにより、データ端子りの″l”が
イぎ号(k)を”l”にしてAND回路25をオン状態
にする。
比較回路18は、先に述べた式(1)、すなわち、カウ
ント数(f)<カウント数(e) のときに、“l”となる信号(g))を発生するととも
に、 カウント数(f)二カウント数(e) のときに、“l”となる信号(h)を発生する。
ント数(f)<カウント数(e) のときに、“l”となる信号(g))を発生するととも
に、 カウント数(f)二カウント数(e) のときに、“l”となる信号(h)を発生する。
信号(h)はl)−PFg4のデータ端子DK供給され
、MM15からのパルス(C)をクロックパルスとして
、信号中)が“l″のときにはD −FF 24のQ端
子の1fi号(4)を“0”にする。信号(4)が@O
”のときには、AND回路26はオフ状態となり、MM
16がらのパルス(d)を阻止する。
、MM15からのパルス(C)をクロックパルスとして
、信号中)が“l″のときにはD −FF 24のQ端
子の1fi号(4)を“0”にする。信号(4)が@O
”のときには、AND回路26はオフ状態となり、MM
16がらのパルス(d)を阻止する。
以上のように1カウンタ110カウント数(e)が「0
」のときはAND回路25はオフ状態となり、カウンタ
11のカウント数(e)とラッチ回路12のカラン)数
(f)とが等しいときにはAND回路26はオフ状態と
なって、いずれもアップダウンカウンタ20にはMM1
6からのパルス(d)が供給されず、アップダウンカウ
ンタ200カウント数(p)は変化しない。
」のときはAND回路25はオフ状態となり、カウンタ
11のカウント数(e)とラッチ回路12のカラン)数
(f)とが等しいときにはAND回路26はオフ状態と
なって、いずれもアップダウンカウンタ20にはMM1
6からのパルス(d)が供給されず、アップダウンカウ
ンタ200カウント数(p)は変化しない。
ここで、動作をさらに具体的に説明する。
いま、第8図に示すように、時刻1..1冨e ”Sr
’4+ ’l+ t、y ’?+ ’@にパルス(d)
が発生し、時刻tINF間でエラーフラッグ(a)が2
つ発生し、以下、時刻t4m’1間1時刻1.,16間
に夫々1つづつ2時刻16.17間に2つ発生するもの
とする。
’4+ ’l+ t、y ’?+ ’@にパルス(d)
が発生し、時刻tINF間でエラーフラッグ(a)が2
つ発生し、以下、時刻t4m’1間1時刻1.,16間
に夫々1つづつ2時刻16.17間に2つ発生するもの
とする。
また、時刻t1直前でカウンタ11のカウントi (e
)が「4」、ラッチ回路12のカウント数(f)が「5
」であって、アンプダウンカウンタ20がカウントアツ
プ状態にあり、そのカウントNΦ)が「80」であると
する。
)が「4」、ラッチ回路12のカウント数(f)が「5
」であって、アンプダウンカウンタ20がカウントアツ
プ状態にあり、そのカウントNΦ)が「80」であると
する。
そこで、時刻t、においては、ラッチ回路12のカウン
ト数(f)は14」となり、アンプダウンカウンタ20
のカウント数φ)は「81」となる。
ト数(f)は14」となり、アンプダウンカウンタ20
のカウント数φ)は「81」となる。
時刻t、、’t、間カウンタ11は最初カウントe (
e)が「0」にクリアされるから、エラー7ラグ(a)
を受ける時刻1 、+まではカウント数(e)は「0」
であって、前述のように1d号(k)は10′となりて
AND回路25はオフ状態になるが、時刻t 、zでは
カウンタ11のカウントM (e)はrlJとなるから
、信号体)は′1″′となってAND(g回路25はオ
フ状態になる。
e)が「0」にクリアされるから、エラー7ラグ(a)
を受ける時刻1 、+まではカウント数(e)は「0」
であって、前述のように1d号(k)は10′となりて
AND回路25はオフ状態になるが、時刻t 、zでは
カウンタ11のカウントM (e)はrlJとなるから
、信号体)は′1″′となってAND(g回路25はオ
フ状態になる。
時刻t、までは、カウンタ11のカウント数<e>は「
2」であるから、カウント数(e)、 (f)は等しく
なく、ANf)回路25.26はオン状態になるから、
MM16からのパルス(d)はアップダウンカウンタ2
0をrlJだけカウントアツプしてカウント数争)を「
82」にする。
2」であるから、カウント数(e)、 (f)は等しく
なく、ANf)回路25.26はオン状態になるから、
MM16からのパルス(d)はアップダウンカウンタ2
0をrlJだけカウントアツプしてカウント数争)を「
82」にする。
次に1時刻t、でラッチ回路12のカウント数(e)を
配憶してカウント数(f)は「2」となる。ところで、
時刻”Mr 18間にはエラーフラグ(a)が発生し
ないからカウンタllのカウント数(e)はrOJであ
り、イぎ号(ト))は“02でAND[路25はオフ状
態となってパルス(d)はアップダウンカウンタ2oに
供給さ°れず、カウント数争)は「82」を保持する。
配憶してカウント数(f)は「2」となる。ところで、
時刻”Mr 18間にはエラーフラグ(a)が発生し
ないからカウンタllのカウント数(e)はrOJであ
り、イぎ号(ト))は“02でAND[路25はオフ状
態となってパルス(d)はアップダウンカウンタ2oに
供給さ°れず、カウント数争)は「82」を保持する。
時刻”ly’4間はラッチ回路12のカウント数(f)
はrOJとなり、また、エラー7ラグ(a)は発生しな
いからカウンタ11のカウント数(e)も(イ)」であ
る。そこで、信号(k)が@o#であることによりAN
L)1g回路25はオフ状態になり、パルス(d)を
阻止するからアップダウンカウンタ2oのカウント数争
)はやはり「82」である。このとき、比較回路18か
らの信号0)は″l”になるが、時刻t4の直前に発生
するパルス(c) KよりD −L F F 2,13
からの信号(4)は“0”となり、AND回路26はオ
フ状態になる。
はrOJとなり、また、エラー7ラグ(a)は発生しな
いからカウンタ11のカウント数(e)も(イ)」であ
る。そこで、信号(k)が@o#であることによりAN
L)1g回路25はオフ状態になり、パルス(d)を
阻止するからアップダウンカウンタ2oのカウント数争
)はやはり「82」である。このとき、比較回路18か
らの信号0)は″l”になるが、時刻t4の直前に発生
するパルス(c) KよりD −L F F 2,13
からの信号(4)は“0”となり、AND回路26はオ
フ状態になる。
時刻”4*’l1間ではラッチ回路12のカウント数(
f)は「0」であり、カウンタ11が「0」からカウン
トするが、時刻14/にエラーフラグ(a)が発生する
と、カウンタliのカウント数(e)は「1」となって
信号[有])は“l”となり、AND回路25はオン状
態になる。また カウント数(f)<カウント数(e) であるから、比較回路18からの信号(g)は“l#。
f)は「0」であり、カウンタ11が「0」からカウン
トするが、時刻14/にエラーフラグ(a)が発生する
と、カウンタliのカウント数(e)は「1」となって
信号[有])は“l”となり、AND回路25はオン状
態になる。また カウント数(f)<カウント数(e) であるから、比較回路18からの信号(g)は“l#。
信号(h)は@0#となり、時刻t、の直前のパルス(
C)によりアップダウンカウンタ2oはカウントダウン
状態となるとともに、信号(イ)は″l”Kな9てAN
D回路26はオン状態になる。このために、時刻t、で
はアップダウンカウンタ2oはパルス(d)を受けて「
l」だけカウントダウンし、カウント数Φ)は「81」
となる。
C)によりアップダウンカウンタ2oはカウントダウン
状態となるとともに、信号(イ)は″l”Kな9てAN
D回路26はオン状態になる。このために、時刻t、で
はアップダウンカウンタ2oはパルス(d)を受けて「
l」だけカウントダウンし、カウント数Φ)は「81」
となる。
以下、同様にして、アップダウンカウンタ2oのカウン
ト数([))は、時刻’11+’l1間1時刻1.,1
゜間ではr81J、時刻”?+’1間では「82」とな
る。
ト数([))は、時刻’11+’l1間1時刻1.,1
゜間ではr81J、時刻”?+’1間では「82」とな
る。
以上のように、この実施例では、lフレーム期間に符号
誤りが発生しない場合(時刻t!+t1間。
誤りが発生しない場合(時刻t!+t1間。
時刻t、+’4間)には、このlフレーム期間における
カウント数争)を次の1フレ一ム期間アッグダウンカウ
ンタは保持し、また、lフレーム期間の符号誤りの数が
直前の1フレ一ム期間の符号誤りの数と等しい場合(時
刻1B、fa間)にも、そのlフレーム期間のカウント
数ω)を次の1フレ一ム期間保持する。
カウント数争)を次の1フレ一ム期間アッグダウンカウ
ンタは保持し、また、lフレーム期間の符号誤りの数が
直前の1フレ一ム期間の符号誤りの数と等しい場合(時
刻1B、fa間)にも、そのlフレーム期間のカウント
数ω)を次の1フレ一ム期間保持する。
このように、アップダウンカウンタ200カウント数(
p)、したがって、スライスレベルを変化しないように
することにより、スライスレベルを最適なレベルに固定
することができ、端子l(第4図)からの再生デジタル
ビデオ信号の波形状態が変化して最適なスライスレベル
を変えなければならないときでも、それまで固定されて
いたレベルから次の設定すべき最適なレベルへ直接変化
することになり、その追随性が良好である。
p)、したがって、スライスレベルを変化しないように
することにより、スライスレベルを最適なレベルに固定
することができ、端子l(第4図)からの再生デジタル
ビデオ信号の波形状態が変化して最適なスライスレベル
を変えなければならないときでも、それまで固定されて
いたレベルから次の設定すべき最適なレベルへ直接変化
することになり、その追随性が良好である。
また、再生デジタルビデオ信号が失くなった場合には、
全てのデータが誤りになるから、lフレーム期間の符号
誤りは再生デジタルビデオ信号が失くなっている期間等
しく、スライスレベルは一定値に保持される。そこで、
次に、再生デジタルビデオ信号が供給されると、その固
定されたレベルからスライスレベルは最適レベルとなる
ように変化し、引込時間が短縮される。
全てのデータが誤りになるから、lフレーム期間の符号
誤りは再生デジタルビデオ信号が失くなっている期間等
しく、スライスレベルは一定値に保持される。そこで、
次に、再生デジタルビデオ信号が供給されると、その固
定されたレベルからスライスレベルは最適レベルとなる
ように変化し、引込時間が短縮される。
以上説明したように、本発明によれば、デジタル1可号
をスライスした後に符号誤りを検出し、単位時間当りの
該符号誤りの菫が最小となるように、該符号誤りtに応
じて前記単位時間毎にスライスレベルを変化させるよう
にしたものであるから、前記デジタル信号の波形くずれ
やレベル変動に応じてスライスレベルを変化させること
ができ、常時、前記デジタル信号のスライスレベルをス
ライスによって生ずる符号−りが蚊小となる最適なレベ
ルに設定することができて、従来a術の欠点を除いた優
れた機能のデジタル1ど号書生装置を提供することがで
きる。
をスライスした後に符号誤りを検出し、単位時間当りの
該符号誤りの菫が最小となるように、該符号誤りtに応
じて前記単位時間毎にスライスレベルを変化させるよう
にしたものであるから、前記デジタル信号の波形くずれ
やレベル変動に応じてスライスレベルを変化させること
ができ、常時、前記デジタル信号のスライスレベルをス
ライスによって生ずる符号−りが蚊小となる最適なレベ
ルに設定することができて、従来a術の欠点を除いた優
れた機能のデジタル1ど号書生装置を提供することがで
きる。
第1図はデジタル信号を示す成形図、第2図は従来のデ
ジタル信号再生装置の一例を示すブロック図、第8図(
A)、 (H)、 (C)は第2図の動作を示す信
号波形図、第4図は本発明によるデジタル信号再生装置
の一実施例を示すブロック図、第5図は第4図のスライ
スレベル制御回路の一実施例を示すブロック図、第6図
は第5図の動作を説明するためのタイミングチャート、
第7図は第4図のスライスレベル制御回路の他の実施例
を示すブロック図、第8図は第7図の製作を説明するた
めのタイミングチャートである。 8・・・・・・比較回路、6・曲・誤り検出回路、7曲
・・スライスレベル制御回路、8・・・・・・D/A変
換回路。 代理人弁理士 武 幽次部 (ほか1名)第2図 第3図 第4図
ジタル信号再生装置の一例を示すブロック図、第8図(
A)、 (H)、 (C)は第2図の動作を示す信
号波形図、第4図は本発明によるデジタル信号再生装置
の一実施例を示すブロック図、第5図は第4図のスライ
スレベル制御回路の一実施例を示すブロック図、第6図
は第5図の動作を説明するためのタイミングチャート、
第7図は第4図のスライスレベル制御回路の他の実施例
を示すブロック図、第8図は第7図の製作を説明するた
めのタイミングチャートである。 8・・・・・・比較回路、6・曲・誤り検出回路、7曲
・・スライスレベル制御回路、8・・・・・・D/A変
換回路。 代理人弁理士 武 幽次部 (ほか1名)第2図 第3図 第4図
Claims (1)
- 口己録媒体に記録されたデジタル1g号を再生し、阪形
くずれをともなう該デジタル信号を波形姫形することに
よりアナログ1g号に変換するようにしたデジタル信号
再生装置において、前記再生されたデジタル1g号を所
定の基準レベルでスライスする第lの手段と、該第1の
手段からのスライスされたデジタル信号の符号誤りを検
出する第2の手段と、該第2の手段によりて検出された
符号誤りをカウントし一定期間毎のカウント数に応じて
前記所定の基準レベルを制御する第8の手段とを設け、
前記所定の基準レベルを前記再生されたデジタル1g号
の成形くずれに応じて制御することにより、波形竪形に
伴なう前記デジタル信号の符号誤りtm減することがで
きるようにしたことを特徴とするデジタル信号再生装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP399682A JPS58122607A (ja) | 1982-01-16 | 1982-01-16 | デジタル信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP399682A JPS58122607A (ja) | 1982-01-16 | 1982-01-16 | デジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58122607A true JPS58122607A (ja) | 1983-07-21 |
| JPH0516102B2 JPH0516102B2 (ja) | 1993-03-03 |
Family
ID=11572610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP399682A Granted JPS58122607A (ja) | 1982-01-16 | 1982-01-16 | デジタル信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58122607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2427802A (en) * | 2005-06-30 | 2007-01-03 | Marconi Comm Ltd | Determining slicing level from the bit error rate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525851A (en) * | 1978-08-10 | 1980-02-23 | Sanyo Electric Co Ltd | Automatic adjuster circuit for comparator level |
-
1982
- 1982-01-16 JP JP399682A patent/JPS58122607A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525851A (en) * | 1978-08-10 | 1980-02-23 | Sanyo Electric Co Ltd | Automatic adjuster circuit for comparator level |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2427802A (en) * | 2005-06-30 | 2007-01-03 | Marconi Comm Ltd | Determining slicing level from the bit error rate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516102B2 (ja) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4453260A (en) | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal | |
| CA1282168C (en) | Apparatus for reproducing a pcm modulated signal, comprising a mutingcircuit | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| JPH0159666B2 (ja) | ||
| US4637036A (en) | Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern | |
| JPH0157530B2 (ja) | ||
| JPH0362753A (ja) | データ処理装置 | |
| EP0196216B1 (en) | Apparatus for reproducing digital signals | |
| JPS58122607A (ja) | デジタル信号再生装置 | |
| US4006295A (en) | Method of detecting defects in signals corresponding to the read-out of a data carrier and system for implementing such a method | |
| JPH08315518A (ja) | デジタル信号用信号処理装置 | |
| US4809093A (en) | Apparatus for selectively controlling magnetic tape recorder's muting operation in response to detection of errors in the reproduced signal by one of two heads | |
| JPS6330707B2 (ja) | ||
| JP3518090B2 (ja) | 磁気記録再生装置及び磁気記録再生方法 | |
| SU1610489A2 (ru) | Устройство дл воспроизведени служебной информации с носител магнитной записи | |
| JPS6360466B2 (ja) | ||
| JPS58200416A (ja) | デ−タ打抜回路 | |
| US6415096B1 (en) | Time code signal generator for generating a time code recorded with video signals | |
| JPH024071B2 (ja) | ||
| JP3576675B2 (ja) | 再生装置 | |
| JPS61156977A (ja) | 同期信号抽出回路 | |
| JP2944131B2 (ja) | ビデオ記録再生装置 | |
| JP3311428B2 (ja) | トラック追従制御方法 | |
| KR0115148Y1 (ko) | 비데오 테이프 레코더의 헤드 스위칭 포인트 자동 조정회로 | |
| JPS61210563A (ja) | 波形整形回路 |