JPS58122736A - 絶縁膜形成法 - Google Patents

絶縁膜形成法

Info

Publication number
JPS58122736A
JPS58122736A JP333482A JP333482A JPS58122736A JP S58122736 A JPS58122736 A JP S58122736A JP 333482 A JP333482 A JP 333482A JP 333482 A JP333482 A JP 333482A JP S58122736 A JPS58122736 A JP S58122736A
Authority
JP
Japan
Prior art keywords
substrate
plasma
electrode
insulating film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP333482A
Other languages
English (en)
Inventor
Yasuaki Yamane
山根　康朗
Takashi Mizutani
孝 水谷
Yasunobu Ishii
康信 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP333482A priority Critical patent/JPS58122736A/ja
Publication of JPS58122736A publication Critical patent/JPS58122736A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明１１半導体電子装皺製作における絶縁膜形成法に
関するものであるＯ ｗＪ１図は従来の絶縁膜形成法における電極と基板との
関係を示すもので、図において、１は電極、２は基板、
３に電極を示すものであり、電極と基板は電気的に接触
してセ９．かかる状態に１プラズマを生成させ、これに
よって絶縁膜を形成していた。この構造において電極１
．３閣に高周波電カケ加え、プラズマ金発生させた時の
Ａ−Ｂ方向のｆＬ流電位分布ｔ％第２図１Ｃ示す０図に
示すように、１１Ｅ憔１上に設置した基板にフ゛ラズマ
に対し。
負の電位ｔ＋し、このため化イオンが基板に衝突し、損
傷を与える。−例としてＧａ　Ａｓ電界効米ト２ンジス
タの電極を苓する主１１１１ｍにシリコン電化ａｔ形成
した時の膜形成前後のトレイン電ｆｉｒ第３−に示す。
実線Ｃは膜形成前のドレイン電流、破線りは膜形成後の
ドレイン電流である。第３図より明らかなように従来法
ｅこおいては、膜形ａｒＣよりドレイン電流が着しく減
少し＆素子特性が劣化してしまうという欠点を鳴してい
た。本発明に上記の欠点を抜書するために提案されたも
のである。
本発明は、半導体上の絶縁膜形成時、半導体と電極と會
電気的に絶縁することｋｑ＃黴とし、その目的は、絶縁
膜形故に伴う半導体損ＩＩを防止することにある。
前記の目的に達成するため、本発明はプラズマ−ＣＶＤ
法にニジ、半導体基板上に絶−膜上形成する場合におい
て、電極と牛４体基板を電気的ＶＣ絶縁し、かつ該半専
体基板ｔプラズマ中に保持することにより、絶縁ａｋ膜
形成ることｔ−ｗｅとする絶縁−形成法を発明の費旨と
するものである。
次に不発明の実施例全添附図面について説明する０なお
実施例は一つの例示でおって、本発明の精神を逸脱しな
ｉ範囲内で、徳々の変更あるいは改良を行いうろことは
云うまでもない。
第４図は本発明の絶ｉｔｓ形成法の実施例を示すもので
あり、図において、ｌは電極、２は半導体基板、３は電
極、４は絶縁物である。本発明は、９４図に示す如く、
電ｍｌ上ｒｃ例えば、石英のような絶縁物４を麹き、こ
の絶縁物上に半導体基板を設置し、しかる後プラズーｔ
ｆ発生させて絶縁膜を形成せんとするものである。
第５図は電極１．３間に高周波を加え、プラズマを生成
した場合のＡＢ方向の電位を示したものであり、電極付
近で電位か低くなった部分（１！１＆廃）ｓ）かできる
０不発明において灯半導体基板１に陰極陣１部でなく、
絶縁物を介して、プラズマ中に設置するため、半導体基
板がイオンに対して持つ電位は無視できるほどでろＶ、
従ってイオン第６図は本発明に↓り％例えばＧａＡｓ電
界効米トランジスタの電極を有する主面−にシリコン窒
化ａｔ形成した時の膜形成前後のドレイン電ｇｔ−示し
良ものである。実線Ｃ框膜形成前のドレイン電Ｒ１破１
１ｉ１Ｄは換形欣後のドレイン１１流を示す。
絶縁膜形成によるドレイン電流の減少はなく、イオン衝
撃による損傷は鉋められない。
以上説明したように、本発明に↓れｄ半導体基板上にプ
ラズマＣＶＤ法にエフ絶縁ｌｌＩ″ｆ：形成する場合に
おいて、半導体基板と電極とを電気的に絶縁し、かつ該
半導体基板上プラズマ中に保持することにぶり、骸半導
体基板へのイオン債撃會小ならしめることができ、よっ
て半導体基板の損傷を伴わずに、絶縁＠形成を行なうこ
とができる効果１有する０
【図面の簡単な説明】
＃Ｉｌ−は従来法によるプラズマ−〇ＶＤ杷縁験形成装
置の電極部の断面図、第２図に従来法によるプラズマ−
ＣＶＤ４１９縁膜形成装置の電極間の直流電位分布を示
す０第３図は従来法による膜形成前後のドレイン電流を
示す。１ｇ４図は本発明のプラズマ−〇ＶＤ装置の電極
部の断面図、第ｓｍ社本発明のプラズマ−ｃｖＤｔｃ＆
の電極間の電位分布、＠６図は本発明による膜形成前後
のドレイン電Ｒｔ示す。 ｌ・・・・・・電極、２・・・・・・半導体基板、３・
・・・・・電極、４・・・・・・絶縁物 特許出願人　日本電信電話公社

Claims (1)

    【特許請求の範囲】
  1. プラズマ−ＣＶＤ法により、半導体基板上に絶縁ｙＩｌ
    ｔ形成する場合において、電極と半導体基板を電気的に
    絶縁し、かつ該半導体基板をプラズマ中に保持すること
    りｃより、絶縁ａｔ膜形成ること１ｒ特徴とする絶縁膜
    形成法。
JP333482A 1982-01-14 1982-01-14 絶縁膜形成法 Pending JPS58122736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP333482A JPS58122736A (ja) 1982-01-14 1982-01-14 絶縁膜形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP333482A JPS58122736A (ja) 1982-01-14 1982-01-14 絶縁膜形成法

Publications (1)

Publication Number Publication Date
JPS58122736A true JPS58122736A (ja) 1983-07-21

Family

ID=11554449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP333482A Pending JPS58122736A (ja) 1982-01-14 1982-01-14 絶縁膜形成法

Country Status (1)

Country Link
JP (1) JPS58122736A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616597A (en) * 1984-10-31 1986-10-14 Rca Corporation Apparatus for making a plasma coating
JPH0394064A (ja) * 1989-09-07 1991-04-18 Mitsubishi Heavy Ind Ltd シリコンナイトライド膜の製造方法および製造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190500A (ja) * 1975-02-05 1976-08-07
JPS5368171A (en) * 1976-11-30 1978-06-17 Hitachi Ltd Method and apparatus for plasma treatment
JPS545636A (en) * 1977-06-15 1979-01-17 Sanyo Electric Co Ltd Input/output control system for electronic computer
JPS5433668A (en) * 1977-08-22 1979-03-12 Hitachi Ltd Plasma deposition unit
JPS5633839A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Plasma treatment and device therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190500A (ja) * 1975-02-05 1976-08-07
JPS5368171A (en) * 1976-11-30 1978-06-17 Hitachi Ltd Method and apparatus for plasma treatment
JPS545636A (en) * 1977-06-15 1979-01-17 Sanyo Electric Co Ltd Input/output control system for electronic computer
JPS5433668A (en) * 1977-08-22 1979-03-12 Hitachi Ltd Plasma deposition unit
JPS5633839A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Plasma treatment and device therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616597A (en) * 1984-10-31 1986-10-14 Rca Corporation Apparatus for making a plasma coating
JPH0394064A (ja) * 1989-09-07 1991-04-18 Mitsubishi Heavy Ind Ltd シリコンナイトライド膜の製造方法および製造装置

Similar Documents

Publication Publication Date Title
US5581146A (en) Micropoint cathode electron source with a focusing electrode
US3540925A (en) Ion bombardment of insulated gate semiconductor devices
US3419761A (en) Method for depositing silicon nitride insulating films and electric devices incorporating such films
US3556966A (en) Plasma anodizing aluminium coatings on a semiconductor
JPH033388B2 (ja)
TWI856290B (zh) 等離子體處理裝置、下電極組件及其形成方法
JP2000036486A (ja) プラズマ処理装置及び方法
JP3578739B2 (ja) プラズマ装置
JPS58122736A (ja) 絶縁膜形成法
JPH104085A (ja) ドライエッチング方法および装置
JP2851766B2 (ja) 静電チャック
JPH04186863A (ja) 静電吸着装置
JPH07153822A (ja) プラズマ処理装置
TW460982B (en) Bipolar transistor with passivation layer scheme and method of making the same
JP4723797B2 (ja) Ｃｍｏｓトランジスタ
JPS60133757A (ja) 薄膜トランジスタの製造方法
JPS61264174A (ja) 直流バイアススパツタリング法
JPH11219852A (ja) エレクトレット素子
JPS63102319A (ja) 処理装置
JPS6318071A (ja) 枚葉式バイアススパツタ装置
US6171912B1 (en) Method of manufacturing a semiconductor device comprising a field effect transistor
JP3071450B2 (ja) マイクロ波プラズマ処理装置
JPS6124281A (ja) 半導体装置の製造方法
TW202121579A (zh) 晶圓夾持裝置和電漿處理設備
JP2003142458A (ja) プラズマドライエッチング方法および半導体装置の製造方法