JPS58123108A - 順次制御回路 - Google Patents
順次制御回路Info
- Publication number
- JPS58123108A JPS58123108A JP497182A JP497182A JPS58123108A JP S58123108 A JPS58123108 A JP S58123108A JP 497182 A JP497182 A JP 497182A JP 497182 A JP497182 A JP 497182A JP S58123108 A JPS58123108 A JP S58123108A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- logic
- ring counter
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/07—Program control other than numerical control, i.e. in sequence controllers or logic controllers where the program is defined in the fixed connection of electrical elements, e.g. potentiometers, counters or transistors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数個の同一な種類の負荷を断続的によ
順次制御する順次制御回路の改良に関する。
一般に順次制御回路がとり入れられる負ＩＲ懺筐例とし
てつぎのらのが採用されているところであるＯ すなわち、Ｍ１図と第２図は３個の断続負荷例のチａ、
パ装置を示す接続−とその位相差制御説明図で、１は直
流電源、２はリアクトル、３はコンデンサ、４．４’、
４’は負荷囲路を必豐に応じて開放するためのスイッチ
、５．Ｉ５’、５’は負荷、６゜６７ 、６＃はダイオ
ード、７ 、７’、７’は負＃５．ｌＳ’。
てつぎのらのが採用されているところであるＯ すなわち、Ｍ１図と第２図は３個の断続負荷例のチａ、
パ装置を示す接続−とその位相差制御説明図で、１は直
流電源、２はリアクトル、３はコンデンサ、４．４’、
４’は負荷囲路を必豐に応じて開放するためのスイッチ
、５．Ｉ５’、５’は負荷、６゜６７ 、６＃はダイオ
ード、７ 、７’、７’は負＃５．ｌＳ’。
５１にＩＩ′ｒ絖電力を供給するためのチｍｙパである
命かかるチ目ツバ鉄皺は公知でありその詳細説明を省略
するが、かくの如きものはチョッパｙ 、 ７’。
命かかるチ目ツバ鉄皺は公知でありその詳細説明を省略
するが、かくの如きものはチョッパｙ 、 ７’。
７″による三相運転の場合これらチーシバ相互の位相差
を１２０°として制御するに、第２図（ｄ）に示される
如くコンデンサ側より見た負荷の断絖輿波数が第２図神
’ｊ 、 （ｂ） 、 （Ｃ）に示した単数のチョツパ
の周波数の３倍になる・そして、このような位相長側―
を行うにリアクトル２とコンデンサ３からなるフィルタ
の効果が大きくなることは周知であり、かように位相差
制御を行う順次制御回路としてリングカウンタを用いる
ようにしたＷｋ３−に示すものが知られている。
を１２０°として制御するに、第２図（ｄ）に示される
如くコンデンサ側より見た負荷の断絖輿波数が第２図神
’ｊ 、 （ｂ） 、 （Ｃ）に示した単数のチョツパ
の周波数の３倍になる・そして、このような位相長側―
を行うにリアクトル２とコンデンサ３からなるフィルタ
の効果が大きくなることは周知であり、かように位相差
制御を行う順次制御回路としてリングカウンタを用いる
ようにしたＷｋ３−に示すものが知られている。
第３図はリングカウンタを用いた公知例を示す回路−で
、８．８’、８’はＤ形フリＶプ７０ツブ（以ＦＦＦと
称する）、９ 、９’、 ９’はアンドゲート（ＡＮＤ
）である。これの動作を第４図を参照して説明する。
、８．８’、８’はＤ形フリＶプ７０ツブ（以ＦＦＦと
称する）、９ 、９’、 ９’はアンドゲート（ＡＮＤ
）である。これの動作を第４図を参照して説明する。
絶４図は第３図装置のタイムチャートであって各部出力
波形を示し、図中ＦＦ８，１．８′はクロタフ入力Ａの
立上りエッヂに同期して作動するものとしており各出力
の信号が互いに１２０°の位相差を南するパルス列にな
るものである・ そこで、Ｍ１図に示したチョＶパフ 、 ７’ 、 ７
’を出力ｉｓ、ｃ、Ｄの立上りまたは立下りのいずれか
に１ｆ１１期させるものとすれば、相互に１２０°の位
相差でチョＶパフ 、 ７’ 、 ７’がオンしオフし
て＃１２図（ａ）。
波形を示し、図中ＦＦ８，１．８′はクロタフ入力Ａの
立上りエッヂに同期して作動するものとしており各出力
の信号が互いに１２０°の位相差を南するパルス列にな
るものである・ そこで、Ｍ１図に示したチョＶパフ 、 ７’ 、 ７
’を出力ｉｓ、ｃ、Ｄの立上りまたは立下りのいずれか
に１ｆ１１期させるものとすれば、相互に１２０°の位
相差でチョＶパフ 、 ７’ 、 ７’がオンしオフし
て＃１２図（ａ）。
（ｂｌ 、 （Ｃ１にかす如き波形が得られるものとな
る０このようにして、チョッパの単独の周波数を１とす
れは（３ｆ）の周波数として作用させることになりフィ
ルタ効果か大きくなる。ところで、第１図に７１＜１も
σ月こて例えは負荷５．ダイオード６、チョッパフのい
ずれかが故障するなど側らかの理由でスイッチ４を開放
したとき、第２図に示される波形のものは第５図の如く
なる。すなわち、第Ｓ図は入相運転時の位相差制御状態
を示すものであって、かくの如き鵬５図（ａ） 、 （
ｂＪ 、 （Ｃ）より［５図（ｄ） Ｋ示す合成波形が
表わされるものとなる。したがって、この場合例示のよ
うに（１／ｆ”）期間の波形にはチョツパの単独周波ｇ
ｆの成分が現われるものになってフィルタの効果が大き
く損われる−り 本発明は上述したようｔ間亀点を解消するためになされ
たもので、単数周波数成分を生じることなくフィルタ効
果が損われない簡便な構成からなる装置を提供するもの
である・以下本発明を実施例図面を用いて詳細説明する
。
る０このようにして、チョッパの単独の周波数を１とす
れは（３ｆ）の周波数として作用させることになりフィ
ルタ効果か大きくなる。ところで、第１図に７１＜１も
σ月こて例えは負荷５．ダイオード６、チョッパフのい
ずれかが故障するなど側らかの理由でスイッチ４を開放
したとき、第２図に示される波形のものは第５図の如く
なる。すなわち、第Ｓ図は入相運転時の位相差制御状態
を示すものであって、かくの如き鵬５図（ａ） 、 （
ｂＪ 、 （Ｃ）より［５図（ｄ） Ｋ示す合成波形が
表わされるものとなる。したがって、この場合例示のよ
うに（１／ｆ”）期間の波形にはチョツパの単独周波ｇ
ｆの成分が現われるものになってフィルタの効果が大き
く損われる−り 本発明は上述したようｔ間亀点を解消するためになされ
たもので、単数周波数成分を生じることなくフィルタ効
果が損われない簡便な構成からなる装置を提供するもの
である・以下本発明を実施例図面を用いて詳細説明する
。
第６図は本発明が適用される一例のＩ！部制御系統を示
すもので、ｌＯは発＊ ＠ ｓ １１は周波数変換器、
１２はリングカウンタ部である・これをつぎに具体的な
回路構成を示す＃！７図、第８−および第１０図に基い
て説明する・ まず、第７図と第８図は第６図装置のリングカウンタ部
の詳細を説明するため示すもので、１３゜１３’、１３
’ｌ！バイパス回路である。図中第３図と同符号のもの
は同じ機能を有する部分を示すＯここに、バイパス回路
ｌｓ 、 １３’、 ｓｓ′は第８図に例示した如きイ
ンバータ１３１１とＡＮＤ１３ｂ 、 １３ｃ とオ
アゲート（０に）１３ｄ よりそれぞれ構成される０こ
のように示されるものは、ＦＦ８，８’、８′のバイパ
ス用としてバイパス回路１ｓ 、 １ｆ、 ｔｓ′が具
備されてなり、さらにはこれらバイパス回路ｓｓ 、
ｔｓ’。
すもので、ｌＯは発＊ ＠ ｓ １１は周波数変換器、
１２はリングカウンタ部である・これをつぎに具体的な
回路構成を示す＃！７図、第８−および第１０図に基い
て説明する・ まず、第７図と第８図は第６図装置のリングカウンタ部
の詳細を説明するため示すもので、１３゜１３’、１３
’ｌ！バイパス回路である。図中第３図と同符号のもの
は同じ機能を有する部分を示すＯここに、バイパス回路
ｌｓ 、 １３’、 ｓｓ′は第８図に例示した如きイ
ンバータ１３１１とＡＮＤ１３ｂ 、 １３ｃ とオ
アゲート（０に）１３ｄ よりそれぞれ構成される０こ
のように示されるものは、ＦＦ８，８’、８′のバイパ
ス用としてバイパス回路１ｓ 、 １ｆ、 ｔｓ′が具
備されてなり、さらにはこれらバイパス回路ｓｓ 、
ｔｓ’。
１３’にはＡＮＤ９．９’、９’への一方の論理人力ｇ
、 Ｐ。
、 Ｐ。
Ｇがそれぞれ与えられるものであるｅｓｃ仁で、例えば
バイパス回路１３は、Ｅが論理「１」のと會ＡＮＤ１３
Ｃの出力がＱｌでインバータ１１１よりＥの論理が反転
されてＡＮＤ１３ｂ出力が論理「０」となり０Ｒ１８ｄ
の出力にＱｌが現われる。またＥが論理「Ｏ」のと舎イ
ンバータ１３８出力の論理が「１」となって０Ｒ１１１
ｄの出力にＢ′が埃われる。したがって、第７図にて前
１Ｂ′とＱｌは）Ｆ８の入力と出力であり、Ｅの論理ｒ
ｌ」のときはＦＦｓの出力がＣ′と一致し、Ｅの論理「
０」のときにはその入力とＣ′が一簀してＦＦｓがノイ
イバスされるものになるＯかかるリングカウンタ部の動
作を前述の第４図に類して表すと第９図の如くになる０ すなわち、第９図において一例として２が論理「１」の
期関纂４図に示されるＥが論理ｒｌＪのと自と同様の動
作を行い、時ｊＱＩＴｘにてＥが論理「Ｏ」になるにＦ
Ｆ８がバイパスされてＢ′とＣ′とは一散させられるも
のとなる。よってＣ′とｙとは交互に論理「１」と論理
「・」とを繰返すことになるゆξのと会Ｈ／ 、 ＩＩ
、 Ｊ／はＢ’、Ｃ’、Ｄ’とｌ、Ｆ、Ｇの論理積と
なるためにＥが論理「０」となればＨ′は常に論理「０
」である・したがって、Ｅが論理「１」の間互いに１２
００位相差であったＨ／ 、 ｌ／ 、 Ｊ／の信号が
時刻Ｔ翼以降に１８０°位相差をもつＩ′とＪ′の信号
になるＯかようにして第７図および第８図に示すものは
、任意の数の出力信号を停止させた場合、残りの信号を
自動的に互いに尋しい位相差を有して発生することがで
きるものとなる。
バイパス回路１３は、Ｅが論理「１」のと會ＡＮＤ１３
Ｃの出力がＱｌでインバータ１１１よりＥの論理が反転
されてＡＮＤ１３ｂ出力が論理「０」となり０Ｒ１８ｄ
の出力にＱｌが現われる。またＥが論理「Ｏ」のと舎イ
ンバータ１３８出力の論理が「１」となって０Ｒ１１１
ｄの出力にＢ′が埃われる。したがって、第７図にて前
１Ｂ′とＱｌは）Ｆ８の入力と出力であり、Ｅの論理ｒ
ｌ」のときはＦＦｓの出力がＣ′と一致し、Ｅの論理「
０」のときにはその入力とＣ′が一簀してＦＦｓがノイ
イバスされるものになるＯかかるリングカウンタ部の動
作を前述の第４図に類して表すと第９図の如くになる０ すなわち、第９図において一例として２が論理「１」の
期関纂４図に示されるＥが論理ｒｌＪのと自と同様の動
作を行い、時ｊＱＩＴｘにてＥが論理「Ｏ」になるにＦ
Ｆ８がバイパスされてＢ′とＣ′とは一散させられるも
のとなる。よってＣ′とｙとは交互に論理「１」と論理
「・」とを繰返すことになるゆξのと会Ｈ／ 、 ＩＩ
、 Ｊ／はＢ’、Ｃ’、Ｄ’とｌ、Ｆ、Ｇの論理積と
なるためにＥが論理「０」となればＨ′は常に論理「０
」である・したがって、Ｅが論理「１」の間互いに１２
００位相差であったＨ／ 、 ｌ／ 、 Ｊ／の信号が
時刻Ｔ翼以降に１８０°位相差をもつＩ′とＪ′の信号
になるＯかようにして第７図および第８図に示すものは
、任意の数の出力信号を停止させた場合、残りの信号を
自動的に互いに尋しい位相差を有して発生することがで
きるものとなる。
かくの如く、リングカウンタ部の信号弗化機能は嬉９図
からも明らかなように１２００位相差でＨ／ 。
からも明らかなように１２００位相差でＨ／ 。
ＩＩ、Ｊ’という信号出力状態と１８０’位相差で１７
．Ｊ／という偏号出力状−をもつものになり、そのｌ／
。
．Ｊ／という偏号出力状−をもつものになり、そのｌ／
。
Ｊ′の２？ｌ１１Ｍによる運転する場合においてはそれ
ぞれの単独周波数が（３／２ ’） 倍となる。しか
し、チａｙバの順次制御例４こおいてその運転周波数を
高めることは撞々の不具合を生じることか知られており
好ましいものではない◎そこで、前述した如き位相差を
震える場合単独周波数が変化しないようクロＶり入力Ａ
′の信号周波数を変えるものとすれば、その単独周波数
ｆで出力信号の数がＭより（ｆｏ＝Ｍ−ｆ） とする
ことでよい。この出力信号周波ａｆｏを得るものを第１
０図に示す。
ぞれの単独周波数が（３／２ ’） 倍となる。しか
し、チａｙバの順次制御例４こおいてその運転周波数を
高めることは撞々の不具合を生じることか知られており
好ましいものではない◎そこで、前述した如き位相差を
震える場合単独周波数が変化しないようクロＶり入力Ａ
′の信号周波数を変えるものとすれば、その単独周波数
ｆで出力信号の数がＭより（ｆｏ＝Ｍ−ｆ） とする
ことでよい。この出力信号周波ａｆｏを得るものを第１
０図に示す。
第１Ｏ図は第６図装置の周波数変換器部分の詳細を説明
するため示すもので、ｌｌａはエンコーダ、１１ｂは分
周器である・ここに、かかるものは第６図Ｉこ乃くす制
御系統したがって第７図と組合せ適用される場合出力信
号の数Ｍの最大が３となるものであり、したがってこの
Ｍの値９値は３と２の２□１１、 通りであるからそのＭ Ｏ）値の最小公債ａ６を乗じた
周波数（６ｆ）を発振局波数とするものでよい。
するため示すもので、ｌｌａはエンコーダ、１１ｂは分
周器である・ここに、かかるものは第６図Ｉこ乃くす制
御系統したがって第７図と組合せ適用される場合出力信
号の数Ｍの最大が３となるものであり、したがってこの
Ｍの値９値は３と２の２□１１、 通りであるからそのＭ Ｏ）値の最小公債ａ６を乗じた
周波数（６ｆ）を発振局波数とするものでよい。
すなオ〕ち第１０図に示すものは、エンコーダｌｌａが
Ｅ、Ｆ、Ｇしたがってｕｌ 、 ｈ／ 、 Ｊ／の中の
論理「１」の信号の本数（Ｎ）を数えてそれを（最小公
債１に／本＃）Ｄの値に変換出力するものとすることに
より、分周器１１ｂより前記出力信号周波数を得るもの
となる・つまり、周波数（６ｔ）を（Ｍ−８）と自は（
Ｄ＝ ２ ）より（Ｎ−１）のときには（Ｄ−”３）よ
り（ｆｏ＝Ｍ−ｆ）のクロック周波数が得られる。
Ｅ、Ｆ、Ｇしたがってｕｌ 、 ｈ／ 、 Ｊ／の中の
論理「１」の信号の本数（Ｎ）を数えてそれを（最小公
債１に／本＃）Ｄの値に変換出力するものとすることに
より、分周器１１ｂより前記出力信号周波数を得るもの
となる・つまり、周波数（６ｔ）を（Ｍ−８）と自は（
Ｄ＝ ２ ）より（Ｎ−１）のときには（Ｄ−”３）よ
り（ｆｏ＝Ｍ−ｆ）のクロック周波数が得られる。
このようにしてなる周波数変換器１１の出力信号を得る
リングカウンタ部１２の出力波形のタイムチャートは第
１１図の如くなる。
リングカウンタ部１２の出力波形のタイムチャートは第
１１図の如くなる。
さらにかくの如きものは、チａｔパの位相差制御を行う
ものとする仁とによって第１２図に示す如き機能を有す
ることがで会る・すなわち、Ｉ１１！ｇ１に示したスイ
ッチ４．４’、４’の開放幅を表す信号をＩＮ、Ｆ、Ｇ
の論理「０」に対応させれば、第１２図（麿） 、 （
ｂ） 、 （（＋１に示されるような＠係にチ日ツバを
開放しても第１２図（ｄ）に示□、す如くチーシバに対
しての上限周波数を保有し富に尋問隣位相差で運転可能
）となり、単独周波数の成分が負荷側に現われ
ないものとなる。
ものとする仁とによって第１２図に示す如き機能を有す
ることがで会る・すなわち、Ｉ１１！ｇ１に示したスイ
ッチ４．４’、４’の開放幅を表す信号をＩＮ、Ｆ、Ｇ
の論理「０」に対応させれば、第１２図（麿） 、 （
ｂ） 、 （（＋１に示されるような＠係にチ日ツバを
開放しても第１２図（ｄ）に示□、す如くチーシバに対
しての上限周波数を保有し富に尋問隣位相差で運転可能
）となり、単独周波数の成分が負荷側に現われ
ないものとなる。
以上説明したように本発明によれば、位１差制御例の一
次制一の場合にも基本周波数成分の漏洩による障害を生
じない格別なリングカウンタを用いた簡便な傅成の装置
を提供できる。
次制一の場合にも基本周波数成分の漏洩による障害を生
じない格別なリングカウンタを用いた簡便な傅成の装置
を提供できる。
絶１凶と第２図は公知例のチａｔパ装筺を示す蛍絖図と
その位相差制御説明図、第３図、第４図は従来例を示す
回路図、缶部出力波形のタイムチャート、第６図はｌｓ
３図装置適用による欠相運転時の動作説明図、＃ｓ６図
は本発明が適用される一例の賛部制御系統を示す図、第
７図と第８図、第９図は第６図装置のリングカウンタ部
の具体例をボす回路図、各解出力波形のタイムチャート
、第１０図は＃６図装置の周波数変換器部分の具体例を
小す構成図、第１１図、第１２図は第６図殻瀘の説明の
ためにボした各出力波形のタイムチャート、制御動作図
である。 ４ 、４’ 、 ４’ スイッチ、７１τ、７′・
・・・・チ■Ｖバ、８．８’、８“ −、Ｄ形フリツプ
フ０９プ（ＦＦ ）、ヰ １１ 周波数変換器、１２・・・ りングカウンタ
、１３゜１ｓ’、ｘ３ｑ・・・・バイパス回路、Ａ 、
Ａ’ クロＶり入力、Ｔｘ・・・・時刻。 特許出願人 東洋電機製造株式会社 代表者 土 井 厚 葛４ ｌ 垢５図 ・ ｋ劣・−一 晃ｑ必 ｘ 第１０１勇 ｌ
その位相差制御説明図、第３図、第４図は従来例を示す
回路図、缶部出力波形のタイムチャート、第６図はｌｓ
３図装置適用による欠相運転時の動作説明図、＃ｓ６図
は本発明が適用される一例の賛部制御系統を示す図、第
７図と第８図、第９図は第６図装置のリングカウンタ部
の具体例をボす回路図、各解出力波形のタイムチャート
、第１０図は＃６図装置の周波数変換器部分の具体例を
小す構成図、第１１図、第１２図は第６図殻瀘の説明の
ためにボした各出力波形のタイムチャート、制御動作図
である。 ４ 、４’ 、 ４’ スイッチ、７１τ、７′・
・・・・チ■Ｖバ、８．８’、８“ −、Ｄ形フリツプ
フ０９プ（ＦＦ ）、ヰ １１ 周波数変換器、１２・・・ りングカウンタ
、１３゜１ｓ’、ｘ３ｑ・・・・バイパス回路、Ａ 、
Ａ’ クロＶり入力、Ｔｘ・・・・時刻。 特許出願人 東洋電機製造株式会社 代表者 土 井 厚 葛４ ｌ 垢５図 ・ ｋ劣・−一 晃ｑ必 ｘ 第１０１勇 ｌ
Claims (1)
- 複数個の被験次制御体にそれぞれに制御指令を４えるｌ
ｌ畝債のフリップフロシブを複＃段のリングカウンタと
する手段を少なくとも具備する順次リップフロップをバ
イパスさせて前記リングカウンタを作動するバイパス手
段と、前記複数個の被順次側一体のうち動作させるべき
数の倚数が乗じられるパルス列のクロック指令を前記リ
ングカウンタ（Ｃ与んる周波叙変換手威とを備えるよう
にしたことを椅歓とする―次制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP497182A JPS58123108A (ja) | 1982-01-18 | 1982-01-18 | 順次制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP497182A JPS58123108A (ja) | 1982-01-18 | 1982-01-18 | 順次制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123108A true JPS58123108A (ja) | 1983-07-22 |
| JPS6314361B2 JPS6314361B2 (ja) | 1988-03-30 |
Family
ID=11598475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP497182A Granted JPS58123108A (ja) | 1982-01-18 | 1982-01-18 | 順次制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123108A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027859U (ja) * | 1988-06-28 | 1990-01-18 |
-
1982
- 1982-01-18 JP JP497182A patent/JPS58123108A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6314361B2 (ja) | 1988-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3579117A (en) | Waveform generator | |
| US4179727A (en) | Control device for a pulse-width modulated inverter | |
| JP2943005B2 (ja) | クロック再生回路 | |
| JPH0787376B2 (ja) | デルタ変調符号の復号装置 | |
| JPS60189330A (ja) | 並列−直列変換装置 | |
| JPS6314361B2 (ja) | ||
| JP2924418B2 (ja) | Ｄ／ａ変換装置 | |
| JPH01151349A (ja) | Ｄｔｍｆ回路 | |
| JPH0430832Y2 (ja) | ||
| SU1734189A1 (ru) | Генератор синусоидальных сигналов | |
| JPS6329515B2 (ja) | ||
| JPH0313124A (ja) | Ｄ／ａ変換器 | |
| JPS61216526A (ja) | 周波数−ディジタル変換回路 | |
| JPS6011484B2 (ja) | 信号変換装置 | |
| JPH05227755A (ja) | 周波数追従方法 | |
| JPH0454462A (ja) | 周期／電圧変換回路 | |
| SU720670A1 (ru) | Формирователь синусоидальных колебаний инфранизкой частоты | |
| JPS5887916A (ja) | デジタル・アナログ変換器 | |
| JPH04373215A (ja) | ディジタル／アナログ変換器 | |
| GB2062990A (en) | Digital waveform generator | |
| JPS5981914A (ja) | クロツク信号のデイジタル的周波数２逓倍回路 | |
| SU1244768A1 (ru) | Устройство дл импульсно-фазового управлени преобразователем | |
| JPS5829531B2 (ja) | デイジタルシンプクヘンチヨウホウシキ | |
| JPS6155802B2 (ja) | ||
| JPS5937731A (ja) | デイジタル・アナログ変換器 |