JPS5812425A - 二重ランプ・アナログ−デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は全体としてアナログ−デジタル変換器に関する
ものであｐ、更に詳しくいえば下降ランプ期間中に出力
カウントを精密に制御するための二重ランプ変換器およ
び回路に関するものである。

従来の種々のアナログ−デジタル（Ａ／ｌ）　）　変換
器は印加電圧の瞬時の大きさを表すデジタル信号を犀え
るものである。たとえば、ある１つの種類のム沖変換器
においては、入力電圧は電圧−周波数変換器に４見られ
、ある一定の期間にわたって出力パルスをカウントする
ことにより出力信号の周波数を測定するものである。こ
の種の〜小賢換器と、その他の種類のＶｏｅ換器がクオ
ブシ曽ル（ＷｏｂｓｅｈａｌＬ　）およびダロルド（Ｄ
ａｒｏＬｄ　）著［電子インスツルメンテーシ■ンのた
めの回路設計（Ｃ１ｒｅｕｌｔ　　　Ｄｅｓｉｇｎ　　
　ｆｏｒ　　　Ｅ１＠ａｔｒｏｎｌａ　　　Ｉｎｓｔｒ
ｕｍ＠ｎｔａｔＩｏｎ）　Ｊ　、ＭｃＧｒａｗ　Ｈｌｌ
ｌ　、　／タップ、の第１グ章に記述されている。

「ランプ変換器」と呼ばれる別の種類の〜生変換器にお
いては、入力アナログ波形が積分器に与えられる０積分
器の初期設定に続いて、積分器は入力電圧の大きさと積
分器の時定数との関数である勾配を有するランプ電圧を
発生する。このランプ電圧の瞬時の大きさは比較器にお
いて基準電圧と比較される。この比較器の出力祉ゲート
を制御する。このゲートはクロック源によ多発生された
パルスを出力カクンタへ与える。この出力カクンタは入
力電圧の大急さに比例するパルスカウントを与える。ラ
ンプの勾配は容量の大きさと、入力電圧の大きさとの関
数であるから、ボリスチＶンまたはｉイラー（登録商標
）で作られたコンデンサのような、精密で高品質の積分
コンデンサを単一ランプ変換器が必要とする。しかし、
そのような精密フンデンすは高価であるｏしかし、その
ように精密な部品を用いても単一ランプ変換器の確度は
研究室における電圧針のような重要な用途にとっては不
十分である。

二重ランプ変換器の変換確度は単一ランプ変換器で可能
な変換確度よシ高い０その理由は、変換確度は積分コン
デンサとは独立しているからである。変換は１つの段階
で行われる０第１の段階では、測定される入力電圧が積
分器へ与えられて上昇ランプさせられ、絡λの段階では
入力電圧とは逆極性の電圧が積分器に与えられて下降ラ
ンプさせられる。積分器の出力が下降ランプ中に零また
はその他の所定の基準値まで戻るのに要する時間は、累
算器におけるノくルスカクントを制御する比較器によル
監視されるＯ二重勾配変換器が単一勾配変換器より優れ
ている点は、確度が基準電圧源の確度にのみほぼ依存し
、前記したように積分コンデンサの確度に依存しないこ
とである０しかし、二重勾配技術が目的としているのは
、下降ランプ期間中にのみ／（ルスな累算するために出
力累算器すなわちカクンタを精密に制御しなければなら
ないことであるＯ 米国特許第ＪＪＩＡｊ参７号に開示されているような従
来の二重ランプ変換器は、上昇ランプ期間中に積分器の
１つの入力端子に被測定電圧を供給するためのアナログ
信号源と、下降ランプ中に積分器に与える基準電圧源と
を必要とするＯ前記したように、基準電圧の極性は入力
電圧の極性とは逆でなければならないから、基本的な二
重ランプ変換器は単一極性の入力端子でのみ動作するＯ
双極電源で動作させるために、上昇ランプ期間の終夛に
おける入力信号の極性を測定せねばならず。

下降ランプ期間中に調整された基準電圧の極性は入力電
圧の極性とは逆でなければならないＯ基準電圧の極性を
反転させるために、「フライング・コンデンサ」として
知られている回路が開発されている。この回路において
は、初期設定期間中に基準コンデンサすなわちフライン
グ・コンデンサが電源電圧から充電される。上昇ランプ
中は、フライング・コンデンサは電源から切り離されて
浮動させられ、その後で下降ランプ期間中に、入力電圧
とは逆の極性でコンデンサが積分器に接続されるＯ 回路要求を更に複雑にするために、精密インスツルメン
デー７冒ンにおいては、とくにそのようなインスツルメ
ンテーシ嘗ンが他の装置によりインターフェイスされる
場合には、積分器と比較器を含むアナログ回路が、ノシ
ルスカクンタすなわち累算器とデジタル表示器を含むデ
ジタル回路力１ら電気的に分離させられろ。本厘の発明
者力！知っている先行技術においては、下降ランプ期間
中に外部カクンタにおけるパルスの累算を制御するため
に加えるスタート信号スとストップパルスの発生は、こ
の種の二重勾配変換器においては精密ではなかうた０そ
れらの変換器には、積分器の入力端子の間のスイッチン
グのタイミングを制御して、下降ランプ期間中にカウン
トを累算し、その後で復号のためにレジスタにカウント
値を貯えるために内部カクンタが含まれる０変換器から
電気的に分離されている外部カクンタは、変換器によシ
得られたパルスカウントを外部装置が利用でき９るよう
にし、かつデータフォーマットを制御できるようにする
０アナログ信号処理とデジタル信号処理の双方を含む大
規模集積回路に含まれている変換器に訃いては、外部カ
クンタにおける）々ルスカクント値を制御するために中
間信号は利用できなへｌ−またはコ一台の誤差であって
も研究用電圧針のような精密な測定器では許容できない
０したがって、外部カクンタのスタート信号とストップ
信号を直接には利用できない集積回路型の二重勾配ψ変
換器においてそれらの信号をとシ出すことが必要である
。

本発明の全体的な目的は、二重ランプ・アナログ−デジ
タル変換−を動作させるための改良した方法と装置を得
ることである。この目的およびその他の目的は、基準電
圧源と、測定すべき入力電圧を受けるための入力端子と
、積分器と、前記基準電圧源により充電すべきコンデン
サを接続するための第１のスイッチ要素と、前記入力端
子における前記入力電圧を前記積分器に結合するための
第コのスイッチ要素と、前記積分器に加えられた前記コ
ンデンサの電圧の極性が前記入力端子の極性とは逆であ
るように前記コンデンサを前記積分器に結合するための
籐３のスイッチ要素ト、パルス発生器と、このパルス発
生器によシ発生されたノ々ルスなカウントし、かつ前記
パルス発生器により発生されたパルスを制御するための
累算器と、測定チイクル中に前記スイッチ要素を制御し
て逐次１１）前記縞ｌのスイッチ要素を閉じて前記コン
デンサ要素を前記基準電圧源によシ充電させ、（２）前
記第１のスイッチ要素を開いて前記コンデンサ要素の電
圧を保持させ、かつ前記第一のスイッチ要素を閉じて前
記入力電圧を前記積分器に与え、上昇ランプ電圧を発生
させ、（３）前記第２のスイッチ要素を開き、前記第３
のスイッチ要素を制御して、前記コンデンサ要素に保持
されている前記電圧を前記電圧の極性とは逆の極性で前
記積分器に与え、下降ランプ電圧を発生させる制御器と
を備える二重ランプ・アナμグーデジタル変換器であつ
て、前記累算器のスタート時刻とストップ時刻を精密に
制御して前記入力電圧に比例するパルスカウントを得る
ための要素を備え、この要素は前記コンデンサ要素の電
圧を測定し、それに応答して、前記コンデンサ要素の電
圧が比較器基準電圧の大きさを横切るたびにトリガ信号
を発生する比較器と、前記累算器を制御するために前記
トリガ信号を与えるための要素とを備えることを特徴と
する二重ランプ・アナログ−デジタル変換器によって達
成される。

本発明の第一の面は、電源線およびアースと、前記電源
線に接続される第７の端子および鮪コの端子を有する基
準電圧源と、前記基準電圧源により、前記入力電圧とは
逆の極性を有するある基準電圧まで選択的に充電させら
れて下降ランプ電圧を発生するコンデンサ要素と、測定
すべき入力電圧を受ける入力端子と、積分器と、前記基
準電圧源と前記コンデンサｌ！素および前記積分器に接
続され、測定サイクル中に制御されて（１１初期役定期
間中に前記コンデンサ要素を前記基準電圧源により充電
し、（２）前記入力電圧に応答して前記積分器を前記入
力端子に所定の時間だけ接続して上昇ランプ電圧を発生
させ、（３）前記基準電圧に応答して前記積分器を前記
コンデンサ要素の前記端子に接続するスイッチ要素と、
−（ルス発生器と、このパルス発生器によ多発生された
パルスをカウントする第１の累算器と、前記パルス発生
器にょ多発生されたパルスをカウントする第一の累算器
と、前記下降ランプ電圧に応答して前記第１と第一の系
算器を前記パルス発生器に応答するように制御する要素
とを含み、前記コンデンサ要素の前記ｔｌｃコの端子の
電圧は前記下降ランプ電圧の始まシと終シとにおける上
限と下限を示す二重ランプ・アナログ−デジタル変換器
であって、前記コンデンサ要素の電圧を、前記コンデン
サ要素の電圧の前記上限と前記下限の中間のレベルを有
する所定の耐圧と比較し、それに応答して、前記コンデ
ンサ要素電圧が前記比較器基準電圧を横切るたびにトリ
ガパルスを結合して前記第２の累算器を制御し、パルス
カウントの累算をスタートまたはストップさせる要素と
を備えることを特徴とする二重ランプ・アナログ−デジ
タル変換器を含む。

以下、図面を参照して本発明の詳細な説明する。

まず第１図を参照して、従来の二重勾配型アナログ−デ
ジタル変換器１０が積分器／２を有する。この積分器の
入力端子は第１のスイッチ１４ｃを介して入力電圧源（
＋Ｖ１）ｌ＋と、この入力電圧源とは逆極性の基準電圧
源（−ＶＲ）ｌＺとに接続される。積分器ｌコは帰還コ
ンデンサすなわち積分コンデンサーと入力抵抗ｎを有す
る。これらの帰還コンデンサ〃と入力抵抗ｎは積分時定
数を定める。積分コンデンサＸの端子間に接続されてい
る第一のスイッチが各積分サイクルの初めに積分器をリ
セットする。積分器ｌコの出力端子は比較器３に接続さ
れる。この比較器は積分器／２によ多発生された電圧を
所定の基準電圧と比較して、クロック３０によ多発生さ
れたパルスをカウンタ３コに与える。

周知のようＫ（前記ウォプシｌルの著書を参照のこと）
、従来の二重ランプ変換器ＩＱはＡ／ｌ）変換をλ段階
で行う、第１の段階においては、制御器３弘がスイッチ
メを一時的に閉じて（第λ図＆）積分コンデンサＪをリ
セット（放電）、カウンタ３コをクリヤする。制御器界
はスイッチ／弘も閉じて（第コ図ｂ）、入力電圧源１４
により発生された入力端子ｖ１を受ける。この第１の段
階においては、アントゲ−トコが制御器３１Ａによシ閉
じられた状態に保たれる。ある所定の時間ｔｒが経過し
てから積分器ｌコの上昇ランプ出力ＶＢ（第λ図Ｃ）が
−１で、−Ｖｓｔｒ／ＲＣに等しくなると、第一の段階
において制御器３４ｃはスイッチ／４ｃを制御して積分
器／コを基準電圧源／ｌに接続する。いま積分器ｌコに
より発生されている下降ランプ電圧の勾配はＶＨＡｃに
等しいから、積分器ノコの出力がアース、電圧レベルに
達するのに要する時間はＴ　ａ−Ｖ４　ｔｒ／’Ｒに等
しい。

出力比較容易は時間での間ゲートｄを開くから、カウン
タ３コによシカラントされるパルスの数はＮ＝ｔｒｆｃ
ｖ１／ｖＲである。ここに、ｆｅはクロック３゜の周波
数である・。

時間ｔ、はクロック周波数ｆ０を分周して得られるもの
である）ｈら、カウント数Ｎ、　＝　ｔ、ｆｃであって
Ｎ　ｚ　Ｎ、　Ｖ４／Ｖ、となる。　したがって、出力
パルスのカラン）Ｎ（第λ図Ｃ）はクロック周波数に加
えて、測定すべき入力電圧の大きさと基準電圧当に依存
する。

次に第３図を参照して、インターシル（Ｉｎｔｓｒ−ａ
ｌｌ　）モデル７１０１集積回路のような従来の二重勾
配〜を変換器とともに動作する本発明の回路３６が設け
られる。前記集積回路Ａ／Ｄ変換器は「フライング・コ
ンデンサ」型であつて、正または負極性の入力電圧でｆ
換器は動作できる。第３凶において破線で囲まれている
回路部分は従来の二層ランプＡ／Ｉ）変換器において用
いられている部分であ）、破線の外側の回路部分は出力
パルスカウントを下降ランプ期間に正確に同期させるた
めに本発明に従って構成された回路である。回＠Ｊｔは
コ種類のアース、すなわち゛、アナログ信号部品が接続
されるアナログ回路アースと、デジタル信号部品が接続
されるデジタル回路アースとを電位基準にしている。漂
遊アース電流によりひき起される望ましくな一信号結合
を避けるために、これら２種類のアースは互すに電気的
に分離される。

回路３６は通常のツェナーダイオードで構成された基準
電圧源３１を有する。ダイオードりのカソードは正電源
線＋Ｖに接続され、アノードは抵抗ψコを介してアナロ
グアースへ接地される。二重ランプ積分器（第３図には
示してかないが４、第１図に示されている積分器に対応
するものである）へ与えられる基準電圧はツェナーダイ
オードりの両端子から＠’／４，１１４にｔシとシ出さ
れる。その基準電圧は７組のスイッチ付を介して外部コ
ンデンサｊｏ゛に与えられる。したがって、このコンデ
ンサｙの一方の端子ターにはスイッチク畠を介して正電
圧子ｖが与えられ、他方の端子にはスイッチ付ｂを介し
てツェナーダイオードりのアノード電圧が与えられる。

コンデンサ旬の端子５コは、基準電圧と電圧比較すζ通
常の比較６夕９の入力端子へも接続される。比較器５１
Ｉの出力は一対のコンデンサｓｔ、ｓｒとパルストラン
ス＆０，１．２に与えらレル、パルスト２ンス＆、４Ｊ
の出力端子はクリップフルツブ６１Ｉのセット端子とリ
セット端子へそれぞれ接続される。このフリップフロッ
プ６ダはアンドゲート６６を制御して、たとえば前記イ
ンターシルア１０ぶＡＡｙ変換器を構成する標準の集積
回路チップの外部のＢＣＤカウンタ（第３図には示して
ｈないが、第１図のカウンタ３コに対応するものである
）３コヘクロツク源６１からのパルスを供給する。その
ＢＣＤカウンタは入力端子の大きさに比例する出力カウ
ントを生ずる。

スイッチ付はプリクジ状に配置されてｂるスイッチ７０
へも接続される。仁のブリッジ状スイッチ７Ｑは入力端
子７０ｍ、７０ｂと出力端子７０Ｃ９７０ｄを有する。

出力端子７０ｅはアナログアースに接続され、出力端子
７０ｄはバッフ１増幅器７コを介して二重ランプ積分器
の入力端子に接続される。

二重ランプ積分器の入力端子には、入力端子芹に与えら
れた被横定アナログ信号がスイッチ７ｔを介して与えら
れる。

スイッチ’ｌ−１，７０，７４は、前記インターシルア
１０４め変換器内部に設けられている制御器により制御
されて、〜を変換器を初期設定モード、上昇ランプモー
ド、下降ランプモードの連続する３つのモードで各測定
サイクル中に動作させる。スイッチ付、に、　７４はた
とえばＦＢ’Ｊ’素子で構成できる。

次に＠４’図ａを参照して、初期設定動作中はスイッチ
’ｔｌ＊、’Ａｌｂは閉じられてコンデンサ５＜）を基
準電圧ｖＲｆで充電する。それと同時に、第３図には示
していないが、積分器が初期設定されて出力カウンタが
クリヤされる。そうすると全てのスイッチ゛７０が開か
れて基準電圧−を積分器から分離、入力スイッチ７≦が
開かれて入力電圧を積分器から切シ離す。

上昇ランプ中はスイッチ’Ｉｔ　ａ　、　’Ａｔ　ｂは
開かれ（第参図ｂ）、スイッチ７０も開かれ、スイッチ
７ｔは閉じられる。したがうて、コンデンサ９の端子間
の基準電圧は浮動し、測定すべき入力電圧が積分器の入
力端子へ与えられて上昇ランプ信号（第ｊ図ａ）を生ず
る。ある所定の時間が経過してから、制御器７ｔがスイ
ッチ’ＩＩ、　７０．７４ｔ−下降ランプモードで動作
させる。この場合には、コンデンサｌｓの端子間の浮動
していた基準電圧ｖ８が、入力端子芹における入力端子
の極性とは逆の極硅で、積分器の入力端子に与えられる
。したがって、スイッチ参１＆、ｕｌｂは開かれたまま
にされ、スイッチ７ｔは開かれ、ブリッジ状スイッチ７
０は正基準域圧（禎参図ｄ）または負基準電圧（第１図
Ｃ）を積分器の入力端子へ与えるように構成される。ス
イッチ７０は、上昇ランプ期間の終シに通常の回路（図
示せず）によシ測定された、入力端子芹における入力電
圧の極性に応じて制御される。たとえば、第参図Ｃを参
照して、上昇ランプ期間が終った時の入力電圧の極性が
正であると決定されたとすると、負の基準電圧が積分！
１に与えられて下降ランプさせる。これは、ブリッジ７
０の端子７０ｍと７０　ｅと端子７０ｄとＭｂの間でス
イッチを閉じ、残シのλつのスイッチを開いたままにし
ておくことにより（第参図・）行われる。一方、入力電
圧が負であると決定された時は、正の基準電圧を積分器
の入力端子へ与えることによシ下降ランプが行われる（
縞参図ｄ）ｏこれは、ブリッジ端子７０蟲と７０ｄの間
およびブリッジ端子７０　＠と７０ｂの間でスイッチを
閉じることによ）行われる。

上昇ランプ期間中と下降ランプ期間中はコンテ。

ンサ３ｏの端子間電圧は浮動するから、下降ランプ期間
の始めと終〕を定める遷移期間中にコンデンサのいずれ
かの端子がアナログ端子に接続されると、コンデンサ脚
の端子幻の電圧は急に変化するＯそれらの急激な変化は
、本発明に従ってコンデンサ端子ｊＪにおいて比較器Ｓ
参によシモエタされ、コンデン＋３４．３１とパルスト
ランス１１）、Ａコによりスタートパルスとストップパ
ルスに変換されて、出力カウンタがパルスカウント値を
正確圧制御するように出力カウンタを制御する。

入力電圧が負の場合を第ｊ図ａ、ｂに示し、入力電圧が
正の場合を第ｊ図ａ、ｄＫ示す０積分器／コは通常の反
転型であるから、下降ランプ期間は負入力電圧に応じて
正であシ（第！図１）、正入力電圧に応答して上昇ラン
プ期間中は負である（第ｊ図ｅ）ｏ比較器Ｓ４Ｉにより
モニタされているコンデンサ５０の端子Ｓコの電圧は、
入力電圧が負と正の場合の様子がそれぞれ第１図す、ｄ
に示されている。

まず第３図す、ｄを小脇して、入力電圧が正と負の場合
の双方において、コンデンサ端子３２の電圧ｔｉ（＋Ｖ
−ＶＢ）である０上昇ランプ期間中にコンデンサが電圧
浮動状１１１Ｋ制御されると、コンデンサ端子ｊコの電
圧はアナログアースのレベルへ向って低下してゆく。比
較器ＳＯの入力端子にはコンデンサ７１（第３図）で示
されているような漂遊コンデンサが存在するから、浮動
中におけるコンデンサ端子ｓ、２の電圧は瞬時Ｋｔｉ低
下しない。前記漂遊容量は近接しているプリント回路板
のリードの間の寄生容量のような要因によシ生しさせら
れる〇漂遊容量７１は開放状態にあるスイッチ４Ａ１ｍ
、Ｈｂの高いオフ抵抗値とともに充電回路を形成する。

コンデンサ３ｏが浮動している上昇ランプ期間中はコン
デンサ端子ｊ−の電圧は＋Ｖ近くに保たれるから、漂遊
容量７Ｓのために、下降ランプ期間の始めにコンデンサ
端子ｊコは検出できる大きな電圧降下が生ずる（第５図
す、ａのム点）０ 入力端子が正の場合には、第３図・、ｄに示すように、
初期設定期間中にコンデンサｓＯはその端子電圧がｖＨ
になるまで充電される。下降ランプ期間中はスイッチ４
ＡＩ、　７０が開かれているから、コンデンサの端子Ｓ
１の電圧は第Ｓ図ｄＫ示すようにアナログアースの電位
へ向って降下する。しかし、下降ランプ期間の開始時刻
に対応する時刻−において、ブリッジ端子７０ｍとに６
の間のスイッチとブリッジ端子７０ｄとπ・の間のスイ
ッチが閉じられて（第参図＠）、コンデンサ３ｏの正端
子を！ｌｌ地するとともに、コンデンサ３ｏの負端子の
電圧はバッファ７コを介して積分器へ４見られる。した
がうて、コンデンサ端子ｊＪＫ＆ける電圧（比較器Ｓダ
によ〕モニタされている）は（−ＶＢ）ｔで急激に低下
する（第ｊ　ＦＩＡｄ　）　ｏこの電圧（−ＶＲ）はコ
ンデンサがツェナーダイオード侵により充電させられた
電圧である０この急激な電圧低下は比較器５参によ〕検
出され、それに応じて比較器ＳＯは論理「Ｏ」から論理
ｒ／Ｊへの電圧遷移を行う（第５図・の時刻ａ）。下降
ランプ期間が終つて、別の測定サイクルのための初期設
定が行われると（時刻ｂ）、コンデンサ端子Ｓコにおけ
る電圧が（＋Ｖ　−Ｖｎ）ｔで急上昇する（第１図ｄ）
ｏこの電圧急上昇に応答して比較器Ｓりの出力はアナロ
グアースのレベルまで下降する（第５図・）０ 比較器Ｓ４ｃの出力はコンデンサｓｔ、ｓｔｒトノシル
ストランス＆、４コにより微分される。微分された電圧
（第ｊｖＡｆ）は、比較器Ｓ参によシ発生された方形波
の前縁部と後縁部に時間的にそれぞれ対応する正ハル、
ｃと員パルスｔｔｔｒ（第ｊ図ｓ）ｏ正”ルスは＝ンデ
ンナＳ４とパルストランスＶを介してフリップ７關ツブ
評のセット端子Ｓに結合される０メルストランスの巻線
は共通極性で巻かれているから、パルストランス−にお
いては極性反転は起らないことに注意すべきである。負
のパルスは極性反転されてから、コンデンサＨとパルス
トランス４コを介してアリツブフロップ錦のリセット端
子に与えられる。コンデンサ！１によシ発生された負パ
ルスはパルストランス６Ｊで極性反転される。その理由
は、ノ５ルストランス４コは逆極性となるように巻線さ
れているからである。

フリップフロップ評がセットされると、その出力Ｑはｒ
／Ｊとなってアンドゲート６６を開かせるから、クロッ
ク源６１によ）発生されたパルスは出力カウンタへ与え
られる。しかし、アリツブフロップ錦がリセットされる
と、そのＱ出力は「Ｏ」となるからアンド、ゲート４４
は閉じられる０したがって、下降ランプ期間中だけパル
スはアンドゲート４基を通ってカウンタへ与えられるか
ら、カウンタは下降ランプ信号の始点と終点に正しく同
期させられる。

測定すべき電圧が負の場合には、比較器の出力信号は上
昇ランプと下降ランプの期間中はともに正である（第ｊ
図ａ）。第５図すを参照して、初期設定期間中はコンデ
ンサ端子ｊｔ２の電圧は（４−ｖ−ＶＲ）　である。上
昇ランプ中はコンデンサＳＯの端子間電圧は浮動してお
り（スイッチクが開かれている）、入力電圧が閉じられ
ているスイッチ７４を介して積分器７ｔへ与えられるか
ら、コンデンサ端子Ｓコの電圧はアナログアースのレベ
ルへ向って低下する。前記したように、コンデンサの電
圧は、比較器ＳＵの入力端子における漂遊容量７１のた
めに階段状に急激に低下するやでなくてゆるやかに低下
する。下降ランプ期間が始まると、ブリッジ端子７０ｍ
と７０４の間および７０ｅと７０ｂの間のスイッチは閉
じられ（第参図ｄ）、正の基準電圧＋ＶＨをバッファ７
コを介して積分器の入力端子に与える。

これに応じて比較器ｊｌは方形波信号（第５図・）を発
生する。また、下降ランプ期間が終ると、コンデンサ端
子ｊ−の電圧は初期設定のために（＋Ｖ−ＶＢ）へ上昇
する。比較器外の出力端子でコンデンサ！６，３；ｌに
よシ発生されたパルスはスリップフロラフ評に再び与え
られて、出力カウントにおけるパルスカウント値を制御
する。したがって、ｖｇＪ図に示す回路３４は、出力カ
ウンタを前記インターシル集積回路で用いられている種
類の二重ランプ積分器の下降期間カウンタに正確に同期
させる０ この明細書では本発明の好適な実施例について説明した
が、その実施例は本発明の要旨を逸脱しない範囲で種々
変更できる。

たとえば、以上の説明では前記インターシル集積回路に
関連して本発明を説明したが、本発明の原理は他の二重
ランプヤΦ変換器にも適用できることを理解すべきであ
る。

【図面の簡単な説明】

第１図は本発明の原理を適用できる従来の基本的な二重
ランプ・アナログ−デジタル変換器の簡略化した回路図
、第１図１〜＠は第７図に示す回路の動作を示す信号の
波形図、第３図は第１図の二重ランプ・アナログ−デジ
タル変換器を正または負の入力電圧で動作させるための
フライング・コンデンサ瀝浮動基準回路の回路図、縞参
図１〜−はｔｌｌＥＪＥＫ示す回路を説明するための部
分回路図、＠！図烏〜ｇＦｉ第参図ａ〜ｄに示す回路の
動作を説明する波形図である。 ３Ｉ・・・基準電圧源、Ｎ・・・スイッチ、ＳＯ・・・
比較器、４０、４２・−Ａ　Ｊ＆Ｉストツンス、４ダ・
・・フリッププロップ、４ト・・アンドゲート、　ＡＩ
・・・クロック源、τ・・・ブリッジ接続スイッチ、７
１・・・制御器。 出願人代理人　　猪　股　　　　清

Claims (2)

【特許請求の範囲】
1. （１）基準電圧源と、測定すべき入力端子を受けるため
   の入力端子と、積分器と、前記基準電圧源により充電す
   べきコンデンサを接続するための館ｌのスイッチ要素と
   、前記入力端子における前記入力電圧を前記積分器に結
   合するための第コのスイッチ要素と、前記積分器に加え
   られた前記コンデンサの電圧の極性が前記入力端子の極
   性とは逆であるように前記コンデンサを前記積分器に結
   合するための第３のスイッチ要素と、パルス発生器と、
   このパルス発生器により発生されたパルスをカウントし
   、かつ前記パルス発生器によシ発生されたパルスを制御
   するための累算器と、測定サイクル中に前記スイッチ要
   素を制御して逐次（１）前記第ｌのスイッチ要素な閉じ
   て前記コンデンサ要素を前記基準電圧源によ）充電させ
   、（２）前記第１のスイッチ要素を開いて前記コンデン
   サ要素の電圧を保持させ、かつ前記第１のスイッチ要素
   を閉じて前記入力電圧を前記積分器に与えて上昇ランプ
   電圧を発生させ、（３）前記菖コのスイッチ要素を開き
   、前記第３のスイッチ要素を制御して、前記コンデンサ
   要素に保持されている前記電圧を前記入力電圧の極性と
   は逆の極性で前記積分器に与え、下降ランプ電圧を発生
   させる制御器とを備える二重ランプ・アナログ−デジタ
   ル変換器であって、前記系算器のスタート時刻とストッ
   プ時刻を精密に制御して前記入力電圧に比例するメルス
   カクントを得るための要素を備え、この要素は前記コン
   デンサ要素の電圧を測定し、それに応ＩＦして、前記コ
   ンデンサ要素の電圧が比較器基準電圧の大きさを横切る
   たびにトリガ信号を発生する比較（至）と、前記累算器
   を制御するために前記トリガ信号を与えるための一１！
   素とを備えることを特徴とする二重ランプ嗜アナログー
   デジタル変換器。
2. （２）電源線およびアースと、前記電源！Ｉに接続され
   る第１の端子および第コの端子を有する基準電圧源と、
   前記基準電圧源により、前記入力端子とは逆の極性を有
   するある基準電圧まで選択的に充電させられて下降ラン
   プ電圧を発生するコンデンサ要素と、測定すべき入力電
   圧を受ける入力端子と、積分器と、前記基準電圧源と前
   記コンデンサ要素訃よび前記積分器に接続され、測定サ
   イクル中に制御されて（１１初期設定期間中に前記コン
   デンサ要素を前記基準電圧源により充電し、（２）前記
   入力電圧に応答して前記積分器を前記入力端子に所定の
   時間だけ接続して上昇ランプ電圧を発生させ、（３）＃
   記基準電圧に応答して前記積分器を前記コンデンサ要素
   の前記端子に接続するスイッチ要素と、パルス発生器と
   、このノくルス発生器によ多発生されたノくルスをカウ
   ントする第１の累算器と、前記−シルス発生器により発
   生されたパルスをカウントする第コの累算器と、前記下
   降ランプ電圧に応答して前記館ｌと飢コの累算器を前記
   ノくルス発生器に応答するように制御する要素とを含み
   、前記コンデンサ要素の前記縞コの端子の電圧は前記下
   降ランプ電圧の始まりと終シとにおける上限と下限を示
   す二重ランプ・アナログ−デジタル変換器であって、 前記コンデンサ要素の電圧を、前記コンデンサ要素の電
   圧の前記上限と前記下限の中間のレベルを有する所定の
   電圧と比較し、それに応答して、前記コンデンサ要素電
   圧が前記比較器基準電圧を横切るたびにトリガノシルス
   を発生する比較器と、前記トリガノシルスを結合して前
   記第コの累算器を制御し、パルスカウントの累算をスタ
   ートまたはストップさせる要素とを備えることを特徴と
   する二重ランプ・アナログ・デジタル変換器０