JPS58127355A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS58127355A JPS58127355A JP57008944A JP894482A JPS58127355A JP S58127355 A JPS58127355 A JP S58127355A JP 57008944 A JP57008944 A JP 57008944A JP 894482 A JP894482 A JP 894482A JP S58127355 A JPS58127355 A JP S58127355A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- lead
- lead frame
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリードフレームに関する。
半導体装置の組立において、リードフレームの半導体素
子取付面にペレットと呼ばれる半導体素子あるいは回路
素子を固足する方法として、従来、ニッケルめっき％：
施した半導体素子取付面に半田ペーストあるいは半田箔
を載置した後、加熱して半田ペーストあるいは半田Ｓ１
に溶かして半導体素子取付面に予備半田付を行ない、そ
の後、この予備半田上にペレットを手作業あるいは自動
機で固足し工いる。
子取付面にペレットと呼ばれる半導体素子あるいは回路
素子を固足する方法として、従来、ニッケルめっき％：
施した半導体素子取付面に半田ペーストあるいは半田箔
を載置した後、加熱して半田ペーストあるいは半田Ｓ１
に溶かして半導体素子取付面に予備半田付を行ない、そ
の後、この予備半田上にペレットを手作業あるいは自動
機で固足し工いる。
しかし、前者の半田ペーストラ用いる場合は、予備半田
面にフラックスが浮き上がることから、自動機でペレッ
トを取り付ける際、ペレットを保持するコレットの先端
吸着面に粘度の高いフラックスが付着する。このため、
ベレットボンディング後、コレットがペレットから容易
に離れず、高速自動ペレット付けができなくなる。
面にフラックスが浮き上がることから、自動機でペレッ
トを取り付ける際、ペレットを保持するコレットの先端
吸着面に粘度の高いフラックスが付着する。このため、
ベレットボンディング後、コレットがペレットから容易
に離れず、高速自動ペレット付けができなくなる。
また、後者の半田箔・を使用する場合は、ペレット付は
後の半田の厚さがバラツキ、熱抵抗の大きなものができ
、特性や信頼性が低下する。すなわち、半田箔は取扱上
ある程度の強度が必要となるため、たとえば５０μｍ１
１にの厚さのものが使用される。−万、ペレッ）Ｊｌ付
後の半田接合層の厚さは熱抵抗低減のために薄い程良い
。しかし、あまり薄くすると、接合強度が低くなりて剥
離するおそれも生じる。このため、半田接合層はたとえ
ば１５〜２０μｍ１１Ｋが好ましい。しかし、ペレット
付時のこすりによりて半田箔の厚さ５０μｍからこの１
５〜２０ ＩＡｍ Ｋすることは、予備半田が厚いこと
から難しく、半田接合層の厚さがバラツクととＫなる。
後の半田の厚さがバラツキ、熱抵抗の大きなものができ
、特性や信頼性が低下する。すなわち、半田箔は取扱上
ある程度の強度が必要となるため、たとえば５０μｍ１
１にの厚さのものが使用される。−万、ペレッ）Ｊｌ付
後の半田接合層の厚さは熱抵抗低減のために薄い程良い
。しかし、あまり薄くすると、接合強度が低くなりて剥
離するおそれも生じる。このため、半田接合層はたとえ
ば１５〜２０μｍ１１Ｋが好ましい。しかし、ペレット
付時のこすりによりて半田箔の厚さ５０μｍからこの１
５〜２０ ＩＡｍ Ｋすることは、予備半田が厚いこと
から難しく、半田接合層の厚さがバラツクととＫなる。
他方、これら予備半田処理後ｋ、回路素子取付部に形成
した予備半田は空気に触れて表面が酸化し易い。このた
め、ベレット取付時に半田接合層中に酸化物が入り込み
、熱抵抗も増大する難点もある。さらに、前記両方法に
あっては、予備半田時点テ内部にボイド（気泡）を生じ
易い。このため、熱抵抗の増大が生じ、回路素子の劣化
の原因ともなる。
した予備半田は空気に触れて表面が酸化し易い。このた
め、ベレット取付時に半田接合層中に酸化物が入り込み
、熱抵抗も増大する難点もある。さらに、前記両方法に
あっては、予備半田時点テ内部にボイド（気泡）を生じ
易い。このため、熱抵抗の増大が生じ、回路素子の劣化
の原因ともなる。
したがって、本発明の目的は半導体（回路）素子取付面
に所望の厚さでかつ酸化が生じにくい半田めっき層を形
成したリードフレームを提供することにより、フラック
スレス化によって自動ベレット取付を図るとともに、熱
抵抗が小さなペレット付けを行なうととＫある。
に所望の厚さでかつ酸化が生じにくい半田めっき層を形
成したリードフレームを提供することにより、フラック
スレス化によって自動ベレット取付を図るとともに、熱
抵抗が小さなペレット付けを行なうととＫある。
このような目的を達成するために本発明は、半導体（回
路）素子取付面な有するリードフレームにおい１、前記
半導体（回ｗｒ＞素子取付面＜Ｗ＊または金属めつき膜
を介し工下層が鉛からなり上層が錫からなる半田めりき
膜を設けてなるものであって、以下実施例により本発明
な説明する。
路）素子取付面な有するリードフレームにおい１、前記
半導体（回ｗｒ＞素子取付面＜Ｗ＊または金属めつき膜
を介し工下層が鉛からなり上層が錫からなる半田めりき
膜を設けてなるものであって、以下実施例により本発明
な説明する。
第１図は本発明の一実施例によるリードフレームを示す
平面図、第２図は同じく回路素子取付部を示す一部の拡
大断面図である。このリードフレームｌは単体のバイポ
ーラトランジスタ用のものであって、平行な３本のリー
ド２を有している。
平面図、第２図は同じく回路素子取付部を示す一部の拡
大断面図である。このリードフレームｌは単体のバイポ
ーラトランジスタ用のものであって、平行な３本のリー
ド２を有している。
各リード２の一端は枠３で支持され℃いる。また、中央
のリード（コレクタ用リード）２は長くその他端には回
路素子（ペレット）を固定する回路素子取付面４を有す
るヘッダ５が設けられ工いる。
のリード（コレクタ用リード）２は長くその他端には回
路素子（ペレット）を固定する回路素子取付面４を有す
るヘッダ５が設けられ工いる。
このヘッダ５は幅広（なっているため、両側のり−ド２
の他端はこのヘッダ５の一側近傍に臨んでいる。また、
ヘッダ５は両側を枠６で支持されている。さらに、３本
のリード２を横切るように延在するダム７がリード２の
他増側の途中に設けられ、各リード２を支持している。
の他端はこのヘッダ５の一側近傍に臨んでいる。また、
ヘッダ５は両側を枠６で支持されている。さらに、３本
のリード２を横切るように延在するダム７がリード２の
他増側の途中に設けられ、各リード２を支持している。
このようなリードフレームは第２図に示すように、銅板
８を精密プレスによって打ち抜いてバターニングして得
られる。また、表面にはニッケルめっき膜９で被われて
いる。このニッケルめりき膜ははんだと素材Ｏｕとの合
金化を防ぐものであるため低い温度でペレット付する場
合ははんだとＯｕの合金層が出来ても問題とならない範
囲であるため必要ない。また鉄系合金の場合もこのニッ
ケルめっき膜９は必要ではない。また、ヘッダ５の回路
素子取付領域（第１図中クロスハツチングを施した領域
）には半田めっき膜１０が形成され工いる。この半田め
っきＪ［１０は下層が鉛層１１からなり、上層が錫層１
２かうなっている。そして、その厚さは両者が溶は合っ
て半田を構成した際所望の成分比となるような厚さ比に
なっている。
８を精密プレスによって打ち抜いてバターニングして得
られる。また、表面にはニッケルめっき膜９で被われて
いる。このニッケルめりき膜ははんだと素材Ｏｕとの合
金化を防ぐものであるため低い温度でペレット付する場
合ははんだとＯｕの合金層が出来ても問題とならない範
囲であるため必要ない。また鉄系合金の場合もこのニッ
ケルめっき膜９は必要ではない。また、ヘッダ５の回路
素子取付領域（第１図中クロスハツチングを施した領域
）には半田めっき膜１０が形成され工いる。この半田め
っきＪ［１０は下層が鉛層１１からなり、上層が錫層１
２かうなっている。そして、その厚さは両者が溶は合っ
て半田を構成した際所望の成分比となるような厚さ比に
なっている。
すなわち、半田接合層の耐熱疲労強度等の面から、従来
、これらの半田接合には、鉛が９５−（重量比）、錫が
５１ｓの成分比の半田が使用されている。
、これらの半田接合には、鉛が９５−（重量比）、錫が
５１ｓの成分比の半田が使用されている。
そこで、この実施例においても、この成分比となるよう
に鉛層１１２よび錫層１２の厚さを決定する。また、こ
の実施例で二層構造とする理由は、リードフレームｌに
直接半田をめっきすると、一定の成分比の半田を析出さ
せることは制御が離しいことによる。すなわち、単一成
分のめっき厚さの制御は゛比較的簡単でかつ正確である
。そこで、鉛層１１．錫層１２を別々にめっきすること
によって、各層の厚みを正確に制御し、所定の成分比の
半田とする。
に鉛層１１２よび錫層１２の厚さを決定する。また、こ
の実施例で二層構造とする理由は、リードフレームｌに
直接半田をめっきすると、一定の成分比の半田を析出さ
せることは制御が離しいことによる。すなわち、単一成
分のめっき厚さの制御は゛比較的簡単でかつ正確である
。そこで、鉛層１１．錫層１２を別々にめっきすること
によって、各層の厚みを正確に制御し、所定の成分比の
半田とする。
また、この際、酸化し品い鉛層１１１に下層とし、比軟
的酸化し難い錫層１２ｖ土層として、鉛層１１１に保嚢
している。錫層１２は鉛層１１の酸化防止という観点か
らすれば、少な（とも略０．２ａｍ（この場合、鉛層は
２．６ ａｍ ＩＩｆ〕Ｊｌ サ） Ａｔ上の厚さが必
要となる。また、錫層１２の厚さが大きすぎると、鉛層
１１と錫層１２の合金化に時間が掛り短時間では半田め
っきの溶けが起きずペレット付けができなくなるととも
に１表面光沢がでない。このため、実用上は錫層１２の
厚みは１．６μｍ（この場合、鉛層は２１μｍ程度の厚
さ）楊度以下が好ましい。
的酸化し難い錫層１２ｖ土層として、鉛層１１１に保嚢
している。錫層１２は鉛層１１の酸化防止という観点か
らすれば、少な（とも略０．２ａｍ（この場合、鉛層は
２．６ ａｍ ＩＩｆ〕Ｊｌ サ） Ａｔ上の厚さが必
要となる。また、錫層１２の厚さが大きすぎると、鉛層
１１と錫層１２の合金化に時間が掛り短時間では半田め
っきの溶けが起きずペレット付けができなくなるととも
に１表面光沢がでない。このため、実用上は錫層１２の
厚みは１．６μｍ（この場合、鉛層は２１μｍ程度の厚
さ）楊度以下が好ましい。
このようなリードフレームＩにおいては、ベレット取付
けは第３図（ａｔ、 （ｂｌＷＣ示すように行なわれる
。すなわち、リードフレームｌはヒートブロック１３上
に載置されて加熱される。この結果、リードフレーム１
０回路素子職付面の半田めりき膜１０は溶融が始まる。
けは第３図（ａｔ、 （ｂｌＷＣ示すように行なわれる
。すなわち、リードフレームｌはヒートブロック１３上
に載置されて加熱される。この結果、リードフレーム１
０回路素子職付面の半田めりき膜１０は溶融が始まる。
そこで、コレット１４でペレット１５を真空吸着保持し
℃回路素子取付面上に運び下面にＴｉ−Ｎｉ、Ｔｉ−Ｎ
ｉ−＾ｇ、Ｔｉ−Ｎｉ−半田等からなるめっき膜１６ｔ
−有するベレット１５を半田めっきＭｌｏにこすり付け
て固定する（同図（ｂｌ参照）。
℃回路素子取付面上に運び下面にＴｉ−Ｎｉ、Ｔｉ−Ｎ
ｉ−＾ｇ、Ｔｉ−Ｎｉ−半田等からなるめっき膜１６ｔ
−有するベレット１５を半田めっきＭｌｏにこすり付け
て固定する（同図（ｂｌ参照）。
このようなリードフレームではっぎのような効果を奏す
る。
る。
（１）、半田接合層１７の成分は鉛層１１と錫層１２の
厚さＫよ−）″Ｃ管理されているため、所望の成分比と
なり、熱疲労強度の強い半田接合層１７を得ることがで
きる。
厚さＫよ−）″Ｃ管理されているため、所望の成分比と
なり、熱疲労強度の強い半田接合層１７を得ることがで
きる。
（２）、めっき、特に電解めっきＫよって鉛層１１゜錫
層１２を形成することにより、半田めっき膜１０を２．
８μｍ〜２２．６μｍと薄くできる。このため、半田接
合層１７１に薄くできかつそのばらつきも小さくできる
。したがっ又、熱抵抗を小さくすることかできる。
層１２を形成することにより、半田めっき膜１０を２．
８μｍ〜２２．６μｍと薄くできる。このため、半田接
合層１７１に薄くできかつそのばらつきも小さくできる
。したがっ又、熱抵抗を小さくすることかできる。
（３）、半田めっき膜１０の表層部は酸化し難い錫層１
２からなっている。このため、半田めっき後に半田めっ
き膜１０の酸化は起きず、半田接合層１７内ｋｌｌｌ化
物が混入することもな（、熱抵抗の増大は防止できる。
２からなっている。このため、半田めっき後に半田めっ
き膜１０の酸化は起きず、半田接合層１７内ｋｌｌｌ化
物が混入することもな（、熱抵抗の増大は防止できる。
（４）、半田めっき膜１０ｆＦ）表層部は濡れ性の良好
な錫層からなつている。このため、ベレット取付は時に
フラックスを用いなくとも効果的な接合が図れる。また
、フラックスがないため、コレット１４でベレット１５
を保持してベレット付けが可能となり、自動ペレット取
付けも行なえる。
な錫層からなつている。このため、ベレット取付は時に
フラックスを用いなくとも効果的な接合が図れる。また
、フラックスがないため、コレット１４でベレット１５
を保持してベレット付けが可能となり、自動ペレット取
付けも行なえる。
（５）、リードフレームにはめっきによって半田めっき
が施される。この結果、半田めっき付着面すなわちＮｉ
、めりき面またはＮｉめっきのない場合は素材（Ｏｕ：
）面と半田めっき面との聞にボイドが発生しない。また
、半田めっき面およびペレット１５のめりき膜面は相互
に平坦であることと、半田めっき膜ｌＯの表層部は濡れ
性の良好な錫層１２で形成され℃いるため、接合時に気
体を巻き込みにくくなる。この結果、半田接合層１７に
ボイドを発生し難くなり、熱抵抗の増大を防止すること
ができる。
が施される。この結果、半田めっき付着面すなわちＮｉ
、めりき面またはＮｉめっきのない場合は素材（Ｏｕ：
）面と半田めっき面との聞にボイドが発生しない。また
、半田めっき面およびペレット１５のめりき膜面は相互
に平坦であることと、半田めっき膜ｌＯの表層部は濡れ
性の良好な錫層１２で形成され℃いるため、接合時に気
体を巻き込みにくくなる。この結果、半田接合層１７に
ボイドを発生し難くなり、熱抵抗の増大を防止すること
ができる。
なお、本発明は前記実施例に限定されない。また、リー
ドフレームは他の半導体装置用のものでもよい。
ドフレームは他の半導体装置用のものでもよい。
以上のように、本発ＢＡＩＣよれば、回路素子取付面に
所望の厚さでかつ酸化が生じＫくぃ半田めっき層を形成
したリードフレームを提供することができるので、フラ
ックスレス化によって自動ベレット付は化が可能となる
とともに、熱抵抗の小さなベレット付は化が可能となる
。このため、半導体装置の製造コストの軽減化が図れる
。
所望の厚さでかつ酸化が生じＫくぃ半田めっき層を形成
したリードフレームを提供することができるので、フラ
ックスレス化によって自動ベレット付は化が可能となる
とともに、熱抵抗の小さなベレット付は化が可能となる
。このため、半導体装置の製造コストの軽減化が図れる
。
第１図は本発明の一実施例によるリードフレームの平面
図、第２図は同じく一部の断面図、第３図（ａｔ、 （
ｂｌは同じ（べＶット取付は状態を示す断面図である。 １・・・リードフレーム、２・・・リード、４・・・回
路素子取付面、８・・・鋼板、９・・・ニッケルめっき
膜、１０・・・半田めっき膜、１１・・・鉛層、１２・
・・錫層、１４・・・コレラ）、１５・・・ペレット、
１６・・・メっキ膜、１７・・・半田接合層。
図、第２図は同じく一部の断面図、第３図（ａｔ、 （
ｂｌは同じ（べＶット取付は状態を示す断面図である。 １・・・リードフレーム、２・・・リード、４・・・回
路素子取付面、８・・・鋼板、９・・・ニッケルめっき
膜、１０・・・半田めっき膜、１１・・・鉛層、１２・
・・錫層、１４・・・コレラ）、１５・・・ペレット、
１６・・・メっキ膜、１７・・・半田接合層。
Claims (1)
- 【特許請求の範囲】 １、半導体素子取付面を有するリードフレームにおい工
、前記半導体素子取付面ｋ［ｌｉまたは金属めっき膜を
介して下層が鉛からなり上層が錫からなる膜を設け１な
ることを特徴とするリードフレーム。 ２、前記錫層の厚さは略０．２μｍ以上となっているこ
とを特徴とする特許請求の範囲第１項記載のリードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008944A JPS58127355A (ja) | 1982-01-25 | 1982-01-25 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008944A JPS58127355A (ja) | 1982-01-25 | 1982-01-25 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127355A true JPS58127355A (ja) | 1983-07-29 |
Family
ID=11706775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57008944A Pending JPS58127355A (ja) | 1982-01-25 | 1982-01-25 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127355A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222551A (ja) * | 1982-06-18 | 1983-12-24 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JPS5914658A (ja) * | 1982-07-16 | 1984-01-25 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JPS6471591A (en) * | 1987-09-09 | 1989-03-16 | Sumitomo Spec Metals | Joining method for metal or alloy piece |
-
1982
- 1982-01-25 JP JP57008944A patent/JPS58127355A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222551A (ja) * | 1982-06-18 | 1983-12-24 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JPS5914658A (ja) * | 1982-07-16 | 1984-01-25 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JPS6471591A (en) * | 1987-09-09 | 1989-03-16 | Sumitomo Spec Metals | Joining method for metal or alloy piece |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0643903B1 (en) | Tin-bismuth solder connection having improved high temperature properties, and process for forming same | |
| US5269453A (en) | Low temperature method for forming solder bump interconnections to a plated circuit trace | |
| US5186383A (en) | Method for forming solder bump interconnections to a solder-plated circuit trace | |
| JPH0788679A (ja) | 無鉛すずアンチモン・ビスマス銅はんだ合金 | |
| JP2000307228A (ja) | 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール | |
| WO2001069990A1 (en) | Bonded structure and electronic circuit board | |
| US4829553A (en) | Chip type component | |
| JP4070232B2 (ja) | 配線基板及びその製造方法 | |
| JPS61142750A (ja) | 絶縁基板 | |
| CN100384309C (zh) | 焊接方法、通过该焊接方法连接的元件和连接结构 | |
| JPS5586130A (en) | Connection of semiconductor element | |
| JPS58127355A (ja) | リ−ドフレ−ム | |
| JP2002283093A (ja) | 非鉛系接合用合金 | |
| JPS59169694A (ja) | 半田接着方法 | |
| WO2001076335A1 (fr) | Structure de montage d'un dispositif electronique et procede de montage du dispositif electronique | |
| JPH01147836A (ja) | 半導体装置 | |
| JPS6125471B2 (ja) | ||
| JPH0341417Y2 (ja) | ||
| CN109524381A (zh) | 一种微波组件及其制备方法 | |
| JPS58182839A (ja) | 半導体装置 | |
| JPH10163404A (ja) | Ｂｇａ用入出力端子 | |
| JP2001036233A (ja) | Ｐｂフリーはんだを用いた実装構造体 | |
| JPH02265202A (ja) | チップ部品 | |
| JPH0783172B2 (ja) | 配線基板 | |
| JPS58154252A (ja) | リ−ドフレ−ム |