JPS58127433A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS58127433A JPS58127433A JP57009905A JP990582A JPS58127433A JP S58127433 A JPS58127433 A JP S58127433A JP 57009905 A JP57009905 A JP 57009905A JP 990582 A JP990582 A JP 990582A JP S58127433 A JPS58127433 A JP S58127433A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- filter
- comparator
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は９例えばレーダ装置の局部信号発生器に使用
される位相同期回路（以下、ＰＬＬという）のうち、２
ｓの時定数を持つループフィルタ （以下、２モードフ
イルタという）の使用により同期特性の改善を図るＰＬ
Ｌ （以下。
される位相同期回路（以下、ＰＬＬという）のうち、２
ｓの時定数を持つループフィルタ （以下、２モードフ
イルタという）の使用により同期特性の改善を図るＰＬ
Ｌ （以下。
２モードフィルタＰＬＩ、という）Ｋ関するものであり
、その特徴とするところは、モードスイッチ駆動信号と
して位相比較器出力の交流成分を周波数検波（弁別）
した信号を基準レベルと比較する事によって得られる判
定信号を用いたところにある。以下にその詳細を説明す
る。
、その特徴とするところは、モードスイッチ駆動信号と
して位相比較器出力の交流成分を周波数検波（弁別）
した信号を基準レベルと比較する事によって得られる判
定信号を用いたところにある。以下にその詳細を説明す
る。
この種ＰＬＬでは一般に定常特性と同期特性は相反する
関係にあり９例えば、プルインレンジを広く、かつ同期
速度を速くしようとすると雑音帯域が広がり定常特性が
悪くなる。この対策として考えられるのが以下に示す２
モードフイルタＰＬＬであり、これはＰＬＬのループフ
ィルタの時定数を同期過程で得られる信号で切り換える
ことによって、同期前と同期後の特性を変えるようにし
たものである。
関係にあり９例えば、プルインレンジを広く、かつ同期
速度を速くしようとすると雑音帯域が広がり定常特性が
悪くなる。この対策として考えられるのが以下に示す２
モードフイルタＰＬＬであり、これはＰＬＬのループフ
ィルタの時定数を同期過程で得られる信号で切り換える
ことによって、同期前と同期後の特性を変えるようにし
たものである。
第１図は従来の２モードフイルタＰＬＬの構成を示すも
のであり９図中（１）は入力、（２１ｔｉ出力。
のであり９図中（１）は入力、（２１ｔｉ出力。
（３）は位相比較器、（４１ｉｔ搬送波除去用低域通過
形フィルタ （以下、搬送波除去Ｉ、Ｉ’Ｆという）。
形フィルタ （以下、搬送波除去Ｉ、Ｉ’Ｆという）。
（５）は直流増幅器、（６）は２モードフイルタ、（７
）は電圧制御発振器（以下、ＶＣＯとする） 、 （８
１はモードスイッチ、（９）は−９００移相回路、ａｏ
は直交位相検波器、ａｌｌは搬送波除去ＬＰ？である。
）は電圧制御発振器（以下、ＶＣＯとする） 、 （８
１はモードスイッチ、（９）は−９００移相回路、ａｏ
は直交位相検波器、ａｌｌは搬送波除去ＬＰ？である。
なお、２モードフイルタ（６） Ｆ！その一例として抵
抗Ｒ，コンデンサＣから成るラグリード形フィルタを挙
げている。この回路の動作としてはまず入力（１１とし
て基準周波数信号が入ってくる。これと、−９０°移相
回路（９）を通ッテきたｖＣＯ（７）の出力（２） ｔ
： ＝移相比較器（３）に加える。この−■０移相回路
（９）は出力（２）の周波数が入力（１）のそれに等し
いとき、２つの信号の間にｓｏ’の位相差を持たせるも
のである。いま、ループが同期している場合を考えると
、入力（１）と出力（２）の間の位相差はほぼｓｏ’で
ある。この位相差は直交位相検波器Ｑｌで検出され、モ
ードスイッチ（８）をオンにする信号が搬送波除去Ｌ
Ｐ Ｆ （Ｉｌｌを介して出力される。その結果、２モ
ードフイルタ（６）の時定数は同期時の最適伝達関数に
セットされる０また。
抗Ｒ，コンデンサＣから成るラグリード形フィルタを挙
げている。この回路の動作としてはまず入力（１１とし
て基準周波数信号が入ってくる。これと、−９０°移相
回路（９）を通ッテきたｖＣＯ（７）の出力（２） ｔ
： ＝移相比較器（３）に加える。この−■０移相回路
（９）は出力（２）の周波数が入力（１）のそれに等し
いとき、２つの信号の間にｓｏ’の位相差を持たせるも
のである。いま、ループが同期している場合を考えると
、入力（１）と出力（２）の間の位相差はほぼｓｏ’で
ある。この位相差は直交位相検波器Ｑｌで検出され、モ
ードスイッチ（８）をオンにする信号が搬送波除去Ｌ
Ｐ Ｆ （Ｉｌｌを介して出力される。その結果、２モ
ードフイルタ（６）の時定数は同期時の最適伝達関数に
セットされる０また。
非同期時には、入力（１）と出力（２）の関にはｓｏ’
の位相関係がなく、直交位相検波器ａｌ＃ｉモードスイ
ッチ（８）をオフにする信号を搬送波除去ＬＰＦａＤを
介して出力する。このように、ある位相誤差内（同期時
）では、２モードフイルタ（６）の時定数を、雑音帯域
が狭くなる値にし、非同期時には、プルインレンジが広
く、応答速度が速くなる値にすることによってＰＬＬ全
体としての特性改善を図っている。なお９図中の搬送波
除去Ｌ Ｐ ？ （４１と収りは１位相比較器（３）お
よび直交位相検波器（ＩＱの出力に含まれる搬送波や不
要な高調波を除去するためのものであり、また直流増器
（５）は伝達関数の直流利得を調整するためのものであ
る。
の位相関係がなく、直交位相検波器ａｌ＃ｉモードスイ
ッチ（８）をオフにする信号を搬送波除去ＬＰＦａＤを
介して出力する。このように、ある位相誤差内（同期時
）では、２モードフイルタ（６）の時定数を、雑音帯域
が狭くなる値にし、非同期時には、プルインレンジが広
く、応答速度が速くなる値にすることによってＰＬＬ全
体としての特性改善を図っている。なお９図中の搬送波
除去Ｌ Ｐ ？ （４１と収りは１位相比較器（３）お
よび直交位相検波器（ＩＱの出力に含まれる搬送波や不
要な高調波を除去するためのものであり、また直流増器
（５）は伝達関数の直流利得を調整するためのものであ
る。
この種の回路では、モード切り換え信号を得るために９
位相検波器、振幅比較器等で構成される直交位相検波器
、および−ｓｏ’位相回路が必要となり、それぞれが複
雑な回路構成となっているため、ＰＬＬ全体としての素
子数が多くなることと９回路の動作においては、主ルー
プに対して９０°位相差の調整を要することと、信号の
分岐数が多くなるといった欠点があった。
位相検波器、振幅比較器等で構成される直交位相検波器
、および−ｓｏ’位相回路が必要となり、それぞれが複
雑な回路構成となっているため、ＰＬＬ全体としての素
子数が多くなることと９回路の動作においては、主ルー
プに対して９０°位相差の調整を要することと、信号の
分岐数が多くなるといった欠点があった。
この発明はこのような従来の欠点を改善するもので、以
下この発明を図により詳述する。
下この発明を図により詳述する。
第２図はこの発明による２モードフイルタＰＬＬの構成
を示すものであ９９図中＊ （ｘ）Ｓ’（ｓ＋ｔ′ｉ第
１図と同じ、 ａ’ａは高域通過形フィルタ（以下。
を示すものであ９９図中＊ （ｘ）Ｓ’（ｓ＋ｔ′ｉ第
１図と同じ、 ａ’ａは高域通過形フィルタ（以下。
ＨＰＦという） 、 （１３は検波器、（Ｉ４は振幅比
較器である。この回路の動作としては、まず入力（１）
として基準周波数信号が入ってくる。これとＶＧｏ（７
１の出力（２）ヲ位相比較器（３）で位相比較し。
較器である。この回路の動作としては、まず入力（１）
として基準周波数信号が入ってくる。これとＶＧｏ（７
１の出力（２）ヲ位相比較器（３）で位相比較し。
この比較出力に含まれる不要な高調波成分等を搬送波除
去Ｌ Ｐ ？ （４）で取り除いた後、直流増幅器（５
）で直流成分を含め増幅する０いま、入力（１）と出力
（２）の周波数差が大きい時を考えると１位相比較器（
３）はミキサとして働き、搬送波除去ＬＰＦ（４１を介
し直流増幅器（５）で増幅された信号の周波数は上記の
２つの信号の周波数差となる。
去Ｌ Ｐ ？ （４）で取り除いた後、直流増幅器（５
）で直流成分を含め増幅する０いま、入力（１）と出力
（２）の周波数差が大きい時を考えると１位相比較器（
３）はミキサとして働き、搬送波除去ＬＰＦ（４１を介
し直流増幅器（５）で増幅された信号の周波数は上記の
２つの信号の周波数差となる。
この信号はＨＰ Ｆ Ｑ３ 、検波器０を通り１周波数
に対応したレベルとなって振幅比較器Ｑ４に加えられる
（ＨＰＦＱ２と検波器（１３を合わせて周波数弁別器と
考えることができる″）。振幅比較器Ｉでは、この入力
レベルを、予め設定されたレベルと比較し、入力レベル
の方が高い場合、すなわち出力（２）の周波数が入力（
１１の周波数と大きな差がある場合は、モードスイッチ
（８）をオフにする信号を出力し、ｔた。同期時のよう
に入力（１）と出力（２）の周波数が極めて良く一致し
ている場合、直流増幅器（５）の出力は低周波信号、あ
るいはわずかな直流電圧のゆらぎとな５．ＨＰＩＰα２
でいちじるしく減衰されて振幅比較器Ｉに伝達され、振
幅比較器Ｉはモードスイッチ（８）ヲオンにする信号を
出力する。このようにして第１図の説明に示した場合と
同様に伝達関数の切り換えが行なわれる。
に対応したレベルとなって振幅比較器Ｑ４に加えられる
（ＨＰＦＱ２と検波器（１３を合わせて周波数弁別器と
考えることができる″）。振幅比較器Ｉでは、この入力
レベルを、予め設定されたレベルと比較し、入力レベル
の方が高い場合、すなわち出力（２）の周波数が入力（
１１の周波数と大きな差がある場合は、モードスイッチ
（８）をオフにする信号を出力し、ｔた。同期時のよう
に入力（１）と出力（２）の周波数が極めて良く一致し
ている場合、直流増幅器（５）の出力は低周波信号、あ
るいはわずかな直流電圧のゆらぎとな５．ＨＰＩＰα２
でいちじるしく減衰されて振幅比較器Ｉに伝達され、振
幅比較器Ｉはモードスイッチ（８）ヲオンにする信号を
出力する。このようにして第１図の説明に示した場合と
同様に伝達関数の切り換えが行なわれる。
この発明によるＰＬＬによれば、モード切り換え信号は
、入出力信号の位相差によらず周波数差によって発生さ
せており、同期を検出する手段として９周波数差に応じ
て通過信号の振幅が変わるよう［ＨＰＦ（１３を取り付
け、ＨＰＩＦ（１３の出力を検波器Ｉで検波し、その検
波レベルが同期に相当するものであるかどうかを振幅比
較器Ｉで検出しているから、モード切り換え信号を得る
ための回路が、第１図の場合と比較して。
、入出力信号の位相差によらず周波数差によって発生さ
せており、同期を検出する手段として９周波数差に応じ
て通過信号の振幅が変わるよう［ＨＰＦ（１３を取り付
け、ＨＰＩＦ（１３の出力を検波器Ｉで検波し、その検
波レベルが同期に相当するものであるかどうかを振幅比
較器Ｉで検出しているから、モード切り換え信号を得る
ための回路が、第１図の場合と比較して。
それぞれが単純なものとなり、ＰＬＬ全体としても素子
数を減少させることができる（第２図のＨＰＦａ３と検
波器餞と振幅比較器ａＪを合わせたものか、第１図の直
交位相検波器ａＱに相当する）。また、主ループに対し
ても手を加える必要がなくなり、信号の分岐数も少なく
なる。
数を減少させることができる（第２図のＨＰＦａ３と検
波器餞と振幅比較器ａＪを合わせたものか、第１図の直
交位相検波器ａＱに相当する）。また、主ループに対し
ても手を加える必要がなくなり、信号の分岐数も少なく
なる。
第１図は従来の２モードフイルタＰＬＬの構成を示すブ
ロック図、第２図はこの発明による２モードフイルタｐ
ｂｂの構成を示すブロック図であり、（１）は入力、（
２１１ｔ、出力、（３）は位相比較器、（４）は搬送波
除去Ｌ Ｐ ？ 、 （５）は直流増幅器。 （６）は２モ一ドループフイＩＬＩＩ、 ｆｆ）ｔｉＶ
ｃｏ、 （８１はモードスイッチ、（９）は−９０°移
相回路、（１・は直交位相検波器、α９は搬送波除去Ｉ
、Ｐ？、（１３はＨＰＦ、（１３は検波器、 ６４は振
幅比較器である。 なお９図中、同一あるいは相当部分には同一符号を付し
て示しである０ 代理人葛 野 信 −
ロック図、第２図はこの発明による２モードフイルタｐ
ｂｂの構成を示すブロック図であり、（１）は入力、（
２１１ｔ、出力、（３）は位相比較器、（４）は搬送波
除去Ｌ Ｐ ？ 、 （５）は直流増幅器。 （６）は２モ一ドループフイＩＬＩＩ、 ｆｆ）ｔｉＶ
ｃｏ、 （８１はモードスイッチ、（９）は−９０°移
相回路、（１・は直交位相検波器、α９は搬送波除去Ｉ
、Ｐ？、（１３はＨＰＦ、（１３は検波器、 ６４は振
幅比較器である。 なお９図中、同一あるいは相当部分には同一符号を付し
て示しである０ 代理人葛 野 信 −
Claims (1)
- 入力信号を電圧制御発振器の出力と位相比較する位相比
較器と、上記位相比較器の出力を低域通過形フィルタを
介して増幅する直流増幅器と、上記直流増幅器の出力を
２種の時定数を持つループフィルタを介して周波数制御
信号として受信する電圧制御発振器と、上記直流増幅器
の、出力を高域通過形フィルタを介して検波する検波器
と、上記検波器の出力を予め設定した基準レベルと比較
する振幅比較器と、上記振幅比較器の出力に基づいてオ
ン拳オフし。上記２種の時定数を持つループフィルタの
時定数を切換えるモードスイッチとを備えたことｆ：％
徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009905A JPS58127433A (ja) | 1982-01-25 | 1982-01-25 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009905A JPS58127433A (ja) | 1982-01-25 | 1982-01-25 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127433A true JPS58127433A (ja) | 1983-07-29 |
Family
ID=11733121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57009905A Pending JPS58127433A (ja) | 1982-01-25 | 1982-01-25 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60127018U (ja) * | 1984-02-01 | 1985-08-27 | アルプス電気株式会社 | Ｆｍ復調回路 |
| JPH02290331A (ja) * | 1989-04-27 | 1990-11-30 | Nec Ic Microcomput Syst Ltd | Ｐｌｌ発振器 |
-
1982
- 1982-01-25 JP JP57009905A patent/JPS58127433A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60127018U (ja) * | 1984-02-01 | 1985-08-27 | アルプス電気株式会社 | Ｆｍ復調回路 |
| JPH02290331A (ja) * | 1989-04-27 | 1990-11-30 | Nec Ic Microcomput Syst Ltd | Ｐｌｌ発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007985B1 (ko) | 직접 혼합 동기 am 수신기 | |
| CN1084553C (zh) | 频率合成器 | |
| JPS62130024A (ja) | 位相同期回路 | |
| JPH0335612A (ja) | Ｆｍ復調回路 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JPS644386B2 (ja) | ||
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JPS59202736A (ja) | 位相同期回路 | |
| JPH0379888B2 (ja) | ||
| JP2703367B2 (ja) | インバータの並列制御装置 | |
| JPS609204A (ja) | テレビジヨン信号の検波回路 | |
| JPH073706Y2 (ja) | 復調器 | |
| JPH0346413A (ja) | 位相同期回路 | |
| JPH03123222A (ja) | 自動周波数制御装置 | |
| JPS6135601A (ja) | 変調器 | |
| JPH0470213A (ja) | 位相同期発振回路 | |
| JPS63116521A (ja) | 周波数−電圧変換器 | |
| JPH07297875A (ja) | 搬送波再生回路 | |
| JPH05183433A (ja) | 位相ロックループ回路 | |
| JPS61196618A (ja) | 位相同期ル−プ回路 | |
| JPH0537577A (ja) | 受信機 | |
| JPH04111532A (ja) | Ｐｌｌ回路 |