JPS58129664A - 論理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、論理装置、さらに詳しく云えば論理装置を構
成する記憶素子の状態の書込みおよび読出しを行なう丸
めのシフトレジスタ技術を応用した診断機能を有する論
理装置に関する１゜従来１この種の論理装置は１論理装
置をある基準で分割し、その分割した回路単位に含まれ
るｈ己憶素子を診断用に連鎖状に接続してシフトレジス
タを構成することによシ、前記記憶素子の状態観測や各
記憶素子への所定信号の設定をｂ１能としていた。

すなわち、所定の記憶素子の状態観測は、選択回路によ
って観測すべき記憶素子のシフトパスを選択し、順次、
記憶素子の内容を読み出すことによって行なっておシ、
各記憶素子への所定信号への設定は上記と同じようにシ
フトパスを選択し、書込むことにより行なっていた。

この場合蔦各回路単位に含まれる記憶素子数を把握する
必要が６つ九。

そのため従来は、回路単位内の全記憶素子の状態をシフ
トパスを使用してすべて同一状態にした後翫その同一状
態とは異なる状態をシフトインし、シフトパス内を順次
シフトしていき、そのシフト数をカウントしながらシフ
トパスの出口で異なる状態を検出し、その検出したとき
のカウント数を記憶素子数としていた。

しかしながら、このような記憶素子数の求め方は、ある
記憶素子で１故障が発生したり、Ｏ故障が発生し九すす
ると正確な配憶素子数を把握でき唸かつ喪。

例えば、最初全記憶素子を０状態とし、次に１を順次シ
フトインしていく方式においては、ある記憶素子で１故
障が発生した場合は、全配憶素子なＯ状態とするシフト
動作によシ１故障がすでにシフトパスの出口に出力され
ており、記憶素子数を誤って０と判断してい友。

を九、最初全記憶素子を１状態とし、次にＯを順次シフ
トインしていく方式では＼　０故障の発生で上記と同様
記憶素子数を誤って０に判断してい九〇 したがって、記憶素子の状態を観察しようとしたと龜１
その記憶素子数を０と判断しているため、その記憶素子
の状態観察および記憶素子への所定信号の設定ができな
いという欠点があつだ。

本発明の目的は、回路単位内の全記憶素子の状態をシフ
トパスを使用してすべて同一状態に設定した後、設定状
態とは異なる状態と設定状態と同じ状態とを組合わせて
り７トインし１その後シフトパスの出口でシフトインし
た組合わせ状態を検出するまでシフト動作を行なわせて
記憶素子数を決定することによ）、上記欠点を解決し１
記憶素子に１故障あるいは０故障が発生したときには常
に回路単位内の記憶素子数より太きいある値を決定し、
記憶素子の観察ができるようにした論理装置を提供する
ことＫある。

前記目的を連成するために本発明による論理装置は、複
数の記憶素子を備えた論理回路複数個よシなる被診断部
ム前記紀憶素子を前記各論理回路単位毎に連鎖状に接続
してあり、診断時にその各論理回路毎にシフトレジスタ
を形成させるシフトパスと、診断すぺ自論理回路を選択
する情報を格納する選択用レジスタと、前記選択用レジ
スタに格納された情報にしたがって一対の論１１ａ路の
シフトパスを選択するシフトパス選択回路と〜　１種類
の固定値信号を作成する第１論理値発生回路と、前記固
定値信号とは異な為種類の信号を作成する第２論理値発
生回路と、前記選択された論理回路のシフトパス入力に
１前記固定値信号を少なくとも前記選択され九論理回路
が有する最大記憶素子数だけシフＦイ／シ、次いで前記
固定値信号とは異なる種類の信号を１つ以上シフトイン
し、続けて前記固定値信号を１つ以上シフトインし、そ
の後シフトを繰返すように制御するシフト制御回路と、
前記シフト制御回路の制御にし九がって前記選択された
論理回路のシフトパス出力より読み出され良信号を格納
するシフトレジスタと、前記固定値信号とこれとは異な
る種類の信号ｖｔ１つ以上シフトインし死後、前記シフ
トレジスタにシフトされゐ数をカウントするシフト数カ
ウンタト、前記シフトレジスタ内で前記固定値信号とこ
れとは異なる種類の信号の組合せを検出したとき前記シ
フト制御回路のシフト制御を停止させる比較回路とを含
み、前記２種類の信号の組合わせの検出によって前記シ
フト数カウンタを停止し、その値よシ選択された論理回
路の記憶素子数を求めるように構成しである。

前記構成によれば記憶素子が０または１になる故障を生
じ九場合でも、その組合わせパターンが実際の記憶素子
数になつ九ときシフトレジスタにセットされないため、
少なくと４最大記憶素子数よシは大のカウントがなされ
、従来のように記憶素子の状態観測勢が全くできないと
いう事態は回避でき、本発明の目的は完全に達成される
。

以下、図面を参照して本発明をさらに詳しく説明する。

第１図は、本発明による論理装置の一実施例を示す回路
ブロック図であるっ 図において、各論理回路（以下島論理回路をＣＡＲＤと
略す）１０１〜１０−はある基準にしたがって決定し九
複数個の記憶素子１００により１それぞれ構成され、こ
れらＣＡＲＤ　１０ｓ〜１０ｎによって被診断回路１０
が構成されている。　各ＣＡＲＤＤ記憶索子１００は’
／７）パスによって連鎖状に接続されてお）、診断時に
は後述するシフト制御回路２４からの制御信号によって
各ＣＡＲＤ毎、記憶素子ｏシフトレジスタが形成される
・選択用レジスタ（以下、８ＬＲと略す）１１はＣＡ　
ＲＤ　１０ｓ　〜１Ｏｎの中よシ１つのＣＡＲＤを選択
する番号情報を共通パス１５より受は取る丸めの４ので
ある・ この８ＬＲ１１に格納された情報によりＣＡＲＤ選択回
路（以下、８ＷＬＡと略す）１２は対応のＣＡＲＤのシ
フトパスを選択すゐ。

シフトレジスタ（以下、８ＦＲと略す）１３は外部と被
診断回路１００間の情報の授受を行ない、制御用カウン
タ（以下、ＣＴＲＡと略す）１４はこ０８ＦＲ１３の情
報の授受の際に５ＦＲ１３のオーバフ謬−を監視するた
めカウントを行なう。

共通パス回路（以下、Ｃ−ＢＵ８と略す）１５は図示し
ない外部インタフェースと本論理装電の信号の仲介を行
なう。　　シフトバッファ（以下、ＳＦＢと略す）１７
は被診断回路１０内の記憶素子１００の制御あるいは観
察情報あるいは設定情報を一時格納するバッファであシ
、選択回路（以下、８ＥＬＢと略す）１６は観察情報あ
るいは設定１１＃報のいずれか、すなわち８ＥＬＡ１２
の出力信号あるいは８ＦＲ１３の出力備考のいずれかを
選択する。　第２論理値発生回路（以下、Ｇ■ＥＮと略
す）１８とｔＩＸ１論理値発生回路（以下、ＧＯＥＮと
略す）１９は、それぞれ論理値ａ１＠と１６９を発生す
る回路であり、これら論理値および８ＦＢ１７の出力信
号のいずれかが選択回路２０によって選択され１被診断
回路１０にシフトインされる。　シフト数カウンタ（以
下、ＣＴＲＢと略す）２１は８ＦＢ１７と被診断回路１
ｏのシフト数をカウントする回路で、このカウント値と
シフト数終了値が設定されているシフト終了値設定レジ
スタ（以下、ＥＤＲと略す）２２の出力が比較回路（以
下、ＣＭＰＡと略す）２３によって比較されるう　シフ
ト制御回路（以下、ＳＰＣと略す）２４は共通パス回路
１５から制御情報を受けて、ＣＴＲＢ２１、ＣＴＲＡ　
１４のクリア、カウント開始、停止を制御し＼さら４ｃ
８ＥＬＢ１ｇ、８ＢＬＣ２０の切替制御を行なうとと４
に、被診断回路１０と５ＦＢ１７と８Ｆ８１３のシフト
制御も行なう。

本回路の動作はシフト制御が主になっている。

シフトレジスタ（以下、ｓｉｎ、と略す）２５は２段に
構成されてお勤、被診断回路１０からのシフドア中ト信
号を保持する。　比較回路（以下、ＣＭＦＢと略す）２
６はこれら８２Ｒ２５（り１段目とＧＯＥＮ　ＩＩおよ
びＳ２Ｒ易の２段目とＧＩＥＮ１８のそれぞれの出力を
比較する。

次に、前記第１図に併せ、第２図のシフト概念図を参照
して本実施例の動作を説明する１、まず、ａＬＲＩＩＫ
ＣＡＲＤ　１０ｓ〜Ｉｏｎの選択用情報を設定し、５Ｌ
ＲＩＩの出力信号によ）８ＥＬＡ　１！の選択を行ない
、記憶素子１００の情報をシフトアウトするＣＡＲＤ（
以下、このＣＡＲＤをｔｏ’とする）を決定すゐ。

さらにＣＴＲＢ２１をクリアし、８１ＬＢ１６を８ＥＩ
、Ａ　１２側に選択しておき、８ＥＬＣ２０をＧＯＥＮ
１９に選択してお（、、５Ｆｃ２４は、ＧＯＥＮ１９か
らの論理値Ｏを８ＥＬＣ３０を介してＣＡ　ＲＤ１０’
　Ｋシフトインし、同時にＣＡＲＤ　１０’の記憶素子
１００の状態を８ＢＬＡ１２と８ＥＬＢ１ｇを介して８
ＦＢ１７にシフトインさせる。

１シフト動作に対応しＣＴＲＢ２１に１を加え１ＣＴＲ
Ｂ２１がオーバフローしたときシフト動作を終了させる
。

第２図において、シフト開始前の状態をケース１で表わ
すとすれば、シフト完了後はケース２で示されるように
、８ＦＢ１７にはＣＡＩ’ＬＤ　１０’の記憶素子１０
０の状態が格納され、記憶素子１００には論理値Ｏが格
納されている。

次に、ＣＡＩ’ＬＤ　　１０’内の記憶素子ｉｏｏの数
を決定するには、まず８ＥＬＣ２０をＧＩＦｆＮ１８側
に選択し論理値１を１つシフトし、５ＥＬＣ２０をＧＯ
ＥＮ１９側に選択し論理値０を１つシフトし、２つのシ
フト動作後、ＣＴＲＢ　２１をクリアし、ＢＤＲ２２に
最大値を設定する。　この状態が第３図のケース３に示
しである。

１シフト動作に対応しＣＴＲＢ　ｊｌｌに１を加えなが
ら、８２Ｒ雪５にシフトインされるＣＡＲＤＩＯ’から
のシアドア中トデータをＣＭＰＢ　２６で比較すゐ。　
比較途中の状態を第３図のケース４Ｋｍｔ。　ＣＭＰＢ
　２６で８２Ｂ、２５（Ｄ２段目に論理値１とＸ　１段
ｌＩＫ論理値Ｏを検出し九とき、すなわち、８！Ｒ１ｇ
が論理値１０となったとき、シフト動作を停止し、その
ときのＣＴＲＡｌ４の値をＥＤＲ銘にセットする。　こ
れが第２図のケース５で示される状態でＣＴＲＢ　２１
の値がＣＡＲＤ　１０’内の記憶素子１００の数を示す
。

８！Ｒ２５で論理値１０を検出できなかったときはＣＴ
ＲＢ　ｍからＥＤＲｆｉにセットしないので、最初にＥ
ＤＲ２！にセットし喪値が記憶素子１０Ｇの歌を示すヒ
とになる・ ＣＡＲＤＩＱＩ内の記憶素子１００の状態を外部から観
察するＫはＣＴＲＢ２１をクリアし、８ＥＬ２０で８Ｆ
Ｂ１？を選択し、ＣＴＲＡｌ４をクリアし死後、８ＦＢ
１８に８ＦＢ１７０データをシフトインするとともにＣ
ＴＲＡｌ４をカウントアツプする。　　　ＣＴＲＡｌ４
がオーバフローする度に、　　５ＦＢ１３のデータをＣ
−ＢＵ８１５に転送しながら？］１）Ｒ２２の値とＣＴ
ＲＢ２１が一致するまでシフト動作とＣ−ＢＵＳ　１５
への転送を行なう。

ＣＡ）ｔＤ１０’内の記憶素子１００へ状態を設定する
には、ＣＴ）ＩＢ２１をクリアし、５ＢＬＢ１６で８Ｆ
Ｒ１３を選択しておき、ＣＴＲＡｌ４をクリアし、Ｃ−
ＢＵ８１５にデータ受取り要求を出し８ＦＩ（１３にデ
ータを受取った後、ＣＴＲＡｌ４とＣＴＲＢ２１をカウ
ントアツプしながらＣＴＲＢ２１がＥＤＲ２２に一致す
るまで８ＦＢ１７に８ＦＢ。

１３のデータをシフトインする。　　このとき、ＣＴル
Ａ　１４がオーバフローする度にＣ−ＢＵ８１５から設
定データを受取る。

ＣＴＲＢ２１とｇＤＲ２２の値が一致したとき、５ＦＢ
１７だけＣＴＲＢ２１がオーバフローするまでシフト動
作を行ない、オーバフローｉ、８ＥＬＣ２Ｇで５ＦＢ１
７を選択し、ＣＴＲＢｚｉをクリアし、ＣＴＲＢ２１を
カウントアツプしながらＣＴＲＢ２１とＢＤＲ２２の値
が一致する壕でＣＡＲＤ１０’Ｋ　８ＦＢ　１７のデー
タをシフトインする。

なお、ＧＯＥＮ１９とＱＩＥＮｌｇを逆にして論理値１
を設定するかわシに論理値Ｏを設定し１論理値Ｏを設定
するかわ）Ｋ論理値ｌを設定して亀、同じ制御が行なえ
ることは明らかである、以上、詳しく説明したように１
本発明によればある基準で分割し九被診断回路の配憶素
子数を認識する丸めに、前記記憶素子で構成したシフト
レジスタ内を２ビツトの１．０組合せコードを通過させ
、出口でそのブードを検出したときのシフト数を格納す
るように構成することによ）１故障、０故障Ｋかかわら
ず記憶素子の状態が観測できる。

【図面の簡単な説明】

第１図は本発明による論理装置の一実施例を示すブロッ
ク図、第２図は実施例のシフト概念図である。 １０・・・被診断回路 １０１〜１０．・・・論理回路 １１・・・選択用レジスタ　１２・・・選択回路１３・
・・シフトレジスタ　１４・・・制御用カウンタ１５・
・・共通バス回路　　１６・・・選択回路１７・・・シ
フトバッファ １８・・・第２論理値発生回路 １９・・・第１論理値発生回路 加・・・膚択回路　　　　２１・・・シフト数カウンタ
２２・・・シフト終了値設定レジスタ ２３・・・比較回路　　　　Ｕ・・・シフト制御回路２
５・・・シフトレジスタ　２６・・・比較回路１００・
・・記憶素子 特許出願人　日本電気株式会社

Claims (1)

1. 【特許請求の範囲】 複数の記憶素子を備えた論理回路複数個よシなる被診断
   回路と、前記記憶素子を前記各論理回路単位毎に連鎖状
   に接続してあり、診断時にその各論理回路毎にシフトレ
   ジスタを形成させるシフトハスと、診断すべき論理回路
   を選択する情報を格納する選択用レジスタと、前記選択
   用レジスタに格納された情報にしたがって一対の論理回
   路のシフトパスを選択するシフトパス選択回路と１１種
   類の固定値信号を作成する第１１１ｉＩ理値発生回路と
   １前記固定値信号とは異なる種類の信号を作成する第２
   論理値発生回路と前記選択された論理回路のシフトハス
   入力Ｋ。 前記固定値信号を少なくとも前記選択された論理回路が
   有する最大記憶素子数だけシフトインし、次いで前記固
   定値信号とは異なる種類の信号を１つ以上シフトインし
   、続けて前記固定値信号を１つ以上シフトインし、その
   後シフトを繰返すように制御するシフト制御回路と１前
   記シフ）制御回路の制御にし九がって前記選択された論
   １１回路のシフＦパス出力よ〉読出され良信号を格納す
   るシフトレジスタと、前記固定値信号とこれとは異なる
   種類の信号を１つ以上シフトインし丸後、前記シフトレ
   ジスタにシフトされる数をカウントするシフト数カウン
   タと、前記シフトレジスタ内で前記固定値信号とこれと
   は具なゐ種類の信号の組会せを検出したとき前記シフト
   制御回路のシフト制御を停止させる比較回路とを含み、
   前記３種類の信号の組合わせＯ検出によって前記シフト
   数カウンタを停止し、その値より選択された論理回路の
   記憶素子、　　数を求めるように構成し九ことを特徴と
   すゐ論理装置。