JPS58131A - 表面保護膜のエツチング方法 - Google Patents
表面保護膜のエツチング方法Info
- Publication number
- JPS58131A JPS58131A JP56099388A JP9938881A JPS58131A JP S58131 A JPS58131 A JP S58131A JP 56099388 A JP56099388 A JP 56099388A JP 9938881 A JP9938881 A JP 9938881A JP S58131 A JPS58131 A JP S58131A
- Authority
- JP
- Japan
- Prior art keywords
- film
- surface protective
- protective film
- etching
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体装置の製造における表面保Ｉ！ｋｙ
Ｉ！のエツチング方法の改良に関するものである。
Ｉ！のエツチング方法の改良に関するものである。
第１図および第２図は表面保護膜の従来のエツチング方
法の主要段階を示す断面図である。
法の主要段階を示す断面図である。
従来の方法は、次のようにして行われる。
ｔｓ１図に示すように、シリコ／基体【１１上に、通常
の半導体装置製造工程に従って、シリコ７酸化膜（Ｓｉ
ｎ２膜）からなる絶縁膜（２）を形成し、その上に外部
リードとの接続用の電極パッド（３）を有する電極配線
膜を形成した後、常圧ＯＶＤ法または減圧ＯＶＤ法によ
って、まずリン濃度数モル−の８１０ｇ ｌｌＩである
り／ドープ８１０ｓ ｌＩ−を約３００ＯＡの厚さに堆
積させ、つづいて高純度ｓ１ｏ＊ＩＩＨ１を約４００Ｏ
Ａの厚さに堆積させて表面床＃！膜〔４）を形成し、さ
らに、表面保＠暎（４）の電極パッド（３）上の部分に
所要の開口部を形成するのに必要なパターンを有するフ
ォトレジスト膜（５）を形成する。次に、第２図に示す
ように、表面保護膜（４）を、例えば、フッ酸、７ツ化
アンモ／、酢酸およびアルコールの混合液（混合比、６
：ｌ：４：５）からなる表面保護膜エツチング液にてエ
ッチフグ処理して開口部を形成した後、不用となったフ
オトレジス）ｉｌｌ！（５）を除去する。
の半導体装置製造工程に従って、シリコ７酸化膜（Ｓｉ
ｎ２膜）からなる絶縁膜（２）を形成し、その上に外部
リードとの接続用の電極パッド（３）を有する電極配線
膜を形成した後、常圧ＯＶＤ法または減圧ＯＶＤ法によ
って、まずリン濃度数モル−の８１０ｇ ｌｌＩである
り／ドープ８１０ｓ ｌＩ−を約３００ＯＡの厚さに堆
積させ、つづいて高純度ｓ１ｏ＊ＩＩＨ１を約４００Ｏ
Ａの厚さに堆積させて表面床＃！膜〔４）を形成し、さ
らに、表面保＠暎（４）の電極パッド（３）上の部分に
所要の開口部を形成するのに必要なパターンを有するフ
ォトレジスト膜（５）を形成する。次に、第２図に示す
ように、表面保護膜（４）を、例えば、フッ酸、７ツ化
アンモ／、酢酸およびアルコールの混合液（混合比、６
：ｌ：４：５）からなる表面保護膜エツチング液にてエ
ッチフグ処理して開口部を形成した後、不用となったフ
オトレジス）ｉｌｌ！（５）を除去する。
上記の従来法によれば、第２図に示すように、表ＩｉＯ
保護膜（４１のフォトレジスト膜（５）の下へのサイド
エッチ７７番こよろくい込み部が不均一に生ずるため、
エツチング精度が惑い。さらに、表面保護膜（４）がり
／ビーフ−８ｉｎ２膜（財）と高純度ＳｉＯ３膜（転）
との二層構造となっているため、前記の表面保護膜エツ
チング液によるエツチング速度が、リンドーノ５１０２
暎−に対する方が高純度８１０ｇｇ（１９に対する方よ
り大きいため、リンドープＳｉｎｇ ｒｓ（ロ）が過度
にエツチングされた形となる。このようになると、例え
ば、次工程において金属薄膜の被着を要する場合Ｉこ、
前記のくい込み部において金属薄膜の断線を生じるとい
う欠点をＭしている。
保護膜（４１のフォトレジスト膜（５）の下へのサイド
エッチ７７番こよろくい込み部が不均一に生ずるため、
エツチング精度が惑い。さらに、表面保護膜（４）がり
／ビーフ−８ｉｎ２膜（財）と高純度ＳｉＯ３膜（転）
との二層構造となっているため、前記の表面保護膜エツ
チング液によるエツチング速度が、リンドーノ５１０２
暎−に対する方が高純度８１０ｇｇ（１９に対する方よ
り大きいため、リンドープＳｉｎｇ ｒｓ（ロ）が過度
にエツチングされた形となる。このようになると、例え
ば、次工程において金属薄膜の被着を要する場合Ｉこ、
前記のくい込み部において金属薄膜の断線を生じるとい
う欠点をＭしている。
この発明は、上記の欠点を除去するためになされたもの
であり、表面保護膜のレジスト膜に被覆されていない部
分にイオン注入をして、この部分に対するエッチ７グ速
度をレジスト［に被覆されている部分に対するエツチン
グ速度より大きくすることによって、表面体ａｍのサイ
ドエツチングを抑制することを目的としたものである。
であり、表面保護膜のレジスト膜に被覆されていない部
分にイオン注入をして、この部分に対するエッチ７グ速
度をレジスト［に被覆されている部分に対するエツチン
グ速度より大きくすることによって、表面体ａｍのサイ
ドエツチングを抑制することを目的としたものである。
以下、実施例に基づいてこの発明を説明する。
第３図および第４図は表面体＠膜のこの発明によるエッ
チ７グ方法の一実施例の主要段階をボす断面図である。
チ７グ方法の一実施例の主要段階をボす断面図である。
第３図および第４図において、第１図および第２図と同
一符号は第１図および第２図にて示したものと同様のも
のを表わしている。
一符号は第１図および第２図にて示したものと同様のも
のを表わしている。
実施例の方法は次のようにして行われる。
第３図に示すように、従来の方法と同様にして、表面保
護＠ （４１上に所要のパターンを有するフォトレジス
ト膜（５）を形成し、このフォトレジスト！（５１をマ
スクにして、加速電圧１５０〜１ｌｋＶ 、注入量５〜
７×１１０１５ｏ″″２程度でりンを表面体＃ｉ膜（４
）にイオン注入する。次に、表面保護膜（４）を、従来
の方法と同様の表面保護膜エツチング液にてエッチフグ
処理して開口部を形成した後、不用となったフィトレジ
スト膜（５）を味去すると、第４図番こ示す状態となる
。
護＠ （４１上に所要のパターンを有するフォトレジス
ト膜（５）を形成し、このフォトレジスト！（５１をマ
スクにして、加速電圧１５０〜１ｌｋＶ 、注入量５〜
７×１１０１５ｏ″″２程度でりンを表面体＃ｉ膜（４
）にイオン注入する。次に、表面保護膜（４）を、従来
の方法と同様の表面保護膜エツチング液にてエッチフグ
処理して開口部を形成した後、不用となったフィトレジ
スト膜（５）を味去すると、第４図番こ示す状態となる
。
Ｌ記の実施例の方法によれば、表面保護膜（４）の−７
オトレジスト換（５）に被覆されていｔｌい部分（こ１
ツノをイオン注入するから、この部分に対する二゛ンナ
ノグ速度が、フォトレジスト膜（５１に被覆されている
部分に対するエツチング速度より大きくなる７：め、サ
イドエツチングを抑制することができる。
オトレジスト換（５）に被覆されていｔｌい部分（こ１
ツノをイオン注入するから、この部分に対する二゛ンナ
ノグ速度が、フォトレジスト膜（５１に被覆されている
部分に対するエツチング速度より大きくなる７：め、サ
イドエツチングを抑制することができる。
また、表面体＃ｉ膜（４）の開口部を形成Ｔる部分の高
純［５１０２膜四にイオン注入〇こよりリンカイト′−
ビ／グされるから、前記の表面体Ｆａ＠工゛ンチンク゛
液１こよるり／ドープ５ｆＯ２膜（ロ）および尚純度Ｓ
ｉＯ２膜祷に対するエツチング速度の差を小さくできる
ため、リフドープ５１０２膜（ロ）が過度（こ工′ンチ
ングされるのを防止することができる。
純［５１０２膜四にイオン注入〇こよりリンカイト′−
ビ／グされるから、前記の表面体Ｆａ＠工゛ンチンク゛
液１こよるり／ドープ５ｆＯ２膜（ロ）および尚純度Ｓ
ｉＯ２膜祷に対するエツチング速度の差を小さくできる
ため、リフドープ５１０２膜（ロ）が過度（こ工′ンチ
ングされるのを防止することができる。
上記の実施例においては、表面保護膜（４１カイ１〕／
ドープ５１ｏ２＠（６）と高純度５１０２膜四との二層
構造になっている場合について述べたが、二層構造１と
なっていない表面体ｄＩｉ映にも＼この発明を１２１ｉ
ｉｉ用することができる。その場合、表面保護膜にリン
カ（ドーグされていることは必ずしも必要で１まな（１
゜１ツノがドーグされていない表面体＠膜の場合番こ１
ま、注入するイオ／として他のイオン、例え１ｚ、ホク
素イオノを用いることができる。
ドープ５１ｏ２＠（６）と高純度５１０２膜四との二層
構造になっている場合について述べたが、二層構造１と
なっていない表面体ｄＩｉ映にも＼この発明を１２１ｉ
ｉｉ用することができる。その場合、表面保護膜にリン
カ（ドーグされていることは必ずしも必要で１まな（１
゜１ツノがドーグされていない表面体＠膜の場合番こ１
ま、注入するイオ／として他のイオン、例え１ｚ、ホク
素イオノを用いることができる。
以上詳述したように、この発明番こよる表面保護膜のエ
ツチング方法においては、表面体ｓｉの開口部形成部分
を露出させるレジスト膜をマスク＋Ｃしｉ（の表面体ｓ
ｉ＊に対する所定の工゛ンチ／ダ液のエツチング速度を
増大させるイオンをこの表面保護膜に注入するので、表
面保護膜のレジスト膜に被覆されていない部分に対する
工゛ンチ／り°速度が被覆されている部分に対する二゛
ンチ７グ速度より大きくなるから、サイドエツチングを
抑電ｕすることができ、エツチング精度が向上する。
ツチング方法においては、表面体ｓｉの開口部形成部分
を露出させるレジスト膜をマスク＋Ｃしｉ（の表面体ｓ
ｉ＊に対する所定の工゛ンチ／ダ液のエツチング速度を
増大させるイオンをこの表面保護膜に注入するので、表
面保護膜のレジスト膜に被覆されていない部分に対する
工゛ンチ／り°速度が被覆されている部分に対する二゛
ンチ７グ速度より大きくなるから、サイドエツチングを
抑電ｕすることができ、エツチング精度が向上する。
第１図および第２図は従来方法の主要段階を示す断面図
、第３図および第４図Ｃまこの発明の一実施例の生ＩＲ
段階を示す断面図である。 図において、（１１はシリコ／基体く半導体基体〕、ｔ
３Ｊは電極パッド（電極配線膜の一部） 、（４１ｉｆ
表向保護膜、（ロ）はす／ビー１８１０ｇ１ｌ、−は高
純度Ｂｉａ１１１１１１、（６１はフォトレジストＷｓ
（レジスト膜）である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛 野 信 −（外１名Ｊ 第１図 第２図 第３図 第４図 手続補正書（ｇ１発） ミ許庁長官殿 事件の表示 特願昭５６−９９５８８号０° 発
Ｆ！Ｊｌａ名称 表面保１Ｉ１１ｊｌＫのエツチ
ング方法３、補正をする者 事件との関係 特許出願人 ５、 補正の対象 図面の第３図 ６、 補正の内容 図面の＃！３図を添付図面の第３図のとおりに訂正する
。 ７、 添付書類の目録 訂正後の第３図を示す図面 １通以上 第３図
、第３図および第４図Ｃまこの発明の一実施例の生ＩＲ
段階を示す断面図である。 図において、（１１はシリコ／基体く半導体基体〕、ｔ
３Ｊは電極パッド（電極配線膜の一部） 、（４１ｉｆ
表向保護膜、（ロ）はす／ビー１８１０ｇ１ｌ、−は高
純度Ｂｉａ１１１１１１、（６１はフォトレジストＷｓ
（レジスト膜）である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛 野 信 −（外１名Ｊ 第１図 第２図 第３図 第４図 手続補正書（ｇ１発） ミ許庁長官殿 事件の表示 特願昭５６−９９５８８号０° 発
Ｆ！Ｊｌａ名称 表面保１Ｉ１１ｊｌＫのエツチ
ング方法３、補正をする者 事件との関係 特許出願人 ５、 補正の対象 図面の第３図 ６、 補正の内容 図面の＃！３図を添付図面の第３図のとおりに訂正する
。 ７、 添付書類の目録 訂正後の第３図を示す図面 １通以上 第３図
Claims (1)
- 【特許請求の範囲】 （１１半導体基体に形成された半導体素子相互間を結線
する電極配線膜を被覆する表面保繰膜上にこの表面保護
膜の開口部形成部分を露出させる）（ターフを有するレ
ジスト膜を形成する工程、上記レジスト［をマスクにし
て所定のエツチ７グ液の上記表面保護膜に対するエッチ
ノブ速度を増大させるイオンを上記表面保護膜にイオノ
注入する工程、および上記レジスト膜をマスクにして上
記所定のエッチノブ液にて上記表面保護膜をエツチング
して開口部を形成する工程を備えた表面保護膜のエツチ
ング方法。 （２） 表面保護膜がリンをドープしたシリコ／酸化
膜からなる′下層と高純麓シリコン酸化膜からなる上層
との二層構造を有し、上記表面保護膜にリンをイオノ注
入することを特徴とする特許請求の範囲第１項記載の表
面゛保繰暎のエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099388A JPS58131A (ja) | 1981-06-24 | 1981-06-24 | 表面保護膜のエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099388A JPS58131A (ja) | 1981-06-24 | 1981-06-24 | 表面保護膜のエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58131A true JPS58131A (ja) | 1983-01-05 |
Family
ID=14246118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099388A Pending JPS58131A (ja) | 1981-06-24 | 1981-06-24 | 表面保護膜のエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58131A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634494A (en) * | 1984-07-31 | 1987-01-06 | Ricoh Company, Ltd. | Etching of a phosphosilicate glass film selectively implanted with boron |
| US4691676A (en) * | 1985-03-12 | 1987-09-08 | Nissan Motor Company, Limited | Apparatus for throttle valve control |
| US4863556A (en) * | 1985-09-30 | 1989-09-05 | Siemens Aktiengesellschaft | Method for transferring superfine photoresist structures |
| US4899623A (en) * | 1987-06-13 | 1990-02-13 | Vdo Adolf Schindling Ag | Control system for internal combustion engines |
| US5037767A (en) * | 1985-03-13 | 1991-08-06 | U.S. Philips Corporation | Method of manufacturing a semiconductor device by ion implantation through an ion-sensitive resist |
| US5385630A (en) * | 1993-06-29 | 1995-01-31 | Digital Equipment Corporation | Process for increasing sacrificial oxide etch rate to reduce field oxide loss |
-
1981
- 1981-06-24 JP JP56099388A patent/JPS58131A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634494A (en) * | 1984-07-31 | 1987-01-06 | Ricoh Company, Ltd. | Etching of a phosphosilicate glass film selectively implanted with boron |
| US4691676A (en) * | 1985-03-12 | 1987-09-08 | Nissan Motor Company, Limited | Apparatus for throttle valve control |
| US5037767A (en) * | 1985-03-13 | 1991-08-06 | U.S. Philips Corporation | Method of manufacturing a semiconductor device by ion implantation through an ion-sensitive resist |
| US4863556A (en) * | 1985-09-30 | 1989-09-05 | Siemens Aktiengesellschaft | Method for transferring superfine photoresist structures |
| US4899623A (en) * | 1987-06-13 | 1990-02-13 | Vdo Adolf Schindling Ag | Control system for internal combustion engines |
| US5385630A (en) * | 1993-06-29 | 1995-01-31 | Digital Equipment Corporation | Process for increasing sacrificial oxide etch rate to reduce field oxide loss |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008728B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US4655875A (en) | Ion implantation process | |
| EP0095209A3 (en) | Method of forming a resist mask resistant to plasma etching | |
| WO1990013141A1 (en) | Edge doping processes for mesa structures in sos and soi devices | |
| JPS58131A (ja) | 表面保護膜のエツチング方法 | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| JPS5846652A (ja) | 多層配線形成方法 | |
| JPS6084831A (ja) | 半導体装置の製造方法 | |
| JPS56164550A (en) | Manufacture of semiconductor device | |
| JPH04163965A (ja) | 半導体装置の製造方法 | |
| JPS5898932A (ja) | 半導体装置の製造方法 | |
| JPS5754343A (en) | Formation of inversion preventing region | |
| JPS5893342A (ja) | 半導体装置の製造方法 | |
| JPS6257229A (ja) | 半導体装置の製造方法 | |
| JPS6055631A (ja) | 半導体装置の製造方法 | |
| KR0141943B1 (ko) | 반도체소자의 제조방법 | |
| JPS6042833A (ja) | 微細パタ−ン形成方法 | |
| JPS6216536B2 (ja) | ||
| JPS562635A (en) | Manufacture of semiconductor device | |
| JPS57180144A (en) | Manufacture of semiconductor device | |
| JPH0518458B2 (ja) | ||
| JPS57130418A (en) | Manufacture of semiconductor device | |
| JPS5633826A (en) | Manufacture of target | |
| JPS59108317A (ja) | 電極配線形成法 | |
| GB2083946A (en) | Method of making integrated circuits |