JPS5846652A - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JPS5846652A JPS5846652A JP56145320A JP14532081A JPS5846652A JP S5846652 A JPS5846652 A JP S5846652A JP 56145320 A JP56145320 A JP 56145320A JP 14532081 A JP14532081 A JP 14532081A JP S5846652 A JPS5846652 A JP S5846652A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- polyimide
- polyimide layer
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はポリイミドを層間ＩＩｌ！Ｉ威績に用いる多層
配線の形成方法に係り、特に該多層配線に於けるポリイ
ミド層間絶縁−の形成方法に関する。
配線の形成方法に係り、特に該多層配線に於けるポリイ
ミド層間絶縁−の形成方法に関する。
例えば多１−配線構造の半導体装置に於ては、上層配線
を形成する面の平坦化を＠りて、上層配線Ｏ変形や亀裂
を防止し、製造歩′ｉｌｔりや信頼性を向上せしめるた
めに、層間絶縁膜をポリイミド層で形成する多層配線構
造が多用される。
を形成する面の平坦化を＠りて、上層配線Ｏ変形や亀裂
を防止し、製造歩′ｉｌｔりや信頼性を向上せしめるた
めに、層間絶縁膜をポリイミド層で形成する多層配線構
造が多用される。
上記半導体装置に於ける多ノー配線構造を形成するに際
しては、例えば第１図（ａ）に示すように、通常プロセ
スを経て半導体基体１内に拡散領域２が、又早４体一体
ｌ上に二酸化シリコン（８１０ｇ）等の下層絶縁属３が
形成され、更に腋下を一絶縁績３に前記拡散領域２１Ｉ
ｉを表出する電極窓４が形成され、貞に又該下層絶縁膜
３上に前記電極窓４を介して拡散領域に接するアル１ニ
ウム（Ａ ｔ）等の下−配線暴が形成されてなる被処理
基体が用いられる０そして従来の方法に於ては、先ず該
被処理基板上にボリアイド層をスピン嗜コートし、所定
のステップ中具アを行って、第１図缶）に示すように彼
処臘基体面の４Ｌ城上を横い且つ下ｊ−配線５の上部で
１〔μｍ〕程＊ｏ厚さを有するポリイミド層６からなる
層間絶縁１１＃１１を形成する。次いで第１図（ｅ）に
示すようにポリイミド層６上に配−接続窓形成領域面を
表出するエツチング窓７を有するレジスト膜８を形成し
、ヒドラジン等からなるボリイ（ド・エツチング液によ
シ遇択エツチングを行って、該ポリイミド層６に下層配
１１１５の上面を表出する配ｍ＊続窓９を形成する。そ
して次いで通常の配線形成方法に従って、第１図（ｄ）
に示すように上記ポリイミド層６からなる層間絶縁膜上
に、配ｆｉＩ接続慾９に於て下層配線５に接する例えば
Ａｔ＊の上層配線１０の形成がなされていた。
しては、例えば第１図（ａ）に示すように、通常プロセ
スを経て半導体基体１内に拡散領域２が、又早４体一体
ｌ上に二酸化シリコン（８１０ｇ）等の下層絶縁属３が
形成され、更に腋下を一絶縁績３に前記拡散領域２１Ｉ
ｉを表出する電極窓４が形成され、貞に又該下層絶縁膜
３上に前記電極窓４を介して拡散領域に接するアル１ニ
ウム（Ａ ｔ）等の下−配線暴が形成されてなる被処理
基体が用いられる０そして従来の方法に於ては、先ず該
被処理基板上にボリアイド層をスピン嗜コートし、所定
のステップ中具アを行って、第１図缶）に示すように彼
処臘基体面の４Ｌ城上を横い且つ下ｊ−配線５の上部で
１〔μｍ〕程＊ｏ厚さを有するポリイミド層６からなる
層間絶縁１１＃１１を形成する。次いで第１図（ｅ）に
示すようにポリイミド層６上に配−接続窓形成領域面を
表出するエツチング窓７を有するレジスト膜８を形成し
、ヒドラジン等からなるボリイ（ド・エツチング液によ
シ遇択エツチングを行って、該ポリイミド層６に下層配
１１１５の上面を表出する配ｍ＊続窓９を形成する。そ
して次いで通常の配線形成方法に従って、第１図（ｄ）
に示すように上記ポリイミド層６からなる層間絶縁膜上
に、配ｆｉＩ接続慾９に於て下層配線５に接する例えば
Ａｔ＊の上層配線１０の形成がなされていた。
然し上記従来方法に於ては、第１図（ｅ）に示すように
、ポリイミド層６に配！Ｉ接続窓９をエツチング形成す
る際に、レジスト膜８のエツチング窓７と下層配線５と
の間に位置ずれが６ると、エツチング窓７内に下層配線
５Ｋｍｌ接する領域のポリイミド層６が赤出し、該領域
のポリイミド層６にオーバ・エツチング部１１が形成さ
れ、そのため該領域ＶＣ函した下層配ｌａ５の縁部には
鋭利な角１２を持りた段差部１３が形成される。そのた
め該従来方法に於ては、第１図（ｄ）に示すようにポリ
イミド層６上に、該配＃接続窓９に於て下層配ａＳに接
する上層配線ｌＯを形成した際に、配線接続窓＊＊０上
層配線１０に１下層配線５の鋭利な角１２を起点とする
亀裂１４が発生しがちで、上層配線１Ｇの品質が低下す
るという問題がある０そのため従来は上記位置ずれを防
止する手段として、下層配＃５に於ける配線接続領域に
通常の配線幅の例えば二倍Ｓｔの一辺を有する配線接続
パッドを形成してい九が、該手段は半導体装置の集積度
を低下せしめるという欠点があった。
、ポリイミド層６に配！Ｉ接続窓９をエツチング形成す
る際に、レジスト膜８のエツチング窓７と下層配線５と
の間に位置ずれが６ると、エツチング窓７内に下層配線
５Ｋｍｌ接する領域のポリイミド層６が赤出し、該領域
のポリイミド層６にオーバ・エツチング部１１が形成さ
れ、そのため該領域ＶＣ函した下層配ｌａ５の縁部には
鋭利な角１２を持りた段差部１３が形成される。そのた
め該従来方法に於ては、第１図（ｄ）に示すようにポリ
イミド層６上に、該配＃接続窓９に於て下層配ａＳに接
する上層配線ｌＯを形成した際に、配線接続窓＊＊０上
層配線１０に１下層配線５の鋭利な角１２を起点とする
亀裂１４が発生しがちで、上層配線１Ｇの品質が低下す
るという問題がある０そのため従来は上記位置ずれを防
止する手段として、下層配＃５に於ける配線接続領域に
通常の配線幅の例えば二倍Ｓｔの一辺を有する配線接続
パッドを形成してい九が、該手段は半導体装置の集積度
を低下せしめるという欠点があった。
本発明は上記問題点を除去する目的で、ポリイミド層間
絶縁膜の配線接続窓と下層配線との間に位置ずれがあっ
ても、諌配線接続窓部に於て上層配線０品質が低下せし
められることのない、ボリイ曙ド層関絶縁膜の形成方法
を提供すゐ・即ち本発明はポリイｉドを層間絶＃に膜に
用いる多層配線の形成方法に於て、下層配線間の凹部を
第１０ポリイミド層で埋める工程と、＃第１のポリイミ
ド層の上面に１×ｌθ″’（ａｔｍ／ｃｊ）以上のドー
ズ量でイオン種を注入する工程と、咳第１のポリイミド
層及び下層配線上を機う第２のポリイミド層を形成する
工程と、該第２（Ｄポリイミド層に下層配線の上面を表
出する配線接続窓を形成する工程と、該第２のポリイミ
ド層上に前記配線接続窓に於て下ｌ−配線に接する上層
配線を形成する工程とを有することを％倣とする。
絶縁膜の配線接続窓と下層配線との間に位置ずれがあっ
ても、諌配線接続窓部に於て上層配線０品質が低下せし
められることのない、ボリイ曙ド層関絶縁膜の形成方法
を提供すゐ・即ち本発明はポリイｉドを層間絶＃に膜に
用いる多層配線の形成方法に於て、下層配線間の凹部を
第１０ポリイミド層で埋める工程と、＃第１のポリイミ
ド層の上面に１×ｌθ″’（ａｔｍ／ｃｊ）以上のドー
ズ量でイオン種を注入する工程と、咳第１のポリイミド
層及び下層配線上を機う第２のポリイミド層を形成する
工程と、該第２（Ｄポリイミド層に下層配線の上面を表
出する配線接続窓を形成する工程と、該第２のポリイミ
ド層上に前記配線接続窓に於て下ｌ−配線に接する上層
配線を形成する工程とを有することを％倣とする。
以下本発明を実施例について、第２し」（ａ）乃至億）
に示す一実施例の工程断面図、及び第３図に示す一実施
例に於けるポリイミド層のイオン・ドーズ量とエツチン
グ・レートの関係図を用いてｌＰｍに説明する〇 本発明の方法により例えばパイ−５ｉ−ラ型半導体装置
に於ける多ノー配線を形成するに際しては、第２図−）
に示すように通常のプロセスを経て半導体基体例えばシ
リコン・エピタキシャル層２１内にベース拡散領域２２
．エミッタ拡散領域２３等か、又シリコン争エピタキシ
ャル層２１上にＳ Ｉ ＣｈＴ層絶鍼［２４がそれぞれ
形成され、史Ｋ Ｓ ｉ Ｏｘ −Ｆ層絶縁ｌＡ２４に
ベース拡散領域２２．エミッタ拡散領域２３等に対する
電極窓２≦及び２６等が形成され、良に又咳ｓｔｏｗ下
層絶縁ｉ１［２４上に前記電極窓２Ｓ及び２６等に於て
それぞれベース拡散領域２２及びエミッタ拡散領域２３
等に接続すゐ下層ムを配＠２７ｍ、２７ｂ等が形成され
てなる被処理基体を用いる。そして先ず第２図（６）に
示すように、該被処理基体上に下層Ａｔ配線２７ｍ、２
７ｂ等を完全に填める厚さの第１のポリイミド層２８を
、ポリアミド層のスピン・コーティング及び所定のステ
ップ・キ轟ア工程を経て形成する。次いで例えば通常の
酸素（Ｏｌ）プラズマ部層等により第３図（ｃ）Ｋ示す
ように１下層Ａｔ配線２７ｍ、２７ｂ等に於ける上層配
ｗｐｏ＊続領域上面が完全Ｋｆｉ出するまで第１のポリ
イミド層２８を上面から順次除去する。なおこの時点に
於て下Ｊ−配線２７ａ。
に示す一実施例の工程断面図、及び第３図に示す一実施
例に於けるポリイミド層のイオン・ドーズ量とエツチン
グ・レートの関係図を用いてｌＰｍに説明する〇 本発明の方法により例えばパイ−５ｉ−ラ型半導体装置
に於ける多ノー配線を形成するに際しては、第２図−）
に示すように通常のプロセスを経て半導体基体例えばシ
リコン・エピタキシャル層２１内にベース拡散領域２２
．エミッタ拡散領域２３等か、又シリコン争エピタキシ
ャル層２１上にＳ Ｉ ＣｈＴ層絶鍼［２４がそれぞれ
形成され、史Ｋ Ｓ ｉ Ｏｘ −Ｆ層絶縁ｌＡ２４に
ベース拡散領域２２．エミッタ拡散領域２３等に対する
電極窓２≦及び２６等が形成され、良に又咳ｓｔｏｗ下
層絶縁ｉ１［２４上に前記電極窓２Ｓ及び２６等に於て
それぞれベース拡散領域２２及びエミッタ拡散領域２３
等に接続すゐ下層ムを配＠２７ｍ、２７ｂ等が形成され
てなる被処理基体を用いる。そして先ず第２図（６）に
示すように、該被処理基体上に下層Ａｔ配線２７ｍ、２
７ｂ等を完全に填める厚さの第１のポリイミド層２８を
、ポリアミド層のスピン・コーティング及び所定のステ
ップ・キ轟ア工程を経て形成する。次いで例えば通常の
酸素（Ｏｌ）プラズマ部層等により第３図（ｃ）Ｋ示す
ように１下層Ａｔ配線２７ｍ、２７ｂ等に於ける上層配
ｗｐｏ＊続領域上面が完全Ｋｆｉ出するまで第１のポリ
イミド層２８を上面から順次除去する。なおこの時点に
於て下Ｊ−配線２７ａ。
２７ｂ勢の間に形成されていた凹部は＠１のポリイミド
層２８によって平坦に埋められる。次いで咳被処理基体
の上面に例えば１００ （ＫｅＶ ）程度の加速エネル
ギーでドーズ量Ｉ Ｘ １０” （ａｔｍ／ ａＪＪ程
度の二弗化硼素イオン（Ｂ Ｆｔ”）を注入し、第２図
（萄に示すように第１のポリイミド層２８の上園部にＢ
Ｆｓ”０毫濃変注入領域２９を形成する。
層２８によって平坦に埋められる。次いで咳被処理基体
の上面に例えば１００ （ＫｅＶ ）程度の加速エネル
ギーでドーズ量Ｉ Ｘ １０” （ａｔｍ／ ａＪＪ程
度の二弗化硼素イオン（Ｂ Ｆｔ”）を注入し、第２図
（萄に示すように第１のポリイミド層２８の上園部にＢ
Ｆｓ”０毫濃変注入領域２９を形成する。
なおこの際下層Ａｔ配線２７ｍ、２７ｂ 等の上面部に
も極めて浅いＢＦ−注入領域２９′が形成されるが、配
ｌ１ｊＡ表面の品質が低下することはない。次いで通常
のポリアミド層のスピン・コーティング及び所定のステ
ップ・キーアエ根を経て、第２図（・）に示すようにＭ
ｌのポリイミド層２８及び下層Ａｔ配−２７ｍ、２７Ｎ
！の上部に例えばｌ〔μ隅〕程度の厚さの第２のポリイ
ミド層３０を形成する。次いで第２図（ｆ）に示すよう
に第２のポリイミド層３０上に例えば、所望の下ノー配
線２７ｂに対する配線接続窓形成領域面を表出するエツ
チング窓３１を有するゴム系のネガ・レジスト膜３２を
、通常の７オト・プロセスを用いて形成し、次いで該フ
ォト−レジストｍ１３２をマスクとして、ヒドラジン等
からなるポリイミド・エツチング液を用いる通常のウェ
ット・エツチング法によシ第２のポリインド層３００迩
択エツチングを行って、該第２０ポリイミド層３Ｇに下
層ＡＡ配線２７Ｍ）上面を表出する配線ｗ！絖窓３３を
形成する０なお此の際図に示すように、配線−続窓３３
と下層ＡＡ配−２１ｂ との間に位置ずれｙがあった場
合でも、販領域ｙに表出する第１のポリイミド層２８の
上面部には、該エツチングに対して極めて耐性の高いＢ
Ｆ−高濃度注入領域２９が形成されているので、該領域
にオーバ・エツチングによる凹部が形成されることがな
い。次いで通常の方法即ち蒸着式るいはスパッタリング
及び選択エツチング等の手段を用いて、第２図（社）に
示すように、第２のポリイミド層３２上にその配線接続
窓３３部に於て下層Ａｊ配線２７ｂＫ１ｍする上層配線
例えば上層Ａｔ配線３４を形成する。表お本発明の方法
に於ては、前述し九ように配線接続窓３３と下層Ａｔ配
線２７ｂとの間の位置ずれによって、配線接続窓３３内
に表出せしめられた第１のポリイミド層２８と下層Ａｔ
配線２７ｂの上面との間には段差が形成されることがな
い。従って配線接続窓３３部に於て、上層Ａｊ配線３４
に亀裂等の欠陥が生ずることがなｋ６ 第３図は第１のポリイミド層に対する二弗化硼素イオン
（ＢＦ＊”）のドーズ量りと、該ポリイ建ド層Ｏヒドラ
ジン系エツチング液に対するエツチング・レートＥとの
関係を示しえもので、ＢＦ−がＩ Ｘ １０” （ａ
ｔｎ＋ ／ ｄ ）以上ドーズされ九ボリイ（ド層は、
咳エツチング液に殆んど溶解されないことがわかる。な
おエツチング条件は３５ （Ｃ）５〔分〕である。又ド
ーズするイオン種はｎＦｔ に限らず、他のイオン種
を用ｉた場合にも１ｘ ｌｏｊ ４（ａｔｍ／ａｉ）以
上のイオン種をドーズすることによ）、次表に示すよう
に上記実施例と同様の効果が得られる０なおエツチング
条件は前記実施例と同じである０ 以上説明しえように本発明によれば、ポリイミドを層関
絶縁編として用いる多層配線を形成する―に、層関絶縁
躾に形成した配線接続窓と下層量線との間に位置ずれが
あった場合にも、配置接続窓部に表出する下層配線とそ
れに隣接するポリイミド層の上面に段差が形成されるこ
とがなりｈ□従りて配置接続窓部に於ける上層配線の品
質が確保されるので、特に下層配線に大面積の配線接続
Ｉ（ラドを設ける必要がなく、半導体素子等の集１１度
の向上が図れる◎ なお本発明は三層以上の多層配線にも適用され、又各層
の配線材料はアルミニウム以外でも勿論さしつかえない
０
も極めて浅いＢＦ−注入領域２９′が形成されるが、配
ｌ１ｊＡ表面の品質が低下することはない。次いで通常
のポリアミド層のスピン・コーティング及び所定のステ
ップ・キーアエ根を経て、第２図（・）に示すようにＭ
ｌのポリイミド層２８及び下層Ａｔ配−２７ｍ、２７Ｎ
！の上部に例えばｌ〔μ隅〕程度の厚さの第２のポリイ
ミド層３０を形成する。次いで第２図（ｆ）に示すよう
に第２のポリイミド層３０上に例えば、所望の下ノー配
線２７ｂに対する配線接続窓形成領域面を表出するエツ
チング窓３１を有するゴム系のネガ・レジスト膜３２を
、通常の７オト・プロセスを用いて形成し、次いで該フ
ォト−レジストｍ１３２をマスクとして、ヒドラジン等
からなるポリイミド・エツチング液を用いる通常のウェ
ット・エツチング法によシ第２のポリインド層３００迩
択エツチングを行って、該第２０ポリイミド層３Ｇに下
層ＡＡ配線２７Ｍ）上面を表出する配線ｗ！絖窓３３を
形成する０なお此の際図に示すように、配線−続窓３３
と下層ＡＡ配−２１ｂ との間に位置ずれｙがあった場
合でも、販領域ｙに表出する第１のポリイミド層２８の
上面部には、該エツチングに対して極めて耐性の高いＢ
Ｆ−高濃度注入領域２９が形成されているので、該領域
にオーバ・エツチングによる凹部が形成されることがな
い。次いで通常の方法即ち蒸着式るいはスパッタリング
及び選択エツチング等の手段を用いて、第２図（社）に
示すように、第２のポリイミド層３２上にその配線接続
窓３３部に於て下層Ａｊ配線２７ｂＫ１ｍする上層配線
例えば上層Ａｔ配線３４を形成する。表お本発明の方法
に於ては、前述し九ように配線接続窓３３と下層Ａｔ配
線２７ｂとの間の位置ずれによって、配線接続窓３３内
に表出せしめられた第１のポリイミド層２８と下層Ａｔ
配線２７ｂの上面との間には段差が形成されることがな
い。従って配線接続窓３３部に於て、上層Ａｊ配線３４
に亀裂等の欠陥が生ずることがなｋ６ 第３図は第１のポリイミド層に対する二弗化硼素イオン
（ＢＦ＊”）のドーズ量りと、該ポリイ建ド層Ｏヒドラ
ジン系エツチング液に対するエツチング・レートＥとの
関係を示しえもので、ＢＦ−がＩ Ｘ １０” （ａ
ｔｎ＋ ／ ｄ ）以上ドーズされ九ボリイ（ド層は、
咳エツチング液に殆んど溶解されないことがわかる。な
おエツチング条件は３５ （Ｃ）５〔分〕である。又ド
ーズするイオン種はｎＦｔ に限らず、他のイオン種
を用ｉた場合にも１ｘ ｌｏｊ ４（ａｔｍ／ａｉ）以
上のイオン種をドーズすることによ）、次表に示すよう
に上記実施例と同様の効果が得られる０なおエツチング
条件は前記実施例と同じである０ 以上説明しえように本発明によれば、ポリイミドを層関
絶縁編として用いる多層配線を形成する―に、層関絶縁
躾に形成した配線接続窓と下層量線との間に位置ずれが
あった場合にも、配置接続窓部に表出する下層配線とそ
れに隣接するポリイミド層の上面に段差が形成されるこ
とがなりｈ□従りて配置接続窓部に於ける上層配線の品
質が確保されるので、特に下層配線に大面積の配線接続
Ｉ（ラドを設ける必要がなく、半導体素子等の集１１度
の向上が図れる◎ なお本発明は三層以上の多層配線にも適用され、又各層
の配線材料はアルミニウム以外でも勿論さしつかえない
０
第１図−）乃至（由は従来方法の工程断面図、第２＠−
）乃至−）は本発明の方法の工ａｍ向図で、第３図はポ
リイミド層に於けるイオン・ドーズ量とエツチング・レ
ートＯ関係図である０ 図に於て、２４は下層二酸化シリコン絶縁膜、２７ａ、
２７ｂは下層アルミニウム配線、２８は籐１１０ポリイ
櫂ド層、２９は尚１１１１度二弗化硼素注入領域、ｓＯ
は第２０ポリイミド層、３１はエツチング窓、３２はネ
ガ・レジスト膜、３３は配線接続窓、３４は上層アル（
ｘラム配線、ｙは位置ずれ、Ｄはイオン種ドーズ量、Ｅ
はエツチング・レートを示す〇 Ｐ／図 う テス図
）乃至−）は本発明の方法の工ａｍ向図で、第３図はポ
リイミド層に於けるイオン・ドーズ量とエツチング・レ
ートＯ関係図である０ 図に於て、２４は下層二酸化シリコン絶縁膜、２７ａ、
２７ｂは下層アルミニウム配線、２８は籐１１０ポリイ
櫂ド層、２９は尚１１１１度二弗化硼素注入領域、ｓＯ
は第２０ポリイミド層、３１はエツチング窓、３２はネ
ガ・レジスト膜、３３は配線接続窓、３４は上層アル（
ｘラム配線、ｙは位置ずれ、Ｄはイオン種ドーズ量、Ｅ
はエツチング・レートを示す〇 Ｐ／図 う テス図
Claims (1)
- ポリイミドを層間絶縁膜に用いる多ノー配線の形成方汝
に於て、下ｍ配線間の凹部を第１のポリイミド層で埋め
る工程と、該第１のポリイミド層の上面に１ ｘ １
ｇ” （ａｔｍ ／ ａｉ）以上のドーズ菫でイオン纏
を注入する工程と、該＃！ｌのポリ１ンド層及び下層配
線上を覆う第２のポリイミド層を形成するニーと、該１
２のポリイミド層に下＠配線の上面を表出する配線、接
続窓を形成する工程と、該第２のポリイミド層上に繭記
配ｍ接続窓に於て下層配縁に接する上層配線を形成する
工程とを有することを特徴とする多層配線形成方法◇
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145320A JPS5846652A (ja) | 1981-09-14 | 1981-09-14 | 多層配線形成方法 |
| DE8282304831T DE3279358D1 (en) | 1981-09-14 | 1982-09-14 | Etching polyimide resin layers and method of manufacturing a semiconductor device having a layer of polyimide resin |
| EP82304831A EP0074845B1 (en) | 1981-09-14 | 1982-09-14 | Etching polyimide resin layers and method of manufacturing a semiconductor device having a layer of polyimide resin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145320A JPS5846652A (ja) | 1981-09-14 | 1981-09-14 | 多層配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846652A true JPS5846652A (ja) | 1983-03-18 |
| JPS6314498B2 JPS6314498B2 (ja) | 1988-03-31 |
Family
ID=15382428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145320A Granted JPS5846652A (ja) | 1981-09-14 | 1981-09-14 | 多層配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0074845B1 (ja) |
| JP (1) | JPS5846652A (ja) |
| DE (1) | DE3279358D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608749A (en) * | 1983-08-23 | 1986-09-02 | Kabushiki Kaisha Toshiba | Method of manufacturing a solid-state image pickup device |
| JPH0870041A (ja) * | 1994-08-30 | 1996-03-12 | Nec Corp | 半導体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4639290A (en) * | 1985-12-09 | 1987-01-27 | Hughes Aircraft Company | Methods for selectively removing adhesives from polyimide substrates |
| JPH04130619A (ja) * | 1990-09-20 | 1992-05-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| GB2336715B (en) * | 1998-04-24 | 2000-03-15 | United Microelectronics Corp | Dual damascene structure and its manufacturing method |
| EP2463668A2 (en) | 2004-06-21 | 2012-06-13 | Capres A/S | A method and an apparatus for testing electrical properties |
| JP5192232B2 (ja) | 2004-06-21 | 2013-05-08 | カプレス・アクティーゼルスカブ | プローブの位置合せを行なう方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141964A (ja) * | 1974-10-07 | 1976-04-08 | Nippon Electric Co | |
| JPS5258384A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Formation of high molecular resin film |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4068018A (en) * | 1974-09-19 | 1978-01-10 | Nippon Electric Co., Ltd. | Process for preparing a mask for use in manufacturing a semiconductor device |
| US4158141A (en) * | 1978-06-21 | 1979-06-12 | Hughes Aircraft Company | Process for channeling ion beams |
| US4394211A (en) * | 1982-09-08 | 1983-07-19 | Fujitsu Limited | Method of manufacturing a semiconductor device having a layer of polymide resin |
-
1981
- 1981-09-14 JP JP56145320A patent/JPS5846652A/ja active Granted
-
1982
- 1982-09-14 EP EP82304831A patent/EP0074845B1/en not_active Expired
- 1982-09-14 DE DE8282304831T patent/DE3279358D1/de not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141964A (ja) * | 1974-10-07 | 1976-04-08 | Nippon Electric Co | |
| JPS5258384A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Formation of high molecular resin film |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608749A (en) * | 1983-08-23 | 1986-09-02 | Kabushiki Kaisha Toshiba | Method of manufacturing a solid-state image pickup device |
| JPH0870041A (ja) * | 1994-08-30 | 1996-03-12 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0074845A3 (en) | 1986-01-29 |
| EP0074845B1 (en) | 1989-01-11 |
| DE3279358D1 (en) | 1989-02-16 |
| EP0074845A2 (en) | 1983-03-23 |
| JPS6314498B2 (ja) | 1988-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232439A (en) | Masking technique usable in manufacturing semiconductor devices | |
| US4655875A (en) | Ion implantation process | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| JPS59119762A (ja) | 埋込シヨツトキ−クランプ型トランジスタ | |
| JPS5846652A (ja) | 多層配線形成方法 | |
| JPS58107630A (ja) | 半導体装置の自己整合方法 | |
| JPS59161069A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5975659A (ja) | 半導体装置の製造方法 | |
| JPH07120655B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| JPS6038864B2 (ja) | 半導体装置 | |
| JP2578759B2 (ja) | 半導体装置 | |
| JPS5893342A (ja) | 半導体装置の製造方法 | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| JPS60102757A (ja) | 半導体装置の製造方法 | |
| JPH05304066A (ja) | 半導体装置の作製方法 | |
| JPH0311658A (ja) | 半導体装置の製造方法 | |
| JPS60153146A (ja) | 半導体装置のアルミニウム配線 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPH0715970B2 (ja) | 半導体装置の製造方法 | |
| JPS61198746A (ja) | 半導体装置の製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPS58103129A (ja) | 半導体装置の製造方法 | |
| JPH0472744A (ja) | 半導体装置の製造方法 | |
| JPS58121648A (ja) | 多層配線形成方法 |