JPS58132973A - 絶縁ゲイト型電界効果半導体装置およびその作製方法 - Google Patents

絶縁ゲイト型電界効果半導体装置およびその作製方法

Info

Publication number
JPS58132973A
JPS58132973A JP57014583A JP1458382A JPS58132973A JP S58132973 A JPS58132973 A JP S58132973A JP 57014583 A JP57014583 A JP 57014583A JP 1458382 A JP1458382 A JP 1458382A JP S58132973 A JPS58132973 A JP S58132973A
Authority
JP
Japan
Prior art keywords
semiconductor
single crystal
gate
field effect
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57014583A
Other languages
English (en)
Other versions
JPH0526351B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP57014583A priority Critical patent/JPS58132973A/ja
Publication of JPS58132973A publication Critical patent/JPS58132973A/ja
Publication of JPH0526351B2 publication Critical patent/JPH0526351B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁ゲイト型電界効果半導体装置(以下単に工
GFETという)およびその複合化させた半導体装置お
よびその作製方法に関するものであって、プラズマ気相
法を用いることによって積層して形成される非単結晶半
導体を用い、かつそのチャネル長を0.1〜3μとマイ
クロチャネル化することを目的としている0従来工GF
KTにおいては、チャネルは横方向に形成され、その基
本要素としてソース、ゲイト、ドレインがある。しかし
この場合、ソースとドレインが基板の表面に平行に横方
向に配置されており、そのソース、ドレイン間を流れる
横方向電流をその間に設けられたゲイトによ多制御する
ものである。
しかしプラズマ気相法(グローまたはアーク放電を利用
して室温〜500°C代表的には150〜300″Cの
低温で非単結晶の半導体を形成せしめる気相法を以下単
にPCVDという)を用いる場合の層の形成される方向
に基板より上方向に積層されることをその技術思想とし
ており、従来より知られた横チャネル型のソース、ドレ
インが横方向に配置された構造においては、チャネル長
を20〜40μ以下にすることは不可能であった。しか
しこのpcvpで作られた半導体は、そのキャリアであ
る電子またはホールの移動度が単結晶の1/10〜1/
10ときわめて小さいため、チャネル長を2μ以下好ま
しくは0.1〜1μにすることは周波数特性の向上のた
めに必要不可欠であった。
またpcvp法で作られた非単結晶半導体代表的るセミ
アモルファス(半非晶質、以下SASという)または5
〜200Aの大きさの結晶のマイクロポリクリスタル(
以下MPSという)を総称する水素またはフッ素の如き
ノーロゲン元素が0.01〜20モルチ添加された非単
結晶半導体(以下N5O8という)Kあっては、その形
成温度が200〜3000Cであることを考慮しても、
その密度が単結晶能であった。さらに基板側からの光照
射を利用するフォトセンサ機能を有する高速応答光応答
高出力高増巾ディバイスを作ることも不可能であった。
本発明はかかるN5O8の種々の特性を考慮してソース
、ドレインはたて方向いわゆる積層方向に設け、チャネ
ルは高い電圧にすると横方向にひろがる構造の工GFE
Tを提案するにある。
かかる構造とすることによ、9、N5O8においてもチ
ャネル形成領域でのゲイト絶縁膜との界面が高い電流密
度とならないため、大電流用ノくワードランうメン;に
Icrbることができる。加えて第1の半導体層もドレ
インとし、Nf型とし、さらにその上面に第2の半導体
層をN型の半導体と工型半導体とを積層して設けること
によシ、また第2の半導体層を工層−P一層−工層と三
層構造とするこ1とによシ、逆方向リークを少なくし5
0V以上の高耐圧を成就することができた。
以下に図面に従って本発明の特徴、技術思想を示す。
第1図は本発明の積層型の工GFETの製造工程をその
完成図のたて断面(0) (D)とともに示す。
図面において第1図(A)は絶縁性基板例えばアルミナ
、ガラス、グレイズドセラミックス(1)上(ガラス)
とし、この導電層に透光性を必要とする時は、■To(
酸化インジューム、酸化スズ混合体)、酸化スズまたは
その多層膜とした。またいわゆるパワートランジスタと
するには、耐熱性のみを必要とする場合はクロム、ニッ
ケルモリブデンなどを印刷法またはスパッタ法によシ形
成させて、さらにステンレス、アルミニュームその他耐
熱金属を基板として用いた。
この後この上面にNoまたはP9型のN5CsをPCV
D法によp o、 o1〜1μの厚さに形成した。この
PCVD法は0.01〜1tOrrの圧力中の反応炉内
に基板を配置し、室温〜500°O代表的には150〜
350”Cに加熱させ、加えてキャパシタンスまたはイ
ンダクテイプ方式によシ高周波エネルギを加え、反応炉
内にプラズマ状態のグローまたはアーク放電を発生せし
めたものである。かくすると、この反応炉内に導入され
そ半導体気体例えばフッ化珪素、シラン等の珪化物気体
は分解結合して、不対結合手である再結合中心をこれら
水素またはフッ素の如きハロゲン元素で中和したN5O
8の半導体層が形成される。この時同時に0.01〜2
モルチのN型ではフオスヒン、P型ではジボランを珪化
物気体Y加えて、被膜をNo型またはP1型とする。す
なわち不純物を熱拡散またはイオン・注入等を用いずP
CVDまたはプラズマ酸化、窒化法を用いることが本発
明法の特徴でちる。
かくしてNまたはPのN5O8を0.01〜1μの厚さ
に第1の非単結晶半導体層(3)として形成した。
さらにこの上面にNまたはP型の不純物を除去して積層
するいわゆるパ・ツクグラウンドレベルの不純物しか添
加さ、れていない実質的に真性の導電型の半導体層(4
)を0.1〜3μの厚さに形成した。この半導体層は一
般にN−型であるため、それを中和相殺する場合はP−
型の不純物であるBを1〜IOPPMその中に添加した
いわゆる真性の導電型の半導体として・もよい。さらに
この半導体を積極的に不純物を添加していないいわゆる
実質的に真性モ凄嘴ミの半導体層を0.1〜3μの厚さ
      パ【設け、0.01〜0.1μの厚さのP
型の半導体層を設けた。さらにこれをはさむ如りに0.
1〜1μの実質的に真性の半導体層を設けたいわゆる第
1の半導体層とは逆導電型の半導体層を第2の半導体の
中間層沢゛に含有する真性の半導体層としてもよい。ま
た高耐圧性を得るため、この半導体を珪素ではなく炭化
珪素とすると、さらに5〜30Vと耐圧性が向上できた
。さらにこの半導体層に第1の半導体層に近い部分は、
実質的に真性の導電型またはN一層とし、その上面に真
性の導電型または実質的に真性の導電型の半導体層を電
気伝導度を厚さ方向K t Aさせて第1の半導体層(
3)をドレインとする場合の耐圧を向上せしめる方法を
用いてもよい。
かくしてチャネル形成領域を有する第2の非単結晶の半
導体層(4)を(3)の上に積層して設けた。
さらにこの上面に第3の非単結晶半導体(5)を第1の
半導体(3)と同様に形成して第1図(ロ)を得た0 この後第3の半導体を選択的に除去し、さらにゲイト絶
縁物(8)を第2、第3の半導体上に形成した。
第1図(B)はかかるたて断面図を示す。図面において
コーナ部α0は弱干第2の半、導体内にデープエツチを
して入っている。ゲイト絶縁物はPCVD法によphシ
ランアンモニアとの反応による窒化珪素を’100〜1
00OA形成し、ゲイト絶縁物とした。・また塩素の如
きノ・ロゲン元素が添加されプラズマ酸化法を用いてこ
れらの表面を200〜500チに加熱し、酸素または窒
素、アンモニアを〜3GHzの周波数の電磁エネルギに
て励起してこれらの表面枦偏古ヒまた濯1嘗ヒしてもよ
い。
また酸化した後形成された酸化珪素の表面を10〜50
Aの厚さに窒化珪素に変成してもよい。
かかる同相−気相プラズマ反応を行なうには100〜5
00″Cの温度を必要とするため、かかる場合にはN5
O8の(3)(4)(5)は再結合中心中和用に水素を
用いるのではなく、フッ素を用い、B、:N’!Lかっ
た。かくしてゲイト絶縁物(8)を100〜1500A
の厚さに形成した。
このゲイト絶縁物中に半導1体のクラスタまたは薄膜を
選択的に含有させ、不揮発性メモリとしてもよい。
第1図(C)は第1図(B)のたて断面図に対し、第3
の半導体(5)とのコンタクト用の窓あけ0時を行ドレ
インと同一導電型の半導体層を作成し、ゲイト電極(9
)とした。かくすることによシゲイト電極(9)下には
ゲイト絶縁膜(8)が設けられ、その下にはチャネル形
成領域にチャネル(10)がゲイトに電圧を>LS:v
+−μり設けられる。かくして電流は例えば第3の半導
体(5)をソース、第1の半導体(3)をドレインとす
ると、矢印0])の如く一度外方向にひろがシ、その後
垂直方向に電流が流れる。このためゲイト絶縁物と半導
体との界面には電流が集中することがなく、結果として
アモルファスまたはセミアモルファス構造を有するN5
O8であっても、界面が劣化することなく1つの1蚤で
0.1〜2OAもの大電流を流すトランジスタを作るこ
とができた。
第3図はその一例を示している。
さらに第1図CD)は第1図(0)のA −Aでの横方
向よシみたたて断面図を示している。工GFET(イ)
はソースコンタクトα→、リードα力、ゲイト電極(9
)、ゲイト絶縁物(8)を有し、ソース(5)ドレイン
(3)、ドレイ・、ン電極、リード(2)が基板(1)
上に設けられている。
第2図は本発明の他の実施例である。
図面において基板(1)はステンレス、ニッケルモリブ
デン等金属基板を用いた。さらにこの上面にオーム接触
をさせた第1図と同様のNまたはP型の非単結晶の第1
の半導体層(3)を同様の方法で形成させた。
さらにその上面にチャネル形成領域を構成する第2の半
導体層(4)を0.1〜3μの厚さに形成した。
図面では例えば半導体(3)がN”i、(ハ)がNまた
はN″層、(ハ)がN−または1層とした2層構造とし
ている。さらにこの上面に第1の半導体と同一導電型の
第3の半導体(5)を積層してPC!VD法で作製した
。この後この上面にモリブデン、タングステン、珪化タ
ングステン等の金属導電膜(6)を0、1.−4μの厚
さに形成し、さらにその上に寄生容量を少なくするため
の酸化珪素絶縁膜Q′1)をPovD法vc ヨり 0
.3〜2μの厚さに積層した。
この後第2図(B) K示される如く、第3の半導体(
5)導電層(6)絶縁物(ツ)を概略同一形状にリソグ
ラフィー技術によシ除去した後、ゲイト絶縁膜(8)を
POVD法で形成させた。
また第2図(0)はこの第2図(B)の工程の後電極用
の穴あけ0→を行なった後、A1の如き金属またはN7
またはP゛の半導体よシなるゲイト電極(9)を形成さ
せた。するとその直下にはゲイト絶縁物(8)、その下
のチャネル形成領域にはチャネル(10)が形成される
。電流はソース例えば(5)よシ下方向のドレイン(3
)にうつし、α力に示される如く斜横方向に流れる。
第2図(D)は第2図(0)のA−7での横側よりみた
たて断面図である。
図面よシ明らかな如く、導電性基板(1)上にオ小さく
するため導電層(6)を形成し、電極α→が電極穴0樽
により設けられ、リードα→がさらに近在している。ゲ
イト電極(9)とソースリード0が同一材料で同一工程
で作製されているが、異種材料をそれぞれゲイト電極(
9)と(1→との間にP工層等の眉間絶縁物を設けて多
層配線をさせてもよい。
ゲイト絶縁膜(8)等のその他の製造工程は第1図の実
施例に従った。
第3図は本発明の工GFETを用いたパワートランジス
タの構造の一例を示す。
図面において(B)は平面図であり、(A)は第3図(
B)のA −Aでのたて断面図である。番号、相対位置
は対応させて示している。
第3図(A)において導電性基板(1)上のNまたはP
型の第1の非単結晶半導体層(3)をここではドレイン
として、チャネル形成領域に設けられたチャネル00)
が第2の非単結晶半導体(4)に、さらにその上面のゲ
イト絶縁膜が設けられている。
この第3の半導体または導電層(6)が積層して同一形
状を有しておシ、このソースとチャネル形成領域をおお
ってゲイト電極(9)が形成されている0 図面よシ明らかな如く、ゲイト電極は外部引出し電極α
つと連続し、ソース(5)は導電層(6)と連続して電
極穴(1◆にて外部引出し電極クリと連続している。ソ
ース、ドレイン間には0.1〜10Aの大電流が流れる
ため、(B)図(ハ)に示す如く2本のボンディングを
させている。2すi4柾47シイ24°÷〉i−シト彦
丸゛q′(E +1゜かかる構造にすることによシ、非
単結晶半導体の表面の20〜40%はソース領域を構成
し、60〜4o%はチャネル形成領域を構成し、さらに
約20%は外部引出し電極および周辺とスクライブライ
ン領域を構成させることができるため、例えば5〜10
mm’において最大1〜2OAの大電流をもとり出すこ
とができる工GFETとすることが可能であった。
さらにドレイン耐圧は真性または実質的に真性の半導体
(4)の厚さとその導電率を制御して設けることによ?
)、10〜200vのドレイン耐圧を有する工GF’E
Tを得ることができた。
以上の説明より明らかな如く、本発明は従来であシ、ま
たその再結合中心中和材としてフッ素を用いることによ
シそのプロセス中に水素の場合の′¥0゜°C(上限〕
を5゜0°C上限Kまで耐熱性の向上をはかることがで
きた。
さらに基板側からの光信号検出用として用いる場合非単
結晶半導体のうち第tの半導体を20〜2.5θ■を有
する炭化珪素とし、また第2の半導体を珪素または炭化
珪素としてそこでの入射光の波長依存性を制御して5i
xO,、、(0<x<1)特定波に対する高耐圧性を有
するフォトセンサとしてもよい。加えて第2の半導体を
flxGe、−、(O<xイ1)とすると、赤外線セン
サとして用いることも可能である。
特に本発明において非単結晶に5〜100Aの微結晶性
を有するセミアモルファス半導体において、NまたはP
t型の半導体の場合、その導電度を1〜’100 (a
cmj’ o、 1〜1o (acm)’とAsに比べ
て10〜10倍も高くできるため、シート抵抗を下げる
上できわめて好ましいものである。また真性および実質
的に真性の半導体に対しては、アモルファス化剤である
酸素濃度を10 c m’以下におしていわゆるセミア
モルファス半導体を作ることができる。かかる半導体は
その電気伝導度が喧伝導度10〜10 (AOm)、A
MP (1oomw/am)にて1×10〜9XIO(
rLcm)を作ることができ、そのキャリアの移動度も
単結晶珪素の1/2〜1/30にまで向上させることが
でき、本発明の工GFBTを用いることはきわめて効果
的であった。
【図面の簡単な説明】
第1図および第2図は本発明の絶縁ゲイト型電界効果半
導体装置の製造方法を示すたて断面である。 板に設けたパワートランジスタのたて断面図お′1寸よ
び平面図を示す。

Claims (1)

  1. 【特許請求の範囲】 1、基板上または基板上の導電層上に設けられた一導電
    型を有する第1の非単結晶半導型のチャネル形成領域を
    有する第2の非単結晶半導体と、該半導体上に突出して
    設けられた前記第1の半導体と同一導電型を有する第3
    の非単結晶半導体と、該半導体および前記第2の半導体
    に設けられるチャネル形成領域をおおってゲイト絶縁膜
    と該ゲイト絶縁膜上にゲイト電極が設けられたことを特
    徴とする絶縁ゲイト型電界効果半導体装置。 2、特許請求の範囲第1項において、第3の非単結晶半
    導体上には金属導電層が設けられ、該導電層をおおって
    絶縁物が設けられたことを特徴とする絶縁ゲイト型電界
    効果半導体装置。 3、特許請求の範囲第1項において、非単結晶半導体は
    水素またはフッ素の如きハロゲルファス半導体が主成分
    として用いられたことを特徴とする絶縁ゲイト型電界効
    果半導体装置。 4、基板上または基板上の導電層上にプラズマ気相法に
    より一導電型を有する第1の非第2の非単結晶半導体層
    を積層して形成する工程と、該第2の非単結晶半導体上
    に突出してプラズマ気相法によシ第1の半導体と同一導
    電型の第3の非単結晶半導体を積層して形成する工程と
    、該半導体および前記第2の半導体上にゲイト絶縁物を
    形成する工程と、該絶縁物上にゲイト電極を形成する工
    程とを有することを特徴とする絶縁ゲイト型電界効果半
    導体装置作製方法。
JP57014583A 1982-02-01 1982-02-01 絶縁ゲイト型電界効果半導体装置およびその作製方法 Granted JPS58132973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57014583A JPS58132973A (ja) 1982-02-01 1982-02-01 絶縁ゲイト型電界効果半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57014583A JPS58132973A (ja) 1982-02-01 1982-02-01 絶縁ゲイト型電界効果半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPS58132973A true JPS58132973A (ja) 1983-08-08
JPH0526351B2 JPH0526351B2 (ja) 1993-04-15

Family

ID=11865181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57014583A Granted JPS58132973A (ja) 1982-02-01 1982-02-01 絶縁ゲイト型電界効果半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPS58132973A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714584A (en) * 1980-06-28 1982-01-25 Chisso Corp Compound having tetrazine skeleton

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714584A (en) * 1980-06-28 1982-01-25 Chisso Corp Compound having tetrazine skeleton

Also Published As

Publication number Publication date
JPH0526351B2 (ja) 1993-04-15

Similar Documents

Publication Publication Date Title
KR900007905B1 (ko) 반도체장치
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
CN101578705A (zh) 碳化硅半导体装置及其制造方法
JP2011040729A (ja) 半導体基板の作製方法および半導体装置
EP3108507B1 (en) Silicon carbide semiconductor device
JPH0682837B2 (ja) 半導体集積回路
JP2012160485A (ja) 半導体装置とその製造方法
TWI726004B (zh) 鑽石電子元件
US4651182A (en) Insulated-gate field effect transistor and method of fabricating the same
JPS5827364A (ja) 絶縁ゲイト型電界効果半導体装置
EP3783640B1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2002076369A (ja) 電子素子並びにそれを使用するダイオード、トランジスタ及びサイリスタ
JP7462394B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2004112150A1 (ja) 電界効果トランジスタ
CN106783987A (zh) 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法
CN116504642A (zh) 一种有源层制造方法以及半导体器件
CN101218681B (zh) 半导体装置的制造方法
CN107046059A (zh) 碳化硅半导体元件以及其制造方法
JP5041834B2 (ja) 半導体装置の製造方法と半導体装置
WO2023015611A1 (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN116314280B (zh) 可调沟道宽度的金刚石可变阈值场效应晶体管及制备方法
CN112038394A (zh) 一种能够提高阈值电压稳定性的mosfet的制备方法
JPS58132974A (ja) 絶縁ゲイト型電界効果半導体装置
JPH0526351B2 (ja)
JP2006332172A (ja) 半導体装置及び半導体装置の製造方法