JPS58132974A - 絶縁ゲイト型電界効果半導体装置 - Google Patents
絶縁ゲイト型電界効果半導体装置Info
- Publication number
- JPS58132974A JPS58132974A JP57014584A JP1458482A JPS58132974A JP S58132974 A JPS58132974 A JP S58132974A JP 57014584 A JP57014584 A JP 57014584A JP 1458482 A JP1458482 A JP 1458482A JP S58132974 A JPS58132974 A JP S58132974A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- field effect
- layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁ゲイト型電界効果半導体装置（以下単に工
ＧＦＥＴという）およびその複合化させた半導体装置お
よびその作製方法に関するものであって、プラズマ気相
法を用いることによって積層して形成される非単結晶半
導体を用い、かつそのチャネル長を０．１〜３Ｎとマイ
クロチャネル化することを目的としている。
ＧＦＥＴという）およびその複合化させた半導体装置お
よびその作製方法に関するものであって、プラズマ気相
法を用いることによって積層して形成される非単結晶半
導体を用い、かつそのチャネル長を０．１〜３Ｎとマイ
クロチャネル化することを目的としている。
従来ＩＧＦＩｅＴにおいては、チャネルは横方向に形成
され、その基本要素としてソース、ゲイト、ドレインが
ある◎しかしこの場合、ソースとドレインが基板の表面
に平行に横方向に配置されておシ、そのソース、ドレイ
ン間を流れる横方面電流をその間に設けられたゲイトに
よシ制御するものである。
され、その基本要素としてソース、ゲイト、ドレインが
ある◎しかしこの場合、ソースとドレインが基板の表面
に平行に横方向に配置されておシ、そのソース、ドレイ
ン間を流れる横方面電流をその間に設けられたゲイトに
よシ制御するものである。
しかしプラズマ気相法（グローまたはアーク放電を利用
して室温〜５００”Ｏ代表的には１５０〜３ＯＯ°Ｃの
低温で非単結晶の半導体を形成せしめる気相法を以下率
Ｋ ＰＯｌｌＤという）を用いる場合の層Ｏ形成される
方向に基板よシ上方向に積層されることをその技術思想
としてお）、従来よシ知られた横チャネル型のソース、
ドレインが横方向に配置された構造においては、チャネ
ル長を２０−４０７１以下にすることは不可能であった
０しかしこのｐａｖｎで作られた半導体は、そのキャリ
アである電子またはホールの移動度が単結晶の１／１０
〜１／１０ときわめて小さいため、チャネル長を２μ以
下好ましくは０．１〜ＩＰにすることは周波数特性の向
上のために必要不可欠であった。
して室温〜５００”Ｏ代表的には１５０〜３ＯＯ°Ｃの
低温で非単結晶の半導体を形成せしめる気相法を以下率
Ｋ ＰＯｌｌＤという）を用いる場合の層Ｏ形成される
方向に基板よシ上方向に積層されることをその技術思想
としてお）、従来よシ知られた横チャネル型のソース、
ドレインが横方向に配置された構造においては、チャネ
ル長を２０−４０７１以下にすることは不可能であった
０しかしこのｐａｖｎで作られた半導体は、そのキャリ
アである電子またはホールの移動度が単結晶の１／１０
〜１／１０ときわめて小さいため、チャネル長を２μ以
下好ましくは０．１〜ＩＰにすることは周波数特性の向
上のために必要不可欠であった。
またＰＯＶＤ法で作られ九非単結晶半導体代表的ＫＩＩ
ｉアモルファス（非晶質）構造（以下ム８といメ＋仲６
↓挿４ ’ｉ Ｊガｔ１ う）または５〜１００ムのｍ姑１省を有するセミアモル
ファス（半非晶質、以下ＥＩＡ８という）、ｔたは５〜
２００ムの大きさの結晶のマイクロポリクリスタル（以
下ＭＰ８という）を総称する水素ま九は７ツ紫の如きハ
ロゲン元素が０．０１〜２０モル−添加された非単結晶
半導体（以下Ｍ８０Ｂという）Ｋあっては、その形成温
度が２００〜３００’ｃである仁とを考慮しても、その
密度が単結晶能であった。さらに基板側からの光照射を
利用するフォトセンサ機能を有する高速応答光応答高出
力高増巾ディバイスを作ることも不可能であった。
ｉアモルファス（非晶質）構造（以下ム８といメ＋仲６
↓挿４ ’ｉ Ｊガｔ１ う）または５〜１００ムのｍ姑１省を有するセミアモル
ファス（半非晶質、以下ＥＩＡ８という）、ｔたは５〜
２００ムの大きさの結晶のマイクロポリクリスタル（以
下ＭＰ８という）を総称する水素ま九は７ツ紫の如きハ
ロゲン元素が０．０１〜２０モル−添加された非単結晶
半導体（以下Ｍ８０Ｂという）Ｋあっては、その形成温
度が２００〜３００’ｃである仁とを考慮しても、その
密度が単結晶能であった。さらに基板側からの光照射を
利用するフォトセンサ機能を有する高速応答光応答高出
力高増巾ディバイスを作ることも不可能であった。
本発明はかかる）ｉ８０８の種々の特性を考慮してソー
ス、ドレインはたて方向いわゆる積層方向に設け、チャ
ネルは高い電圧にすると横方向にひろがる構造の工ＧＦ
１１ｉＴを提案するにある。
ス、ドレインはたて方向いわゆる積層方向に設け、チャ
ネルは高い電圧にすると横方向にひろがる構造の工ＧＦ
１１ｉＴを提案するにある。
かかる構造とすることによ４７、ＮＢＯＢにおいてもチ
ャネル形成領域でのゲイト絶縁膜との界面が高い電流密
度とならないため、大電流用パワ第１の半導体層もドレ
インとし、Ｎ型とし、さらにその上面に第２の半導体層
をＮ−型の半導体と工型半導体とを積層して設けること
によシ、また第２の半導体層を１層−Ｐ一層一三層と三
層構造とすることによシ、逆方向リークを少なくし５０
７以上の高耐圧を成就することができた。
ャネル形成領域でのゲイト絶縁膜との界面が高い電流密
度とならないため、大電流用パワ第１の半導体層もドレ
インとし、Ｎ型とし、さらにその上面に第２の半導体層
をＮ−型の半導体と工型半導体とを積層して設けること
によシ、また第２の半導体層を１層−Ｐ一層一三層と三
層構造とすることによシ、逆方向リークを少なくし５０
７以上の高耐圧を成就することができた。
以下に図面に従って本発明の特徴、技術思想を示す０
第１図は本発明の積層型のＩＧ’ＦＩＴ■製造工程をそ
の完成図のたて断面（Ｃ）＠とともに示す。
の完成図のたて断面（Ｃ）＠とともに示す。
図面において第１図■は絶縁性基板例えばアルミナ、ガ
ラス、グレイズドセラミックス（１）土合体）、酸化ス
ズまたはその多層膜としたＯまたいわゆるパワートラン
ジスタとするには、耐熱性のみを必要とする場合はクロ
ム、ニッケルモリブデンなどを印刷法またはスパッタ法
によ多形成させて、さらにステンレス、アルミニューム
その他耐熱金属を基板として用いた。
ラス、グレイズドセラミックス（１）土合体）、酸化ス
ズまたはその多層膜としたＯまたいわゆるパワートラン
ジスタとするには、耐熱性のみを必要とする場合はクロ
ム、ニッケルモリブデンなどを印刷法またはスパッタ法
によ多形成させて、さらにステンレス、アルミニューム
その他耐熱金属を基板として用いた。
この後この上面にＭ”ｉたはＰ）のｕｓｅｓをｐａｖｎ
法によｌ） ０．０１〜１μの厚さに、形成した０この
ＰＣ！ＶＤ法は０．０１〜１ｔｏｒｒの圧力中の反応炉
内に基板を配置し、室温〜５００”０代表的には１５０
〜３５０°Ｃに加熱させ、加えてキャパシタンスまたは
インダクテイプ方式により高周波エネルギを加え、反応
炉内にプラズマ状態のグローまたはアーク放電を発生せ
しめたものである０かくすると、この反応炉内に導入さ
れそ半導体気体例えばフッ化珪素、シラ／等の珪化物勿
体は分解結合して不対結合手である再結合中心をこれら
水素またはフッ素の如きノ１０ゲン元素で中和したＮ５
ｅｓの半導体層が形成される。この時同時に０．０１〜
２モルチのＮ型ではフオスヒン、Ｐ型ではジボランを珪
化物気体？加えて、被膜をＮ′型またはＰ″ｍとする０
すなわち不純物を熱拡散またはイオン注入等を用いずＰ
ＣＶＤまたはプラズマ酸化、窒化法を用いることが本発
明法の特徴である。
法によｌ） ０．０１〜１μの厚さに、形成した０この
ＰＣ！ＶＤ法は０．０１〜１ｔｏｒｒの圧力中の反応炉
内に基板を配置し、室温〜５００”０代表的には１５０
〜３５０°Ｃに加熱させ、加えてキャパシタンスまたは
インダクテイプ方式により高周波エネルギを加え、反応
炉内にプラズマ状態のグローまたはアーク放電を発生せ
しめたものである０かくすると、この反応炉内に導入さ
れそ半導体気体例えばフッ化珪素、シラ／等の珪化物勿
体は分解結合して不対結合手である再結合中心をこれら
水素またはフッ素の如きノ１０ゲン元素で中和したＮ５
ｅｓの半導体層が形成される。この時同時に０．０１〜
２モルチのＮ型ではフオスヒン、Ｐ型ではジボランを珪
化物気体？加えて、被膜をＮ′型またはＰ″ｍとする０
すなわち不純物を熱拡散またはイオン注入等を用いずＰ
ＣＶＤまたはプラズマ酸化、窒化法を用いることが本発
明法の特徴である。
かくしてＮまたｋｉＰのＮ８０Ｂを０．０１〜１μノ厚
さに第１の非単結晶半導体層（３）として形成した０さ
らにこの上面Ｋ１１ＴｔたはＰ型の不純物を除去して積
層するいわゆるバックグラウンドレベルの不純物しか添
加されていない実質的に真性の導電型の半導体層（４）
を０．１〜３μの厚さに形成した。この半導体層は一般
ＫＮ−型であるため、それを中和相殺する場合はＰ−型
の不純物であるＢを１〜ＩＯＰＰＭその中に添加したい
わゆる真性の導電型の半導体としてもよい。さらにこの
半導体を積極的に不純物を添加していないいわゆる実質
的に真性モ凄鳴（の半導体層を０．１〜３μの厚さ
゛ −−°設け、０．０１〜０．ＩＰの
厚さのＰ型の半導体ノーを設けた。さらにこれをはさむ
如（Ｋ Ｏ，１〜１μの実質的に真性の半導体層を設け
たいわゆる第１の半導体層とは逆導電型の半導体層を第
２の半導体の中間層ｉ＜＝に含有する真性の半導体層と
してもよい。また高耐圧性を得るため、この半導体を珪
素ではなく炭化珪素とすると、さらに５〜ＳＯＶと耐圧
性が向上できた。さらにこの半導体ＮＪＫ第１の半導体
層に近い部分は、実質的に真性の導電型またはＮ一層と
し、その上面に真性の導電型または実質的に真性の導電
型の半導体層を電気伝導度を厚さ方向［ｔイｃさせて第
１の半導体層（３）をドレインとする場合の耐圧を向上
せしめる方法を用いてもよい。
さに第１の非単結晶半導体層（３）として形成した０さ
らにこの上面Ｋ１１ＴｔたはＰ型の不純物を除去して積
層するいわゆるバックグラウンドレベルの不純物しか添
加されていない実質的に真性の導電型の半導体層（４）
を０．１〜３μの厚さに形成した。この半導体層は一般
ＫＮ−型であるため、それを中和相殺する場合はＰ−型
の不純物であるＢを１〜ＩＯＰＰＭその中に添加したい
わゆる真性の導電型の半導体としてもよい。さらにこの
半導体を積極的に不純物を添加していないいわゆる実質
的に真性モ凄鳴（の半導体層を０．１〜３μの厚さ
゛ −−°設け、０．０１〜０．ＩＰの
厚さのＰ型の半導体ノーを設けた。さらにこれをはさむ
如（Ｋ Ｏ，１〜１μの実質的に真性の半導体層を設け
たいわゆる第１の半導体層とは逆導電型の半導体層を第
２の半導体の中間層ｉ＜＝に含有する真性の半導体層と
してもよい。また高耐圧性を得るため、この半導体を珪
素ではなく炭化珪素とすると、さらに５〜ＳＯＶと耐圧
性が向上できた。さらにこの半導体ＮＪＫ第１の半導体
層に近い部分は、実質的に真性の導電型またはＮ一層と
し、その上面に真性の導電型または実質的に真性の導電
型の半導体層を電気伝導度を厚さ方向［ｔイｃさせて第
１の半導体層（３）をドレインとする場合の耐圧を向上
せしめる方法を用いてもよい。
かくしてチャネル形成領域を有する第２の非単結晶の半
導体層（４）を（３）の±に積層して設けた。
導体層（４）を（３）の±に積層して設けた。
さらにこの上面に第３の非単結晶半導体（５）を第１の
半導体（３）と同様に形成して第１図■を得た０ この後第３の半導体を選択的に除去し、さらにゲイト絶
縁物（８）を第２、第３の半導体上に形成した。
半導体（３）と同様に形成して第１図■を得た０ この後第３の半導体を選択的に除去し、さらにゲイト絶
縁物（８）を第２、第３の半導体上に形成した。
第１図φ）はかかる九て断面図を示す。図面においてコ
ーナ部（ト）は弱干第２の半導体内にデープエツチをし
て入っている０ゲイト絶縁物はｒｏｖｎ法によりシラン
とアンモニアとの反応による窒化珪素を１００〜ｘｏｏ
ｏム形成し、ゲイト絶縁物とした。また塩素の如きノー
ロゲン元素が添加されプラズマ酸化法を用いてこれらの
表面を２００〜５００°０に加熱し、酸素または窒素、
アンモ′ｔた酸化した波形成された酸化珪素の表面を１
０−５０ムの厚さに窒化珪素に変成してもよい０かかる
固相−気相プラズマ反応を行なうには１００〜５００”
Ｏの温度を必要とするため、かかる場かった。かくして
ゲイト絶縁物（８）を１００〜１５００ムの厚さに形成
した。
ーナ部（ト）は弱干第２の半導体内にデープエツチをし
て入っている０ゲイト絶縁物はｒｏｖｎ法によりシラン
とアンモニアとの反応による窒化珪素を１００〜ｘｏｏ
ｏム形成し、ゲイト絶縁物とした。また塩素の如きノー
ロゲン元素が添加されプラズマ酸化法を用いてこれらの
表面を２００〜５００°０に加熱し、酸素または窒素、
アンモ′ｔた酸化した波形成された酸化珪素の表面を１
０−５０ムの厚さに窒化珪素に変成してもよい０かかる
固相−気相プラズマ反応を行なうには１００〜５００”
Ｏの温度を必要とするため、かかる場かった。かくして
ゲイト絶縁物（８）を１００〜１５００ムの厚さに形成
した。
このゲイト絶縁物中に半導体のクラスタまたは薄膜を選
択的に含有させ、不揮発性メモリとしてもよい。
択的に含有させ、不揮発性メモリとしてもよい。
第１図（０）は第１図０３）のたて断面図に対し、第３
の半導体（６）とのコンタクト用の窓あけり峰を行ドレ
インと同一導電型の半導体層を作成し、ゲイト電極（９
）とした。かくすることによシゲイト電極（９）下には
ゲイト絶縁膜（８）が設けられ、その下にはチャネル形
成領域にチャネルαのがゲイトに電圧を′６−之冒１：
Ｊニジ設けられる０かくして電流は例えば第３の半導体
（５）をソース、Ｍｌの半導体（３）をドレインとする
と、矢印（ロ）の如く一度外方向にひるが夛、その後垂
直方向に電流が流れる。このためゲイト絶縁物と半導体
との昇天には電流が集中することがなく、結果としてア
そルファスま九はセミアモルファス構造を有するＮ５Ｏ
Ｅ！であっても、界面が劣化することなく１つの６＋で
０．１〜２０Ａもの大電流を流すトランジスタを作るこ
とができた。
の半導体（６）とのコンタクト用の窓あけり峰を行ドレ
インと同一導電型の半導体層を作成し、ゲイト電極（９
）とした。かくすることによシゲイト電極（９）下には
ゲイト絶縁膜（８）が設けられ、その下にはチャネル形
成領域にチャネルαのがゲイトに電圧を′６−之冒１：
Ｊニジ設けられる０かくして電流は例えば第３の半導体
（５）をソース、Ｍｌの半導体（３）をドレインとする
と、矢印（ロ）の如く一度外方向にひるが夛、その後垂
直方向に電流が流れる。このためゲイト絶縁物と半導体
との昇天には電流が集中することがなく、結果としてア
そルファスま九はセミアモルファス構造を有するＮ５Ｏ
Ｅ！であっても、界面が劣化することなく１つの６＋で
０．１〜２０Ａもの大電流を流すトランジスタを作るこ
とができた。
Ｍ３図はその一例を示している０
さらに第１図ψ）は第１図（０）のＡ−ムでの横方向よ
りみたたて断面図を示している。Ｉ（）ＰＩ！ｉＴ（イ
）はソースコンタクト（１４、リード０１、ゲイト電極
（９）、ディト絶縁物（８）を有し、ソース（ｔ５）ド
レイン（３）、ドレイン電極、リード（２）が基板（１
）上に設けられている。
りみたたて断面図を示している。Ｉ（）ＰＩ！ｉＴ（イ
）はソースコンタクト（１４、リード０１、ゲイト電極
（９）、ディト絶縁物（８）を有し、ソース（ｔ５）ド
レイン（３）、ドレイン電極、リード（２）が基板（１
）上に設けられている。
第２図は本発明の他の実施例である。
図面において基板（１）はステンレス、ニッケルモリブ
デン等金属基板を用いた。さらにこの上面にオーム接触
をさせた第１図と同様のＮ″またはＰ型の非単結晶の第
１の半導体層（３）を同様の方法で形成させた。
デン等金属基板を用いた。さらにこの上面にオーム接触
をさせた第１図と同様のＮ″またはＰ型の非単結晶の第
１の半導体層（３）を同様の方法で形成させた。
さらにその上面にチャネル形成領域を構成する第２の半
導体層（４）を０．１〜Ｓμの厚さに形成した。
導体層（４）を０．１〜Ｓμの厚さに形成した。
図面では例えば半導体（３）がＮＭＬ（ハ）がＮまたは
７；ｔ４、（財）がＮ−または１層とした２層構造とし
ている。さらにこの上面に第１の半導体と同一導電型の
第３の半導体（５）を積層してＰＯＶＤ法で作ステン、
珪化タングステン等の金属導電ｍ（６）を０．１〜１μ
の厚さに形成し、さらにその上に寄生容量を少なくする
ための酸化珪素絶縁膜（−／）をＰＯＶＤ法によシ０．
３〜２μの厚さに積層し九。
７；ｔ４、（財）がＮ−または１層とした２層構造とし
ている。さらにこの上面に第１の半導体と同一導電型の
第３の半導体（５）を積層してＰＯＶＤ法で作ステン、
珪化タングステン等の金属導電ｍ（６）を０．１〜１μ
の厚さに形成し、さらにその上に寄生容量を少なくする
ための酸化珪素絶縁膜（−／）をＰＯＶＤ法によシ０．
３〜２μの厚さに積層し九。
この後第２図（Ｂ）に示される如く、第３の半導体（５
）導電層（６）絶縁物（））を概略同一形状にリソグラ
フィー技術によシ除去し九後、ゲイト絶縁膜（８）をＰ
ＣＶＤ法で形成させた。
）導電層（６）絶縁物（））を概略同一形状にリソグラ
フィー技術によシ除去し九後、ゲイト絶縁膜（８）をＰ
ＣＶＤ法で形成させた。
また第２図（０）はこの第２図０３）の工程の後電極用
の穴あけ０榎を行なった後、ム１の如き金属またはＮ＋
またはＰ″の半導体よシなるゲイト電極ψ）を形成させ
た。するとその直下にはゲイト絶縁物（８）、その下の
チャネル形成領域にはチャネル（１ｏ）が形成される０
電流はソース例えば（５）より下方向のドレイン（３）
にうつし、ぐηに示される如く斜横方向に流れる。
の穴あけ０榎を行なった後、ム１の如き金属またはＮ＋
またはＰ″の半導体よシなるゲイト電極ψ）を形成させ
た。するとその直下にはゲイト絶縁物（８）、その下の
チャネル形成領域にはチャネル（１ｏ）が形成される０
電流はソース例えば（５）より下方向のドレイン（３）
にうつし、ぐηに示される如く斜横方向に流れる。
第２図ＣＤ）は第２図（０）のムームでの横側よ如みた
た−て断面図である。
た−て断面図である。
図面よシ明らかな如く、導電性基板（１）上にオ小さく
するため導電層（６）を形成し、電極（Ｌ４１が電極穴
ａ→によシ設けられ、リード０がさらに近在している。
するため導電層（６）を形成し、電極（Ｌ４１が電極穴
ａ→によシ設けられ、リード０がさらに近在している。
ゲイト電極伸）とノースリードに）が同一材料で同一工
程で作製されているが、異種材料をそれぞれゲイト電極
（９）と（至）との間ＫＰ工ｑ等の層間絶縁物を設けて
多層配線をさせてもよい。
程で作製されているが、異種材料をそれぞれゲイト電極
（９）と（至）との間ＫＰ工ｑ等の層間絶縁物を設けて
多層配線をさせてもよい。
ゲイト絶縁膜（８）等のその他の製造工程は第１図の実
施例に従った。
施例に従った。
第３図は本発明の！ＧＦＦｉＴを用いたパワートランジ
スタの構造の一例を示す。
スタの構造の一例を示す。
位置は対応させて示している。
Ｍ３図（４）において導電性基板（１）上のＮまたはＰ
型の第１の非単結晶半導体層（３）をここではドレイン
として、チャネル形成領域に設けられたチャネル（Ｎｏ
）が第２の非単結晶半導体（４）に、さらにその上面の
ゲイト絶縁膜が設けられている。
型の第１の非単結晶半導体層（３）をここではドレイン
として、チャネル形成領域に設けられたチャネル（Ｎｏ
）が第２の非単結晶半導体（４）に、さらにその上面の
ゲイト絶縁膜が設けられている。
この第３の半導体または導電層（６）が積層して同一形
状を有しておシ、このソースとチャネル形成領域をおお
ってゲイト電極（９）が形成されている０ 図面より明らかな如く、ゲイト電極は外部引出し電極（
６）と連続し、ソース（５）は導電層（６）と連続して
電極穴αくにて外部引出し電極（ハ）と連続している。
状を有しておシ、このソースとチャネル形成領域をおお
ってゲイト電極（９）が形成されている０ 図面より明らかな如く、ゲイト電極は外部引出し電極（
６）と連続し、ソース（５）は導電層（６）と連続して
電極穴αくにて外部引出し電極（ハ）と連続している。
ソース、ドレイン間には０．１〜１０ムの大電流が流れ
るため、俤）図０！めに示す如く２本のボン体の表面の
２０〜４０％はソース領域を構成し、６０〜４０チはチ
ャネル形成領域を構成し、さらに約２０チは外部引出し
電極および周辺とスクライブライン領域を構成させるこ
とができるため、例えば６〜１０ｍｍ’において最大１
〜２０ムの大電流をもとシ出すことができる工ＧＦｌＣ
Ｔとすることが可能であった。
るため、俤）図０！めに示す如く２本のボン体の表面の
２０〜４０％はソース領域を構成し、６０〜４０チはチ
ャネル形成領域を構成し、さらに約２０チは外部引出し
電極および周辺とスクライブライン領域を構成させるこ
とができるため、例えば６〜１０ｍｍ’において最大１
〜２０ムの大電流をもとシ出すことができる工ＧＦｌＣ
Ｔとすることが可能であった。
さらにドレイン耐圧は真性または実質的に真性の半導体
（４）の厚さとその導電率を制御して設けることによシ
、１０〜２００ｖのドレイン耐圧を有する１３７１８丁
を得ることができた。
（４）の厚さとその導電率を制御して設けることによシ
、１０〜２００ｖのドレイン耐圧を有する１３７１８丁
を得ることができた。
以上の説明より明らかな如く、本発明は従来よシ知られ
ていた単結晶半導体を用いるのではなく、非単結晶半導
体を積層して設けｆｃＩＧＦＥＴであシ、マたその再結
合中心中和材としてフッ素を用いることによシそのプロ
セス中に水素の場合のマ００°Ｃ（上限）を５００’Ｏ
上限にまで耐熱性る場合非単結晶半導体のうち第１の半
導体を２０〜２．５ａＶを有する炭化珪素とし、また第
２の半導体を珪素または炭化珪素としてそこでの入射光
の波長依存性を制御してＢｌｘｏｔ−、（０＜ｘ＜η特
定波に対する高耐圧性を有するフォトセンサとしてもよ
い。加えて第２の半導体を５ｉｘＧｅ、−、（０＜ ｘ
＜ １）とすると、赤外線センナとして用いることも可
能である。
ていた単結晶半導体を用いるのではなく、非単結晶半導
体を積層して設けｆｃＩＧＦＥＴであシ、マたその再結
合中心中和材としてフッ素を用いることによシそのプロ
セス中に水素の場合のマ００°Ｃ（上限）を５００’Ｏ
上限にまで耐熱性る場合非単結晶半導体のうち第１の半
導体を２０〜２．５ａＶを有する炭化珪素とし、また第
２の半導体を珪素または炭化珪素としてそこでの入射光
の波長依存性を制御してＢｌｘｏｔ−、（０＜ｘ＜η特
定波に対する高耐圧性を有するフォトセンサとしてもよ
い。加えて第２の半導体を５ｉｘＧｅ、−、（０＜ ｘ
＜ １）とすると、赤外線センナとして用いることも可
能である。
特に本発明において非単結晶に５〜１００ムの微結晶性
を有するセミアモルファス半導体において 、＋または
Ｐ）の半導体の場合、その導電度を１〜ｌｏｏ （ｆＬ
ｃｍｊ’ ０．１〜１０ （ｎｃｍ）’とム８に比べて
１０〜１０倍も高くできるため、シート抵抗を下げる上
できわめて好ましいものである。また真性および実質的
に真性の半導体に対しては、アモルファス化剤である酸
素濃度を１０Ｆｃｍ’以下におしていわゆるセミアモル
ファス半導体を作ることができる。かかる半導体はその
電気伝導度が喧伝導度１ｏ〜１０ （ＪＬ（！ ！＋１
）−’、ムｎｘ （ｘｏｏｍｗ／ａｊ） Ｋて１×１０
〜９ｘｘｏ（−ｏ−ａｍ）を作ることができ、そのキャ
リアの移動度本単結晶珪素の１／２〜１／３０にまで向
上させることができ、本発明の工ＧＦＫＴを用いること
はきわめて効果的であった。
を有するセミアモルファス半導体において 、＋または
Ｐ）の半導体の場合、その導電度を１〜ｌｏｏ （ｆＬ
ｃｍｊ’ ０．１〜１０ （ｎｃｍ）’とム８に比べて
１０〜１０倍も高くできるため、シート抵抗を下げる上
できわめて好ましいものである。また真性および実質的
に真性の半導体に対しては、アモルファス化剤である酸
素濃度を１０Ｆｃｍ’以下におしていわゆるセミアモル
ファス半導体を作ることができる。かかる半導体はその
電気伝導度が喧伝導度１ｏ〜１０ （ＪＬ（！ ！＋１
）−’、ムｎｘ （ｘｏｏｍｗ／ａｊ） Ｋて１×１０
〜９ｘｘｏ（−ｏ−ａｍ）を作ることができ、そのキャ
リアの移動度本単結晶珪素の１／２〜１／３０にまで向
上させることができ、本発明の工ＧＦＫＴを用いること
はきわめて効果的であった。
第１図および第２図は本発明の絶縁ゲイト型電界効果半
導体装置の製造方法を示すたて断面である。 第３図は本発明の半導体装置を複数個同一基板に設けた
パワートランジスタのたて断面図および平面図を丞す。 ’ｉ）１：’ｌ出で１人 ３１３
導体装置の製造方法を示すたて断面である。 第３図は本発明の半導体装置を複数個同一基板に設けた
パワートランジスタのたて断面図および平面図を丞す。 ’ｉ）１：’ｌ出で１人 ３１３
Claims (1)
- 【特許請求の範囲】 ■、基板上または基板上の導電層上に設けられた一導電
型を有する第１の非単結晶半導体と、該半導体上に前記
半導体に比べて高抵抗性を有する第２の非単結晶半導体
と、該半導体上に突出して設けられた前記ｇ１の半導体
と同一導電型を有する第３の半導体および該半導体と概
略同一形状を有する第２の導電層とを有し、零酢希拳＃
椿ギ前記第２の半導体上にゲイト絶縁膜と該ゲイト絶縁
膜上にゲイト電極が設けられたことを特徴とする絶縁ゲ
イト型電界効果半導体装置。 ２、特許請求の範囲第１項において、透光性基板上の透
光性導電層上に炭化珪素を主成分とした第１の半導体ま
たは第１と第２の半導体が設けられ、さらに水素捷たは
ハロゲン元素の添加された珪素を主成分とした第２、第
３の半導体または第３の半、導体が設けられたことを特
徴とする絶縁ゲイト型電界効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57014584A JPS58132974A (ja) | 1982-02-01 | 1982-02-01 | 絶縁ゲイト型電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57014584A JPS58132974A (ja) | 1982-02-01 | 1982-02-01 | 絶縁ゲイト型電界効果半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58132974A true JPS58132974A (ja) | 1983-08-08 |
Family
ID=11865211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57014584A Pending JPS58132974A (ja) | 1982-02-01 | 1982-02-01 | 絶縁ゲイト型電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58132974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0242731A (ja) * | 1988-08-02 | 1990-02-13 | Nkk Corp | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714583A (en) * | 1980-06-30 | 1982-01-25 | Sakura Fine Chem:Kk | Purifying method of 1-substituted -3,5- dioxo-1,2, 4-triazolidine |
-
1982
- 1982-02-01 JP JP57014584A patent/JPS58132974A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714583A (en) * | 1980-06-30 | 1982-01-25 | Sakura Fine Chem:Kk | Purifying method of 1-substituted -3,5- dioxo-1,2, 4-triazolidine |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0242731A (ja) * | 1988-08-02 | 1990-02-13 | Nkk Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007905B1 (ko) | 반도체장치 | |
| JPH0334669B2 (ja) | ||
| US8263443B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2011040729A (ja) | 半導体基板の作製方法および半導体装置 | |
| JPH0527276B2 (ja) | ||
| JP2903134B2 (ja) | 半導体装置 | |
| JPH0558257B2 (ja) | ||
| JP3308513B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP3308512B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP3658254B2 (ja) | 絶縁ゲイト型半導体装置及びその作製方法 | |
| JP2833389B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0529622A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2535721B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPS58132973A (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JPS631071A (ja) | 薄膜半導体装置 | |
| JP3143610B2 (ja) | 薄膜絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH0528501B2 (ja) | ||
| JPS5892268A (ja) | 半導体装置の製造方法 | |
| JP3336274B2 (ja) | 半導体装置の作製方法 | |
| JP2001291866A (ja) | 半導体装置およびその製造方法 | |
| JPH04370956A (ja) | 半導体装置 | |
| JP2024145782A5 (ja) | ||
| JP2002289844A (ja) | 電界効果トランジスタ | |
| JPH0117252B2 (ja) | ||
| JPH02128429A (ja) | Ｍｏｓ型電界効果トランジスタの製法 |