JPH0526351B2 - - Google Patents

Info

Publication number
JPH0526351B2
JPH0526351B2 JP57014583A JP1458382A JPH0526351B2 JP H0526351 B2 JPH0526351 B2 JP H0526351B2 JP 57014583 A JP57014583 A JP 57014583A JP 1458382 A JP1458382 A JP 1458382A JP H0526351 B2 JPH0526351 B2 JP H0526351B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
forming
conductivity type
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57014583A
Other languages
English (en)
Other versions
JPS58132973A (ja
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP57014583A priority Critical patent/JPS58132973A/ja
Publication of JPS58132973A publication Critical patent/JPS58132973A/ja
Publication of JPH0526351B2 publication Critical patent/JPH0526351B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6728Vertical TFTs

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複合化された絶縁ゲイト型電界効果
半導体装置とその作製方法に関する。
〔従来の技術〕
従来の絶縁ゲイト型電界効果半導体装置の構造
においては、チヤネルは横方向に形成されるのが
普通であつた。
この場合、ソースとドレインが基板の表面に平
行に横方向に配置されており、そのソース、ドレ
イン間を流れる横方向電流をその間に設けられた
ゲイトにより制御する。
しかしプラズマ気相法(グローまたはアーク放
電を利用して室温〜500℃代表的には150〜300℃
の低温で非単結晶の半導体を形成せしめる気相法
を以下単にPCVDという)を用いて半導体を形成
する場合、半導体層は基板より上方向に積層され
るので、上記横方向にチヤネルを形成した場合、
チヤネル長を20〜40μm以下にすることは不可能
であつた。
一方、PCVDで作られた半導体(一般に非単結
晶半導体となる)は、このキヤリアである電子ま
たはホールの移動度が単結晶の1/10〜1/10ときわ
めて小さいため、周波数特性の向上のためには、
チヤネル長を2μm以下好ましくは0.1〜1μmにす
ることが必要不可欠であつた。
PCVD法で作られた非単結晶半導体は、アモル
フアス(非晶質)半導体または5〜100Åの大き
さの量子論的な秩序性または微結晶性を有するセ
ミアモルフアス(半非晶質)半導体、または5〜
200Åの大きさの結晶のマイクロポリクリスタル
であり、水素またはフツ素の如きハロゲン元素が
0.01〜20モル%添加されているのが普通である。
そして、その形成温度が200〜300℃であること
を考慮しても、その密度が単結晶ほど大きくな
い。そのため精密なPN接合を作ることは50V以
上の高耐圧を必要とするデイバイスにとつてはま
つたく不可能であつた。
また、薄膜素子となるので、大電流を扱う素子
の実現は困難であつた。
さらに基板側からの光照射を利用するフオトセ
ンサ機能を有する高速応答光応答高出力高増幅デ
イバイスを作ることも不可能であつた。
〔発明が解決しようとする課題〕
本発明は、大電流を扱うことのできる絶縁ゲイ
ト型電界効果半導体装置を得ることをその目的と
する。
〔課題を解決するための手段〕
本発明は絶縁ゲイト型電界効果半導体装置およ
びその複合化させた半導体装置およびその作製方
法に関するものであつて、プラズマ気相法を用い
ることによつて積層して形成される非単結晶半導
体を用い、かつそのチヤネル長を0.1〜3μmとマ
イクロチヤネル化することを目的としている。
本発明はかかる非単結晶半導体の種々の特性を
考慮してソース、ドレインは縦方向いわゆる積層
方向に設け、チヤネルは高い電圧にすると横方向
にひろがる構造の絶縁ゲイト型電界効果半導体装
置を提案するにある。
かかる構造とすることにより非単結晶半導体を
用いた場合であつても、チヤネル形成領域とゲイ
ト絶縁膜との界面が高い電流密度とならないた
め、大電流用パワートランジスタまたはその集積
化構造を設けることができるものである。
本発明は、基板上または基板上の導電層上に設
けられた一導電型を有するドレインを構成する第
1の半導体と、該半導体上に設けられたチヤネル
形成領域を有する真性または実質的に真性の第2
の半導体と、該半導体上に突出して凸状に設けら
れた前記第1の半導体と同一導電型を有するソー
スを構成する第3の半導体と、該半導体および前
記第2の半導体に形成されるチヤネル形成領域を
おおつて設けられたゲイト絶縁膜と、該ゲイト絶
縁膜上に設けられたゲイト電極とを有することを
特徴とする絶縁ゲイト型電界効果半導体装置、を
要旨とするものであり、また基板上または基板上
の導電層上にプラズマ気相法により一導電型を有
する第1の半導体をドレインとして形成する工程
と、該半導体上にチヤネル形成領域を有する真性
または実質的に真性の第2の半導体を積層する工
程と、該第2の半導体上に第1の半導体と同一導
電型の第3の半導体をソースとして突出して凸状
に形成する工程と、該半導体および前記第2の半
導体上にゲイト絶縁膜を形成する工程と、該絶縁
膜上にゲイト電極を形成する工程とを有すること
を特徴とする絶縁ゲイト型電界効果半導体装置作
製方法、を要旨とするものである。
実施例 1 以下に実施例を示し、図面に従つて本発明の特
徴、技術思想を示す。
第1図は本発明を用いた積層型の絶縁ゲイト型
電界効果半導体装置の製造工程を示したものであ
る。
第1図Aにおいて、絶縁性基板例えばアルミ
ナ、ガラス、グレイズドセラミツクス1上に導電
層2が0.1〜1μmの厚さに設けられている状態が
示されている。
光を検出する装置の場合において、光信号を基
板側より照射検出するには、基板を透光性(ガラ
ス)とし、この導電層に透光性を必要とする時
は、ITO(酸化インジウム、酸化スズ混合体)、酸
化スズまたはその多層膜を採用すればよい。
またいわゆるパワートランジスタとするには、
耐熱性が重要であるから導電層として耐熱性を有
するクロム、ニツケル、モリブデンなどを印刷法
またはスパツタ法により形成させて、さらにステ
ンレス、アルミニウムその他耐熱金属を基板とし
て用いればよい。
この後、この上面にN+またはP+型の非単結晶
半導体3をPCVD法により0.01〜1μmの厚さに形
成した。このPCVD法は0.01〜1torrの圧力中の
反応炉内に基板を配置し、室温〜500℃代表的に
は150〜350℃に加熱させ、キヤパシタンスまたは
インダクテイブ方式により高周波エネルギを加
え、反応炉内にプラズマ状態のグローまたはアー
ク放電を発生せしめるものである。
かくすると、この反応炉内に導入された半導体
気体例えばフツ化珪素、シラン等の珪化物気体は
分解結合し、また不対結合手である再結合中心は
水素またはフツ素の如きハロゲン元素で中和さ
れ、非単結晶半導体の半導体層が形成される。こ
の時同時に0.01〜2モル%のフオスヒンを添加す
ればN型珪素半導体層が得られ、ジボランを添加
すればP型珪素半導体が得られる。
すなわち、珪化物気体に導電型を付与する不純
物を含む気体を添加することにより、不純物を熱
拡散またはイオン注入等を用いることなしに、導
電型の制御をすることができる。
かくしてNまたはPの非単結晶半導体を0.01〜
1μmの厚さに第1の非単結晶半導体層3として
形成した。
さらにこの上面にNまたはP型の不純物を除去
したいわゆるバツクグラウンドレベルの不純物し
か添加されていない実質的に真性の導電型を有す
る半導体層4を0.1〜3μmの厚さに形成した。
この半導体層は真正とはいえ、一般にN-型で
あるため、それを中和相殺するためにP-型を付
与する不純物であるBを1〜10PPM添加し、い
わゆる真性の導電型の半導体としてもよい。
さらにこの半導体を積極的に不純物を添加して
いないいわゆる実質的に真性の半導体層として
0.1〜3μmの厚さで設け、その上に0.01〜0.1μmの
厚さのP型の半導体層を設け、さらにこれを挟む
如くに0.1〜1μmの実質的に真性の半導体層を設
けた、いわゆる第1の半導体層とは逆導電型(す
なわちこの場合は、第1の半導体層がN型とな
る)の半導体層を第2の半導体の中間層状に含有
する真性の半導体層としてもよい。また高耐圧性
を得るため、この半導体を珪素ではなく炭化珪素
とすると、さらに5〜30Vと耐圧性が向上でき
る。
さらにこの半導体層の第1の半導体層に近い部
分は、実質的に真性の導電型またはN-層とし、
その上面に真性の導電型または実質的に真性の導
電型の半導体層を電気伝導度を厚さ方向に変化さ
せて形成し、第1の半導体層3をドレインとする
場合の耐圧を向上せしめる方法を用いてもよい。
かくしてチヤネル形成領域を有する第2の非単
結晶の半導体層4を第1の非単結晶半導体層3の
上に積層して設けた。
さらにこの上面に第3の非単結晶半導体5を第
1の半導体3と同様に形成し、第1図Aに示す状
態を得た。この第3の非単結晶半導体5は、第1
の非単結晶半導体3と同一導電型とした。
この後第3の半導体を選択的に除去し、さらに
ゲイト絶縁物8を第2、第3の半導体上に形成し
た。こうして第1図Bの状態を得た。
第1図Bはかかる縦断面図を示す。図面におい
てコーナ部15は若干第2の半導体内にデープエ
ツチをして入つている。ゲイト絶縁物8はシラン
アンモニアとのPCVD反応により、窒化珪素を
100〜1000Å形成したものである。また塩素の如
きハロゲン元素が添加された雰囲気中で、基体の
表面を200〜500℃に加熱し、酸素または窒素、ア
ンモニアを〜3GHzの周波数の電磁エネルギにて
励起してこれらの表面をプラズマ酸化またはプラ
ズマ窒化してもよい。
また酸化た後形成された酸化珪素の表面を10〜
50Åの厚さに窒化珪素に変成してもよい。
かかる固相−気相プラズマ反応を行うには100
〜500℃の温度を必要とするため、かかる場合に
は非単結晶半導体の3,4,5は再結合中心中和
用に水素を用いるのではなく、フツ素を用いると
耐熱性の面から好ましかつた。かくしてゲイト絶
縁物8を100〜1500Åの厚さに形成した。
また、このゲイト絶縁物中に半導体のクラスタ
または薄膜を選択的に含有させ、不揮発性メモリ
としてもよい。
さらに、第3の半導体5とのコンタクト用の窓
あけ18を行つた後、これらを覆いアルミニウム
等の金属を真空蒸着法により、またはPCVD法に
よりソース、ドレインと同一導電型の半導体層を
作製し、ゲイト電極9とした。かくすることによ
り第1図Cに示すようにゲイト電極9下にはゲイ
ト絶縁膜8が設けられ、その下にはチヤネル形成
領域10が形成される。
かくして電流は、例えば第3の半導体5をソー
ス、第1の半導体3をドレインとすると、矢印1
1の如く一度外方向にひろがり、その後垂直方向
に電流が流れることになる。このためゲイト絶縁
物の半導体との界面には電流が集中することな
く、結果としてアモルフアスまたはセミアモルフ
アス構造を有する非単結晶半導体であつても、界
面が劣化することなく1つの素子で0.1〜20Aも
の大電流を流すトランジスタを得ることができ
る。
実施例 2 第2図は本発明の他の実施例である。
図面において、基板1はステンレス、ニツケ
ル、モリブデン等金属基板を用いた。さらにこの
上面にオーム接触をさせたNまたはP型の非単結
晶を第1の半導体層3として設けた。この第1の
半導体層は、実施例1におけるNまたはP型の非
単結晶半導体層(図1の3)と同様の方法によつ
て設けたものである。
さらにその上面にチヤネル形成領域を構成する
第2の半導体層4を0.1〜3μmの厚さに形成した。
本実施例においては、図面に示すように第1の
半導体層である半導体3がN+層、第2の半導体
層である4がNまたはN-層である25と、N-
たはI層である24との2層構造として構成し
た。
さらにこの上面に第1の半導体3と同一導電型
の第3の半導体5をPCVD法で積層した。
この後この上面にモリブデン、タングステン、
珪化タングステン等の金属導電膜6を0.1〜1μm
の厚さに形成し、さらにその上に寄生容量を少な
くするための酸化珪素絶縁膜7をPCVD法により
0.3〜2μmの厚さに積層した。
この後、第2図Bに示される如く、第3の半導
体5、導電層6、絶縁物7を概略同一形状にリソ
グラフイ技術により除去し、さらにゲイト絶縁膜
8をPCVD法で形成した。
第2図Bに示す状態を得た後、電極用の穴あけ
18を行い、Alの如き金属またはN+またはP+
半導体よりなるゲイト電極9を形成させた。
すると第2図Cに示すようにゲイト電極直下に
はゲイト絶縁物8、その下の第2の半導体層4に
はチヤネル形成領域10が形成される。
電流はソース例えば5より下方向のドレイン3
に向かつて、11に示される如く斜め横方向に流
れる。
図面より明らかな如く、導電性基板1上にオー
ム接触をした第1の非単結晶半導体3が設けら
れ、また第3の半導体5上にはそのシート抵抗値
を小さくするため導電層6が形成されている。
ゲイト絶縁膜8等のその他の製造工程は第1図
に示す実施例1と同様である。
実施例 3 第3図は本発明の絶縁ゲイト型電界効果半導体
装置を用いたパワートランジスタの構造の一例を
示す。
図面においてBは平面図であり、Aは第3図B
のA−A′での縦断面図である。番号、相対位置
は対応させて示している。
第3図Aにおいて、導電性基板1上のNまたは
P型の第1の非単結晶半導体層3をここではドレ
インとして、第2の非単結晶半導体4にチヤネル
形成領域が10が、さらにその上面にゲイト絶縁
膜8が設けられている。またソースを構成する第
3の半導体5と導電層6が積層されて同一形状を
有しており、このソースとチヤネル形成領域を覆
つてゲイト電極9が形成されている。
図面より明らかな如く、ゲイト電極は外部引き
出し電極19と接続し、ソース5は導電層6と連
続して電極穴14にて外部引き出し電極21と接
続されている。
本実施例は、パワートランジスタであるため、
ソース、ドレイン間には0.1〜10Aの大電流が流
れる。そこで、第3図Bの21に示す如く2本の
ボンデイングをさせている。この接続はフエイス
ダウンボンド方式でもよい。
かかる構造にすることにより、非単結晶半導体
の表面の20〜40%はソース領域を構成し、60〜40
%はチヤネル形成領域を構成し、さらに約20%は
外部引き出し電極および周辺とスクライブライン
領域を構成させることができ、例えば5〜10mm角
の素子において、最大1〜20Aの大電流をも取り
出すことができる絶縁ゲイト型電界効果半導体装
置を得ることができた。
さらに真性または実質的に真性の半導体4の厚
さとその導電率を制御することによつて、10〜
200Vのドレイン耐圧得ることができた。
以上のように、従来より知られていた単結晶半
導体を用いるのではなく、非単結晶半導体を用い
て、導電性の基板または導体層上に積層して設け
られた絶縁ゲイト型電界効果半導体装置を得るこ
とができた。
また、非単結晶半導体の再結合中心中和材とし
てフツ素を用いることにより水素を用いた場合の
プロセス温度である300℃の上限を500℃の上限に
まで高めることができた。
さらに基板側からの光信号検出用として用いる
場合、非単結晶半導体のうち第1の半導体を2.0
〜2.5eVを有する炭化珪素とし、また第2の半導
体を珪素または炭化珪素としてそこでの入射光の
波長依存性を制御することも有用である。
この場合、第1の半導体をSixC1-X(0<X<
1)と制御することによつて、特定波に対する高
耐圧性を有せしめ、加えて第2の半導体を
SixGe1-X(0<X<1)として、赤外線センサと
して構成させた。
また、非単結晶として5〜100Åの微結晶性を
有するセミアモルフアス半導体を用いることは、
N+またはP+型の半導体において、その導電度を
1〜100(Ωcm)-10.1〜10(Ωcm)-1とアモルフアス
に比べて10〜103倍も高くできるため、シート抵
抗を下げる上できわめて好ましいものである。ま
た真性および実質的に真性の半導体に対しては、
アモルフアス化剤である酸素の濃度を1015cm-3
下に押さえることにより、珪素半導体において5
〜100Åの微結晶性を有せしめることができ、空
間的に分子の秩序性を示す結晶位置が変化してい
るいわゆるセミアモルフアス半導体を作ることが
できる。かかる半導体はその電気伝導度が暗伝導
度10-8〜10-4(Ωcm)-1を示し、AM1(100mW/
cm2)にて1×10-3〜9×10-2(Ωcm)-1を示すの
で、そのキヤリアの移動度も単結晶珪素の1/2〜
1/30にまで向上させることができ、本発明の絶縁
ゲイト型電界効果半導体装置に用いることはきわ
めて効果的であつた。
また、本実施例において、第1の半導体層をド
レインとしてN+型とし、その上面の第2の半導
体層をN-型の半導体とI型半導体との積層また
はI層−P-層−I層と3層構造とすることによ
り、逆方向リークを少なくし50V以上の高耐圧を
成就することができた。
〔発明の効果〕
本発明の構成をとることによつて、チヤネル形
成領域とソースとの界面において、電流が集中し
ない構成を得ることができ、大電流を流し得る絶
縁ゲイト型電界効果半導体装置を得ることができ
た。
【図面の簡単な説明】
第1図および第2図は、本発明の絶縁ゲイト型
電界効果半導体装置の製造工程を示す縦断面であ
る。第3図は本発明の半導体装置を複数個同一基
板に設けたパワートランジスタの縦断面図および
平面図を示すものである。

Claims (1)

  1. 【特許請求の範囲】 1 基板上または基板上の導電層上に設けられた
    一導電型を有するドレインを構成する第1の半導
    体と、該半導体上に設けられたチヤネル形成領域
    を有する真性または実質的に真性の第2の半導体
    と、該半導体上に突出して凸状に設けられた前記
    第1の半導体と同一導電型を有するソースを構成
    する第3の半導体と、該半導体および前記第2の
    半導体に形成されるチヤネル形成領域をおおつて
    設けられたゲイト絶縁膜と、該ゲイト絶縁膜上に
    設けられたゲイト電極とを有することを特徴とす
    る絶縁ゲイト型電界効果半導体装置。 2 基板上または基板上の導電層上にプラズマ気
    相法により一導電型を有する第1の半導体をドレ
    インとして形成する工程と、該半導体上にチヤネ
    ル形成領域を有する真性または実質的に真性の第
    2の半導体を積層する工程と、該第2の半導体上
    に第1の半導体と同一導電型の第3の半導体をソ
    ースとして突出して凸状に形成する工程と、該半
    導体および前記第2の半導体上にゲイト絶縁膜を
    形成する工程と、該絶縁膜上にゲイト電極を形成
    する工程とを有することを特徴とする絶縁ゲイト
    型電界効果半導体装置作製方法。
JP57014583A 1982-02-01 1982-02-01 絶縁ゲイト型電界効果半導体装置およびその作製方法 Granted JPS58132973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57014583A JPS58132973A (ja) 1982-02-01 1982-02-01 絶縁ゲイト型電界効果半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57014583A JPS58132973A (ja) 1982-02-01 1982-02-01 絶縁ゲイト型電界効果半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPS58132973A JPS58132973A (ja) 1983-08-08
JPH0526351B2 true JPH0526351B2 (ja) 1993-04-15

Family

ID=11865181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57014583A Granted JPS58132973A (ja) 1982-02-01 1982-02-01 絶縁ゲイト型電界効果半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPS58132973A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714584A (en) * 1980-06-28 1982-01-25 Chisso Corp Compound having tetrazine skeleton

Also Published As

Publication number Publication date
JPS58132973A (ja) 1983-08-08

Similar Documents

Publication Publication Date Title
US5589694A (en) Semiconductor device having a thin film transistor and thin film diode
KR900007905B1 (ko) 반도체장치
US4581620A (en) Semiconductor device of non-single crystal structure
US5591987A (en) Semiconductor MIS field effect transistor with semi-amorphous semiconductor material
USRE34658E (en) Semiconductor device of non-single crystal-structure
JP2011040729A (ja) 半導体基板の作製方法および半導体装置
JPH0527276B2 (ja)
JP2025118985A (ja) 太陽電池および太陽電池の製造方法
JP2593639B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2007220755A (ja) 半導体装置及びその製造方法
US6452212B1 (en) Semiconductor device and method for operating the same
CN109962106A (zh) Mosfet器件及其制造方法
JPH11103068A5 (ja)
JPS6231834B2 (ja)
JPH0526351B2 (ja)
JP2523019B2 (ja) 電界効果型半導体装置
JPH0564862B2 (ja)
TWI651765B (zh) 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
JP2535721B2 (ja) 絶縁ゲイト型半導体装置
JPS58132974A (ja) 絶縁ゲイト型電界効果半導体装置
JP2791420B2 (ja) 電界効果型半導体装置の作製方法
JPH044757B2 (ja)
JP2000299487A (ja) 紫外線用受光素子
JPH0214568A (ja) 半導体装置の製造方法
JP3126357B2 (ja) 電界効果型半導体装置