JPS58133695A - ペ−ジサイズ変更方式 - Google Patents
ペ−ジサイズ変更方式Info
- Publication number
- JPS58133695A JPS58133695A JP57013950A JP1395082A JPS58133695A JP S58133695 A JPS58133695 A JP S58133695A JP 57013950 A JP57013950 A JP 57013950A JP 1395082 A JP1395082 A JP 1395082A JP S58133695 A JPS58133695 A JP S58133695A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- page size
- circuit
- map
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマルチレベルアドレッシング７ｊＫ（二おける
マツピングの基本ＪＩＬ位（ページ）の大きさＶ動的６
１」可能としたページサイズを更方式に関する。
マツピングの基本ＪＩＬ位（ページ）の大きさＶ動的６
１」可能としたページサイズを更方式に関する。
１２＋従来技拘と藺一点
メモリ拳域Ｐ１ｔｌ＃定的εユページ区分し，処坤ｙｒ
ｈなう従来のべ一ジング万式では．ページサイズ（ペー
ジの大きさＪと実打されるジ曹プの大ささとの関連で使
用されない都会がメモリの参職中に散在し．メ％９の 使用効率が曇化するフラグメンテ−シーンが間組となる
。
ｈなう従来のべ一ジング万式では．ページサイズ（ペー
ジの大きさＪと実打されるジ曹プの大ささとの関連で使
用されない都会がメモリの参職中に散在し．メ％９の 使用効率が曇化するフラグメンテ−シーンが間組となる
。
斯かるフラグメンテ−シーンン解決するため１二は．ペ
ージサイズを小さくシ．＃め細かＴＫメモリ管理を行な
えばよいが．この方法では反対に広いメモリ領域ン発す
る場合１：メモリ管理のオーバヘッドが増加するという
欠点がある。
ージサイズを小さくシ．＃め細かＴＫメモリ管理を行な
えばよいが．この方法では反対に広いメモリ領域ン発す
る場合１：メモリ管理のオーバヘッドが増加するという
欠点がある。
又，従来よりページングは馬連で且つ大規模な計算機ν
ステムで用いられて来た技術であるが，近年のマイクロ
プロセッサの高性能化Ｃ二伴い，メモリ容量がｌｍバイ
ト以下の小規模システムに於いてもベージングの喪掌が
高まっている。
ステムで用いられて来た技術であるが，近年のマイクロ
プロセッサの高性能化Ｃ二伴い，メモリ容量がｌｍバイ
ト以下の小規模システムに於いてもベージングの喪掌が
高まっている。
しかし、前述の固定ページサイズによるぺ一シングでは
．上記フラグメンテーシ嘗ン．メモリ管瑯のオーバヘッ
ドの増加等の原因で小規模νステムへの４入が困難であ
る。
．上記フラグメンテーシ嘗ン．メモリ管瑯のオーバヘッ
ドの増加等の原因で小規模νステムへの４入が困難であ
る。
０１発明の１的
本＠一の１的は前述の欠点な改害し，ページサイズをシ
ステム運用中に於けるソフトウエアからの制御ｌ１１Ｃ
二より可変とすることにより適正なデータ処理ｖＷｌ能
とするページサイズ髪更方弐臀轡供することＣ二あ、る
。
ステム運用中に於けるソフトウエアからの制御ｌ１１Ｃ
二より可変とすることにより適正なデータ処理ｖＷｌ能
とするページサイズ髪更方弐臀轡供することＣ二あ、る
。
４１発明の構成
マルチレベルアドレプシング方式にＶいて。
データメモダ（主記憶装置）に与えるアドレス蜘χ、マ
ツプメモ９を経由する場合と経由しない場合に選択し、
切替可能とする切替娶歓蟹具備することである。
ツプメモ９を経由する場合と経由しない場合に選択し、
切替可能とする切替娶歓蟹具備することである。
１ｆｉ１発明の実施例
以下１に示す木精−の実施＠Ｃ二ついて説明する。％ｌ
ｋは木精−の一実施一を示す一取１で、ページを指定す
るアドレスは１本のアドレス婦により４えられる。その
うち上位１本はマツプメモ５ｈｍｅ、下位ｊ−１本はデ
ータメモリＤｉｅ−二ｍ接４えられる６′１Ｉｈ１晧１
においてマツプメモ９ ＭＭの出力５本のうち１位１本
は胞路Ｐムン弁しデータメモ９Ｄνに与えられ上位ｊ−
１本は直接データメモ９ Ｄ−Ｍ ｇ−４えられる。１
修の７９ツブフロツプで形成されるマツプアドレス制限
レジスタ勧ムＤＲン設け、該細ムＤＲ（二遍当な制御デ
ータを設定することＣ二よって、Ｉ白路Ｐム中の対応位
置のスイッチ８Ｗヶ切替え、【１路アムを介する場合と
介さない場合と（二切替える。即ち、＠路Ｐムによって
データメモツＤＭｉ二与えられるアドレス線は。
ｋは木精−の一実施一を示す一取１で、ページを指定す
るアドレスは１本のアドレス婦により４えられる。その
うち上位１本はマツプメモ５ｈｍｅ、下位ｊ−１本はデ
ータメモリＤｉｅ−二ｍ接４えられる６′１Ｉｈ１晧１
においてマツプメモ９ ＭＭの出力５本のうち１位１本
は胞路Ｐムン弁しデータメモ９Ｄνに与えられ上位ｊ−
１本は直接データメモ９ Ｄ−Ｍ ｇ−４えられる。１
修の７９ツブフロツプで形成されるマツプアドレス制限
レジスタ勧ムＤＲン設け、該細ムＤＲ（二遍当な制御デ
ータを設定することＣ二よって、Ｉ白路Ｐム中の対応位
置のスイッチ８Ｗヶ切替え、【１路アムを介する場合と
介さない場合と（二切替える。即ち、＠路Ｐムによって
データメモツＤＭｉ二与えられるアドレス線は。
Φマツプメモツレ一によりｔ＊されたもの［株］を換さ
れないもの のいずれか−ｙｊ（二選択されることとｒｘる。
れないもの のいずれか−ｙｊ（二選択されることとｒｘる。
そこで、ページサイズは、マツプメモシＭｌによ・−を
押されｔいアドレス１の本数ｙｎとした場合に、 １”
ワード（勤ｌ栖において９回路Ｐム円でに本のアドレス
鹸がよ記■Ｃ：遺択されている場合はｎ：に＋ Ｊ−１
）と１ｊる。
押されｔいアドレス１の本数ｙｎとした場合に、 １”
ワード（勤ｌ栖において９回路Ｐム円でに本のアドレス
鹸がよ記■Ｃ：遺択されている場合はｎ：に＋ Ｊ−１
）と１ｊる。
′＃％２馳は１路アムとマツプアドレス制限レジスメ麺
ムＤＢの関連しついて具体例を示す回路１でｘＭマはイ
ンバータ、Ｂはｔライステート・パテフチを示す。弗Ｓ
−はｊ冨１の時回路アムがアドレス−の’Ｆ［４本をマ
ツプメモ９ＭＭ％ブｒ′：！−ないように選択されてい
る壷金のｌｌ５Ｉｒ！ｊ！Ｊの等＊［！！Ｉｐｍを不し
ている。この時ページサイズは％ａＩ＋１６ワードとな
り、またマツプアドレス制限レジスタームＤＲの設定は
ソフトウェアによ°リデータ処瑯を開始する前−二行な
う。
ムＤＢの関連しついて具体例を示す回路１でｘＭマはイ
ンバータ、Ｂはｔライステート・パテフチを示す。弗Ｓ
−はｊ冨１の時回路アムがアドレス−の’Ｆ［４本をマ
ツプメモ９ＭＭ％ブｒ′：！−ないように選択されてい
る壷金のｌｌ５Ｉｒ！ｊ！Ｊの等＊［！！Ｉｐｍを不し
ている。この時ページサイズは％ａＩ＋１６ワードとな
り、またマツプアドレス制限レジスタームＤＲの設定は
ソフトウェアによ°リデータ処瑯を開始する前−二行な
う。
曲１１ｉ？；明の効果
このようＣ二して本発明Ｃ二よ１１ばページサイズ馨簡
＠４二月つジ璽プのスささ砿ユ適合するようＣ：ｆすで
きるため、フラグメンテーシーンを少なくするようなメ
モリ管珍か可能となる。
＠４二月つジ璽プのスささ砿ユ適合するようＣ：ｆすで
きるため、フラグメンテーシーンを少なくするようなメ
モリ管珍か可能となる。
第ｌ−は本発明の一実施例の構成融、
ｂａｈは第１ ｔｋｒ中の回路Ｃユついての剖分評細し
１、 ｌＰＩ３１は具体例による轡価回路―を示す。 ＭＭ−・・マ雫プメモ９ ＤＭ・・・データメモシＰ
ム・・・１路 ａＷ−スイッチ細ムＤｌ・・
・マツプ了ドレス制限レジスタ特許出願人 １十通株式
会社 代 珊 人 弁趣土鈴木宋祐
１、 ｌＰＩ３１は具体例による轡価回路―を示す。 ＭＭ−・・マ雫プメモ９ ＤＭ・・・データメモシＰ
ム・・・１路 ａＷ−スイッチ細ムＤｌ・・
・マツプ了ドレス制限レジスタ特許出願人 １十通株式
会社 代 珊 人 弁趣土鈴木宋祐
Claims (1)
- 【特許請求の範囲】 マルチレベルアドレッシング万式において。 データメモ９１：与えるアドレスＷＭをマツプメモリを
峠由する縁台と静由しない場合とＣ二辿択。 切替可能とする切Ｗ装重を具備することγ％徴とするペ
ージサイズ俟′斐方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013950A JPS58133695A (ja) | 1982-01-30 | 1982-01-30 | ペ−ジサイズ変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013950A JPS58133695A (ja) | 1982-01-30 | 1982-01-30 | ペ−ジサイズ変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58133695A true JPS58133695A (ja) | 1983-08-09 |
Family
ID=11847479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57013950A Pending JPS58133695A (ja) | 1982-01-30 | 1982-01-30 | ペ−ジサイズ変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58133695A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144845A (ja) * | 1983-12-30 | 1985-07-31 | Fujitsu Ltd | Ｒａｍアドレス発生回路 |
| JPS61250752A (ja) * | 1985-04-30 | 1986-11-07 | Fujitsu Ltd | アドレス拡張方式 |
| JPS61250753A (ja) * | 1985-04-30 | 1986-11-07 | Fujitsu Ltd | アドレス拡張方式 |
| JPS63180154A (ja) * | 1987-01-21 | 1988-07-25 | Nec Ic Microcomput Syst Ltd | ペ−ジアドレス方式半導体記憶装置 |
-
1982
- 1982-01-30 JP JP57013950A patent/JPS58133695A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144845A (ja) * | 1983-12-30 | 1985-07-31 | Fujitsu Ltd | Ｒａｍアドレス発生回路 |
| JPS61250752A (ja) * | 1985-04-30 | 1986-11-07 | Fujitsu Ltd | アドレス拡張方式 |
| JPS61250753A (ja) * | 1985-04-30 | 1986-11-07 | Fujitsu Ltd | アドレス拡張方式 |
| JPS63180154A (ja) * | 1987-01-21 | 1988-07-25 | Nec Ic Microcomput Syst Ltd | ペ−ジアドレス方式半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220283975A1 (en) | Methods and apparatus for data descriptors for high speed data systems | |
| CN85107534A (zh) | 动态分配局部/全局存贮器系统 | |
| CN112506823B (zh) | 一种fpga数据读写方法、装置、设备及可读存储介质 | |
| US20240411477A1 (en) | Systems and methods for data management in storage devices | |
| WO2002099648A8 (en) | Streaming memory controller | |
| JPS58133695A (ja) | ペ−ジサイズ変更方式 | |
| JPS61216016A (ja) | デ−タベ−スの領域管理方式 | |
| JP2001022640A (ja) | メモリ管理方法 | |
| JPH11184797A (ja) | Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPH01304563A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS6019534B2 (ja) | 移送制御装置 | |
| JPH0329041A (ja) | 分散ページング制御方式 | |
| JPH02176839A (ja) | 情報処理装置 | |
| JPS6358558A (ja) | ガ−ベジコレクシヨン処理方式 | |
| JPS63142416A (ja) | 入出力制御方式 | |
| JPS6059449A (ja) | プログラマブルコントロ−ラ | |
| JPH056215B2 (ja) | ||
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JP2001022633A (ja) | コンピュータシステムにおけるページ管理方法 | |
| JPH0476645A (ja) | 中央処理装置 | |
| JPS63103344A (ja) | 実アドレス連続空きメモリ生成方式 | |
| JPS5984392A (ja) | 仮想記憶連絡方式 | |
| JPS6069751A (ja) | 演算用レジスタのメモリ化制御方式 | |
| JPH0795297B2 (ja) | ファイルアクセス制御装置 | |
| JPS61273655A (ja) | 入出力ポ−ト拡張方式 |