JPS58134409A - 回路素子 - Google Patents
回路素子Info
- Publication number
- JPS58134409A JPS58134409A JP1670482A JP1670482A JPS58134409A JP S58134409 A JPS58134409 A JP S58134409A JP 1670482 A JP1670482 A JP 1670482A JP 1670482 A JP1670482 A JP 1670482A JP S58134409 A JPS58134409 A JP S58134409A
- Authority
- JP
- Japan
- Prior art keywords
- metallized layer
- circuit element
- ferrite chip
- shape
- ferrite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、高周波混成集積回路において、チョークコ
イル素子として用いられる回路素子の改良に関するもの
である。
イル素子として用いられる回路素子の改良に関するもの
である。
従来より、高周波場−用の混成集積回路においては、信
号増幅能動素子にIItlL電源な供給するためには、
それらの間に例えば第1凶に示すように、フェライトコ
ア11に導線12’に逃したチョークフィルすなわちフ
ェライト菓子1oが不可欠なものであった。この場合、
取り付ける基板1がセラミックで形成されている時はこ
のフェライト素子100落状かられかるように、その取
り付は方法トシては、基板1に形成したメタライズ層2
に形状の不安定さからリフ2−炉などでははんだ付けで
きないので、はんだゴテではんだ3により作業せざるt
得ないため、作業時間上大きな間離があった。また、こ
のフェライト菓子10の成形も数量が多くなった場合、
形状のバラツキが大きくなり、特性上や、信幀性上から
多くの間離があった。
号増幅能動素子にIItlL電源な供給するためには、
それらの間に例えば第1凶に示すように、フェライトコ
ア11に導線12’に逃したチョークフィルすなわちフ
ェライト菓子1oが不可欠なものであった。この場合、
取り付ける基板1がセラミックで形成されている時はこ
のフェライト素子100落状かられかるように、その取
り付は方法トシては、基板1に形成したメタライズ層2
に形状の不安定さからリフ2−炉などでははんだ付けで
きないので、はんだゴテではんだ3により作業せざるt
得ないため、作業時間上大きな間離があった。また、こ
のフェライト菓子10の成形も数量が多くなった場合、
形状のバラツキが大きくなり、特性上や、信幀性上から
多くの間離があった。
この発明は、以上の点にかんがみてなされたものである
。以下この発明についてaIjlする。
。以下この発明についてaIjlする。
882図はこの発明の一実施例な示すもので、第3図に
第2図のA−A’−による断函図を示す。纂2a!II
、JIg3図において、21は矩形状のフェライトチッ
プ、このフェライトチップ210表面はメタライズ層2
2が施され回路素子20t−構成している。このメタラ
イズ層224片面でもよいが、作業上、フェライトチッ
プ21に最表の方向性な持たさないためには全面メタラ
イズ層を設けてもよい。また、このフェライトチップ2
1の形状およびメタライズの形状と厚みは、所望する電
気骨性を得られるように設計すれはよい。
第2図のA−A’−による断函図を示す。纂2a!II
、JIg3図において、21は矩形状のフェライトチッ
プ、このフェライトチップ210表面はメタライズ層2
2が施され回路素子20t−構成している。このメタラ
イズ層224片面でもよいが、作業上、フェライトチッ
プ21に最表の方向性な持たさないためには全面メタラ
イズ層を設けてもよい。また、このフェライトチップ2
1の形状およびメタライズの形状と厚みは、所望する電
気骨性を得られるように設計すれはよい。
以上説明したように、この発明は矩形状のフェライトチ
ップの表面にメタライズ層ン施して−路素子ヶ構成した
ので、チョークコイル素子用部品の供給が安定化し、取
り付は作業の合理化が計すれ、大幅なコストダウンが実
現できる利点がある。
ップの表面にメタライズ層ン施して−路素子ヶ構成した
ので、チョークコイル素子用部品の供給が安定化し、取
り付は作業の合理化が計すれ、大幅なコストダウンが実
現できる利点がある。
第1図は従来リフエライト素子での取付は状態を示す斜
視図、第2図はこの発明の一実施g4Y示イ斜視図、第
3図を工#!2図のA−A’線による断面図である。 図中、1は基板、2&!メタライズ層、3ははんだ、2
01工回路素子、21はフェライトチップ、22はメタ
ライズ層である。なお、図中の同一符号は同一または相
当部分を示す。 代理人 為野信−(外1名) □□1′:1.。 第1図 第2図 °□、第3図 11゜
視図、第2図はこの発明の一実施g4Y示イ斜視図、第
3図を工#!2図のA−A’線による断面図である。 図中、1は基板、2&!メタライズ層、3ははんだ、2
01工回路素子、21はフェライトチップ、22はメタ
ライズ層である。なお、図中の同一符号は同一または相
当部分を示す。 代理人 為野信−(外1名) □□1′:1.。 第1図 第2図 °□、第3図 11゜
Claims (1)
- 矩形状のフェライトチップの表面に、メタライズ層を施
したことtt#黴とする@踏素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1670482A JPS58134409A (ja) | 1982-02-03 | 1982-02-03 | 回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1670482A JPS58134409A (ja) | 1982-02-03 | 1982-02-03 | 回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58134409A true JPS58134409A (ja) | 1983-08-10 |
Family
ID=11923661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1670482A Pending JPS58134409A (ja) | 1982-02-03 | 1982-02-03 | 回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58134409A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690460A1 (en) * | 1994-06-30 | 1996-01-03 | Plessey Semiconductors Limited | Multi-chip module inductor structures |
-
1982
- 1982-02-03 JP JP1670482A patent/JPS58134409A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690460A1 (en) * | 1994-06-30 | 1996-01-03 | Plessey Semiconductors Limited | Multi-chip module inductor structures |
| US5747870A (en) * | 1994-06-30 | 1998-05-05 | Plessey Semiconductors Limited | Multi-chip module inductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5921047A (ja) | リ−ドレスチツプキヤリア | |
| JPS58134409A (ja) | 回路素子 | |
| US5847934A (en) | Hybrid integrated circuit | |
| JPH0231836Y2 (ja) | ||
| JPH03273699A (ja) | プリント基板 | |
| JPS62141809A (ja) | 複合フイルタ | |
| JPS6021594A (ja) | 回路基板の製造方法 | |
| JPS62213213A (ja) | チツプインダクタ | |
| JP2676107B2 (ja) | 電子部品搭載用基板 | |
| JPS63200602A (ja) | マイクロ波集積回路の回路基板 | |
| JPS6464298A (en) | Hybrid integrated circuit | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPS6317263Y2 (ja) | ||
| JPH01251694A (ja) | ハイブリッドicの製造方法 | |
| JPH03108366A (ja) | バイパスコンデンサ形成方法 | |
| JPS5830206A (ja) | マイクロ波集積回路の製造方法 | |
| JPH02249291A (ja) | プリント配線基板 | |
| JPS62183536A (ja) | 混成集積回路の製造方法 | |
| JPS6325707Y2 (ja) | ||
| JPS6174354A (ja) | 高周波デバイス用パツケ−ジ | |
| JPH02172300A (ja) | 電子回路部品及びその製造方法 | |
| JPS5957495A (ja) | 印刷配線基板 | |
| JPS61111516A (ja) | 厚膜ハイブリツド電子部品 | |
| JPS6020598A (ja) | 高周波用多層導体基板 | |
| JPS59132153A (ja) | 混成集積回路装置 |