JPS6317263Y2 - - Google Patents
Info
- Publication number
- JPS6317263Y2 JPS6317263Y2 JP1982021307U JP2130782U JPS6317263Y2 JP S6317263 Y2 JPS6317263 Y2 JP S6317263Y2 JP 1982021307 U JP1982021307 U JP 1982021307U JP 2130782 U JP2130782 U JP 2130782U JP S6317263 Y2 JPS6317263 Y2 JP S6317263Y2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- insulating plate
- ceramic
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【考案の詳細な説明】
本考案は高密度実装可能なプリント基板に関す
る。
る。
近年、電子部品の実装密度向上の要求が強く
種々の方式が使用されている。特に半導体チツプ
やチツプキヤリア型ICをセラミツク基板上に直
接搭載する方法は高密度実装を可能とする方式と
して多用されている。しかしながらこの方式は製
造上、導体材料としてMoやＷを用いなければな
らず、導体抵抗が高くなるとか、工程中焼結過程
で大きな収縮を生じる為基板の精度に問題がある
とか、表面平滑度の優れた大型基板の製造が困難
である等の問題がある。
種々の方式が使用されている。特に半導体チツプ
やチツプキヤリア型ICをセラミツク基板上に直
接搭載する方法は高密度実装を可能とする方式と
して多用されている。しかしながらこの方式は製
造上、導体材料としてMoやＷを用いなければな
らず、導体抵抗が高くなるとか、工程中焼結過程
で大きな収縮を生じる為基板の精度に問題がある
とか、表面平滑度の優れた大型基板の製造が困難
である等の問題がある。
一方基板としてエポキシ等の有機材料を使用す
る所謂プリント基板が採用され得るが、致命的な
問題として熱膨張係数が大略15×10-6／℃と大き
い為大型ICやチツプキヤリアを塔載することが
できない問題がある。
る所謂プリント基板が採用され得るが、致命的な
問題として熱膨張係数が大略15×10-6／℃と大き
い為大型ICやチツプキヤリアを塔載することが
できない問題がある。
本考案はこれらの問題を解決でき、低膨脹で、
導体抵抗が小さく、かつ大型基板を安価に供給可
能とするものである。
導体抵抗が小さく、かつ大型基板を安価に供給可
能とするものである。
本考案のプリント基板は従来のプリント基板と
表面に絶縁性セラミツク被覆層を有する低熱膨脹
の金属板（これを絶縁板と称す）との複合プリン
ト基板であり、該被覆層上に印刷回路が形成され
てあり、内部のプリント基板の回路とが上記絶縁
板に適宜設けたスルーホールを通じて連結されて
いることを特徴とするものである。
表面に絶縁性セラミツク被覆層を有する低熱膨脹
の金属板（これを絶縁板と称す）との複合プリン
ト基板であり、該被覆層上に印刷回路が形成され
てあり、内部のプリント基板の回路とが上記絶縁
板に適宜設けたスルーホールを通じて連結されて
いることを特徴とするものである。
熱膨脹の問題は、プリント基板の表面に熱膨張
係数が３〜８×10-6／℃の低膨張係数のFe−Ni
系合金を積層することによつて改善される。この
合金は塔載する半導体素子やパツケージ用セラミ
ツクの膨脹に合わせて選定すればよく、通常のセ
ラミツクチツプキヤリア（熱膨張係数４〜７×
10-6／℃）を塔載する場合にはFe−42〜48％Ni
合金やFe−Ni−Co合金を用い、特に放熱性を要
求される場合はMo，Ｗ板を用いるとよい。
係数が３〜８×10-6／℃の低膨張係数のFe−Ni
系合金を積層することによつて改善される。この
合金は塔載する半導体素子やパツケージ用セラミ
ツクの膨脹に合わせて選定すればよく、通常のセ
ラミツクチツプキヤリア（熱膨張係数４〜７×
10-6／℃）を塔載する場合にはFe−42〜48％Ni
合金やFe−Ni−Co合金を用い、特に放熱性を要
求される場合はMo，Ｗ板を用いるとよい。
上記低膨脹金属又は合金の表面には予め薄いセ
ラミツク被覆層を形成してあり絶縁処理してあ
る。セラミツクとしてはAl2O3，Si3N4，AlN，
Y2O3等が使用される。
ラミツク被覆層を形成してあり絶縁処理してあ
る。セラミツクとしてはAl2O3，Si3N4，AlN，
Y2O3等が使用される。
この複合プリント基板のセラミツク被覆層の上
に厚膜又は薄膜法によつて所定の回路を形成した
ものである。貼合せるプリント基板は望ましくは
フレキシブル基板が良い。
に厚膜又は薄膜法によつて所定の回路を形成した
ものである。貼合せるプリント基板は望ましくは
フレキシブル基板が良い。
そしてプリント基板上の回路とセラミツク被覆
層上に形成された回路とがセラミツク被覆金属板
内に設けられたスルーホールを通して接続させる
ことによつて複合積層板が見掛け上一体のプリン
ト基板としての機能を発揮させることができる。
この場合、ベースのプリント基板の回路は通常、
Cu又はAuで形成されているので回路抵抗は充分
小さくなる。又金属板をその上に積層してあるの
で表面平滑度が高く、大型基板を容易に安価に作
製することも可能である。
層上に形成された回路とがセラミツク被覆金属板
内に設けられたスルーホールを通して接続させる
ことによつて複合積層板が見掛け上一体のプリン
ト基板としての機能を発揮させることができる。
この場合、ベースのプリント基板の回路は通常、
Cu又はAuで形成されているので回路抵抗は充分
小さくなる。又金属板をその上に積層してあるの
で表面平滑度が高く、大型基板を容易に安価に作
製することも可能である。
又、従来のプリント基板の上面のみでなく裏面
にもセラミツク被覆の金属板を貼付けることによ
つて、バイメタル効果によるそりを防止すると共
に両面への部品塔載を可能として実装密度を更に
向上することが出来るのも特徴である。
にもセラミツク被覆の金属板を貼付けることによ
つて、バイメタル効果によるそりを防止すると共
に両面への部品塔載を可能として実装密度を更に
向上することが出来るのも特徴である。
第１図は、この実施例を示す断面図であり、積
層プリント基板１の表面及び裏面に、セラミツク
絶縁被覆層５，５′を有するFe−Ni合金板３，
３′が絶縁板として貼付けられ、ベースの基板１
の回路と絶縁板上の回路とはスルホール７を通し
てNi電極回路４によつて電気的に連結されてい
る。そして最表面にセラミツクチツプキヤリア２
が半田付け６によつて接続塔載されている。
層プリント基板１の表面及び裏面に、セラミツク
絶縁被覆層５，５′を有するFe−Ni合金板３，
３′が絶縁板として貼付けられ、ベースの基板１
の回路と絶縁板上の回路とはスルホール７を通し
てNi電極回路４によつて電気的に連結されてい
る。そして最表面にセラミツクチツプキヤリア２
が半田付け６によつて接続塔載されている。
次に実施例を挙げる。
板厚0.25mmの42％Ni−Feを所定の回路基板の
形状に打抜き加工とスルーホール用穴明け加工を
プレスによつて施した後、PVD法によつてAl2O3
を厚さ1μmの全面絶縁コーテングを行つた。これ
によつてスルーホール部内面まで充分絶縁被覆が
行われた。このAl2O3被覆Fe−Ni板上にNiによ
り回路形成とスルホールメツキを行つた。これを
従来の積層プリント基板に貼り付けた。このよう
に作製した複合プリント基板上にセラミツクチツ
プキヤリアを第１図に示す如く直接半田付法によ
つて塔載した結果、熱膨脹係数によるハクリも認
められず、この種用途に用いられる基板として極
めて有効であることが確認された。
形状に打抜き加工とスルーホール用穴明け加工を
プレスによつて施した後、PVD法によつてAl2O3
を厚さ1μmの全面絶縁コーテングを行つた。これ
によつてスルーホール部内面まで充分絶縁被覆が
行われた。このAl2O3被覆Fe−Ni板上にNiによ
り回路形成とスルホールメツキを行つた。これを
従来の積層プリント基板に貼り付けた。このよう
に作製した複合プリント基板上にセラミツクチツ
プキヤリアを第１図に示す如く直接半田付法によ
つて塔載した結果、熱膨脹係数によるハクリも認
められず、この種用途に用いられる基板として極
めて有効であることが確認された。
第１図は本考案の実施例の複合プリント基板の
使用状態を示す１例の断面図である。 １……積層プリント基板、２……セラミツクチ
ツプキヤリア、３，３′……低膨脹金属、４……
電極回路、５，５′……セラミツク絶縁層、６…
…半田、７……スルーホール。
使用状態を示す１例の断面図である。 １……積層プリント基板、２……セラミツクチ
ツプキヤリア、３，３′……低膨脹金属、４……
電極回路、５，５′……セラミツク絶縁層、６…
…半田、７……スルーホール。
Claims (1)
- 有機合成樹脂によつて構成される積層プリント
基板表面と裏面の両面に、30乃至48％のNiを含
む鉄−ニツケル合金、29％ Ni−18％ Co−53
％ Fe合金、Mo、及びＷから選ばれた１種の金
属板上にセラミツク被覆層を設けた絶縁板を貼付
け、この絶縁板上に印刷回路が形成されてあり、
この印刷回路と上記積層プリント基板の回路とが
該絶縁板に開孔したスルーホールを通じて連結さ
れていることを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130782U JPS58124985U (ja) | 1982-02-16 | 1982-02-16 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130782U JPS58124985U (ja) | 1982-02-16 | 1982-02-16 | プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58124985U JPS58124985U (ja) | 1983-08-25 |
| JPS6317263Y2 true JPS6317263Y2 (ja) | 1988-05-16 |
Family
ID=30033434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2130782U Granted JPS58124985U (ja) | 1982-02-16 | 1982-02-16 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58124985U (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147575A (ja) * | 1974-05-17 | 1975-11-26 | ||
| JPS5917880B2 (ja) * | 1976-09-07 | 1984-04-24 | 株式会社東芝 | 電気装置用基板 |
| JPS56155585A (en) * | 1980-04-30 | 1981-12-01 | Shin Kobe Electric Machinery | Printed circuit board |
-
1982
- 1982-02-16 JP JP2130782U patent/JPS58124985U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58124985U (ja) | 1983-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262477B1 (en) | Ball grid array electronic package | |
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| US4480013A (en) | Substrate for use in semiconductor apparatus | |
| JP2002016181A (ja) | 半導体装置、その製造方法、及び電着フレーム | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JP2002118213A (ja) | 半導体装置および半導体モジュール | |
| JPS59198790A (ja) | プリント配線基板 | |
| US20060214295A1 (en) | Circuit board and manufacturing method thereof | |
| JPH01276750A (ja) | 半導体装置 | |
| JPS6317263Y2 (ja) | ||
| JPH03195053A (ja) | インバータ装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| JPS6239039A (ja) | 電子素子用チツプキヤリア | |
| JPH0613723A (ja) | 混成集積回路 | |
| JPS61287194A (ja) | 電子素子用チツプキヤリア | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPH0430439A (ja) | ベアチップの実装構造 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JPS60160691A (ja) | 厚膜パタ−ン形成方法 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JPS5967687A (ja) | プリント配線基板 | |
| JPS59217385A (ja) | プリント配線基板 |